CN2835954Y

CN2835954Y - 一种基于网络的嵌入式信号采集仪

Info

Publication number: CN2835954Y
Application number: CN200520128122.5U
Authority: CN
Inventors: 谭延磊; 张慧慧; 杨健; 李孝辉; 王恺
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2005-10-28
Filing date: 2005-10-28
Publication date: 2006-11-08
Anticipated expiration: 2015-10-28

Abstract

本实用新型属信号采集领域，克服传统仪器不能采集高频信号，无法完成密集运算，传输数据量小的缺点。它包括主板和信号调理板，信号调理板包括信号调理电路和对外控制电路，特征在于：主板包括带10M/100M网络控制器，运行具有TCP/IP框架的操作系统的ARM主控制器电路、DSP协处理器电路、AD转换电路、FPGA电路；被测信号经调理电路进入AD转换电路，DSP在FPGA协助下启动AD转换，并把转换完的信号读到其内部的存储器中；DSP把数据处理完后给ARM发出中断，ARM从DSP中通过FPGA把数据读到ARM的存储器中，组帧以后将数据通过网络传送到远端服务器中；同时ARM接收远端服务器发来的命令，在FPGA的协助下显示命令或运行状态，或发出报警信息。该仪器可进行高速信号的采集，实用性强。

Description

一种基于网络的嵌入式信号采集仪

技术领域

本实用新型是一种具备数据处理、网络传输、液晶显示、对外控制等功能的采集信号的仪器，可应用于对机床信号的采集。

背景技术

信号采集仪在各种领域中都有非常广泛的应用，负责将各种模拟信号数字化，以便更进一步地处理。一般信号采集仪都具有与上位机通讯的功能，通讯接口一般为RS232接口。图1是国内外现有信号采集仪的结构图，目前信号采集仪一般由以下几部分组成：滤波电路、放大(调理)电路、模数(AD)转换电路、主处理器、液晶显示电路、通讯模块。被采样信号先经过滤波电路，通常是滤掉高频信号，再经过放大(调理)电路，将信号调整到满足AD接口所要求的电平的范围，然后在主处理器(一般是单片机)的控制下，将AD转换电路转换完的数字信号读到存储器中，然后把当前状态或报警等信息显示到液晶上，并把采集到的数据通过串口传输到PC机。目前，大部分机床还是需要人来操作的，并且当加工过程中出现问题时很难及时判断出问题所在。当运用采集仪采集机床的信号时，需要其能在短时间内将数据采集下来，并且经过初步的信号处理后把数据通过网络传到专家系统，由专家系统对信号做出判断，及时对机床进行控制。随着机床的精度越来越高，被采样信号频率达到5K以上，要求采集频率越来越高，同时还需要处理器来完成密集的运算等功能，在通讯方面，传输的数据量在2.34Mbps(300k/s bytes)以上，传统的信号采集仪就不能很好的完成这些复杂的任务了。

实用新型内容

本实用新型的目的在于采集高速信号，经过信号处理后将数据通过网络高速传送到网络服务器，同时接收服务器的指令对外部设备进行控制和相应的显示。

本实用新型的技术方案如图2~图6所示，包括主板和信号调理板两部分，其中信号调理板包括信号调理电路和对外控制电路，其特征在于：主板部分包括内带10M/100M网络控制器，并运行带TCP/IP框架的操作系统的ARM主控制器电路、DSP协处理器电路、AD转换电路、FPGA电路；被测信号经调理电路进入AD转换电路，DSP协处理器电路在FPGA电路协助下启动AD转换，并把AD转换完的数字信号读到DSP协处理器电路内部的存储器中；DSP协处理器电路把数据处理完后给ARM主控制器电路发出中断信号，ARM主控制器电路从DSP协处理器电路中通过FPGA电路把数据读到ARM主控制器电路的存储器中，组帧以后将数据通过网络传送到远端服务器中；同时ARM主控制器电路接收远端服务器发来的命令，在FPGA电路的协助下显示命令或运行状态，或发出报警信息。

机床的工况信息最高频率为6kHz，由乃奎斯特采样定理可知，要保证采集到的信号不会失真，须满足公式：f_s≥2f_m，其中f_s为采样频率，f_m为被采样信号最高频率。根据实践分析，要较好地原样复原被采集信号，采样频率应为被采集信号最高频率的8倍以上，即6k×8＝48kHz。机床信号有电流、振动、声发射等信号，振动和声发射信号各自要采集x、y、z3个方向上的信号才能很好的处理信号，所以选择AD的通道数应该大于等于8通道，单通道采样频率应该在48KHz以上，根据实践测量，机床信号采集的精度要求在千分之一以上，所以AD芯片精度应该选择12位以上。所需的AD芯片的总采样频率应大于48KHz×8＝384KHz。

按照8通道循环采样，系统总采样频率400KHz的方式来估算，做最大点数，即2048点，FFT处理，单路信号处理要求在2048/(400×10³)＝5.12×10^-3s，即约5ms，内完成。每路信号采集2048点的波形数据，产生1024点的FFT频谱数据，再加上提取特征量数据约128点，每12位数据用2个字节表示，最终所需传输的数据量为(2048+1024+128)×2＝6400byte。8路信号采集到的数据量为8×6400＝51.2Kbyte。考虑到协处理器还要进行AD采集和完成与主控制器的通讯，根据实际经验分析，DSP协处理器的主频要选择在80MHz以上。

DSP在5ms内产生需要通过网络实时传输的数据量为：2×(1024+128)＝2304byte，所以网络中纯数据的传输速率为2304/0.005＝460k/s(byte)＝3680kbps。另外，系统还要求有显示和对外控制，根据需要完成的工作量和实践经验，所以ARM处理器主频要在50MHz以上，内带10M/100M网络控制器，并采用带TCP/IP框架的操作系统。

FPGA电路完成逻辑和时序匹配的功能，为了方便硬件系统的调试，选用的FPGA要支持嵌入式逻辑分析仪。同时由于ARM、DSP的数据、地址线都要引入FPGA，AD的数据线也要引入FPGA，还要为液晶留下30针的接口，所以FPGA除去电源、地、调试接口等固定的信好线外至少还应该有100个IO口可供系统使用，芯片的管脚的数量应该在150个以上。

附图说明：

图1现有的信号采集仪的示意框图

图2本实用新型的基于网络的嵌入式信号采集仪的示意框图

图3DSP和ARM间的HPI接口示意框图

图4液晶显示接口示意框图

图5AD接口示意框图

图6网络接口信号连接图

具体实施方式

结合图2～图6对本实用新型作进一步的说明：

一种新型的基于网络的嵌入式信号采集仪，包括主板和信号调理板两部分。信号调理板包括信号调理电路和对外控制电路。主板部分包括ARM主控制器电路、DSP协处理器电路、AD转换电路、FPGA电路、显示电路、电源转换电路。被测信号经过调理电路后进入AD转换电路，DSP在FPGA协助下启动AD转换，并把AD转换完的数字信号读到DSP内部的存储器中。DSP把数据处理完后给ARM发出中断，ARM从DSP中把数据读到ARM的存储器中，组帧以后将数据通过网络传送到远端服务器中。同时ARM接收远端服务器发来的命令，在FPGA的协助下将命令或运行状态显示在LCD上，或控制报警器给出报警信息。

各部分接口方式如下：

1、AD与DSP的接口方式：如图5所示，AD与DSP的相关连线在FPGA内部相连，方便用嵌入式逻辑分析仪分析时序。AD的数据线与DSP的数据线相连，AD转换启动信号由DSP的IO区片选线IOSTRB产生

2、DSP与ARM的接口方式：二者间采用HPI的接口方式。HPI扩展在ARM的IO0区，接口图如图3所示：DSP的HPI接口数据线与ARM的高8位数据线相连，在FPGA中用双向缓冲接口实现双向数据传输，HPI的读写线、字节控制线、寄存器选择线由ARM的通用IO口(GPIO)控制，方向控制线由ARM的读写线控制

3、网络接口方式：如图6所示，ARM的网络控制器的引出线直接与物理层芯片的相应数据、控制线相连，物理层芯片输出的差分信号与网络变压相连，进一步输出到RJ45接口

4、液晶接口：液晶接口扩展在ARM的IO1区，液晶接口由FPGA引出，由ARM控制。液晶的数据线在FPGA内部与ARM的次高8位数据线相连，寄存器选择线与ARM的address3相连，复位信号由FPGA片内逻辑产生。由于ARM和FPGA均为3.3V电平系统，液晶为5V电平，所以需要在液晶接口中接电平转换芯片。液晶接口如图4所示ARM主处理器电路由ARM、外围存储器(SDRAM、FLASH)、看门狗、串口、网口、调试接口组成，所有通讯接口及外围控制由ARM处理。ARM主处理器为内嵌ARM7TDMI内核的嵌入式处理器。，其外部用IIC存储器来存储系统参数如服务器IP地址、本机IP地址、网络端口等。GPIO4接外部按钮用来开机时判断进入参数设置模式还是正常运行模式，为低电平时进入参数设置模式，为高电平时进入正常运行模式。ARM的低8位地址线、高16位数据线、片选线、读写控制线、中断线引入FPGA中。高8位数据线用来和DSP的HPI接口通讯，次高8位数据线用来与LCD通讯，片选线Necs0作为DSP的HPI的片选信号，片选线Necs1作为LCD的片选信号。GPIO0、GPIO1连接两个测试灯，以便调试硬件。

GPIO16接拨码开关控制系统启动进入bootloader还是启动内核。GPIO17接拨码开关，控制是否启动看门狗电路。处理器内部带有网络控制器，所以外部只要扩展一片物理层芯片就可以来，很容易设计100M/10M自适应以太网。并且系统使用uClinux作为操作系统，uClinux操作系统对网络支持非常完全，由完整的网络驱动。

用TI公司的TMS320VC54系列DSP作为协处理器，负责采集和处理信号。DSP的外部FLASH存储器为NOR FLASH，扩展在DSP的外部数据空间0x8000～0xFFFF之间，用来存储DSP的boot表。DSP采用并行16位bootloader的形式自启动。在系统启动的过程中，系统中DSP boot的主频为8MHZ，当程序被拷贝到片内RAM中运行时，在DSP程序的入口修改时钟寄存器的值，把系统时钟从8MHZ调整到160MHZ，系统最终全速运行在160MHZ。AD扩展在DSP的PORT0(启动时)和PORT1(读取数据时)，DSP用定时器来控制采样频率，在定时中断程序中按通道存储数据，启动软件中断处理数据，然后对PORT0操作启动AD转换器开始下一通道转换。存储器电路用来存储从AD读到的数据，其读出和写入由DSP控制。DSP的16位数据总线、HPI信号线、低8位地址线、存储器片选线、IO区片选线、读写控制线等都引入到FPGA中，方便时序调试和逻辑设计。

FPGA电路选用Altera公司CYCLONE系列芯片，是性价比很高的FPGA，内部有8K bytes以上RAM，可根据需要用作双口RAM或FIFO。内部还有两个锁相环，可以方便地对外部晶振进行倍频或分频。此款芯片还支持嵌入式逻辑分析仪，可以方便地调试硬件时序。FPGA主要完成逻辑的功能，实现DSP对AD的控制和ARM对LCD的控制。由于ARM的读写时序比较快，而LCD要求的时序相对较慢，必须在FPGA中用计数器或移位寄存器匹配ARM和LCD的时序。

AD芯片选用凌特公司的芯片，数字信号输出接口可以选择5V或3V接口，非常灵活。AD转换器工作在SCAN模式，即依次按通道采样信号，AD的采样频率由DSP的定时器控制。AD输入信号为单端单极性信号，信号电平范围为0～4.096V。AD的片选信号CS接地，读写信号都接高电平，启动转换信号converst与DSP的IOSTRB相连，在FPGA中匹配时序使二者时序相符。

显示电路的液晶选用320×240点阵液晶，背光为高亮数码管，可以用于工业及商业各种场合中。液晶接口由FPGA中引出，由ARM控制，便于时序匹配。

信号调理板的信号调理电路把信号调理到AD需要的电平范围，通道0～3为单极性信号输入通道，信号输入范围为0～4.096V。4～7通道为双极性信号输入通道，信号输入范围为-10～+10V。信号调理板上有一路控制输出信号，用来控制报警器，此信号由ARM产生，由三极管提高驱动电流驱动继电器工作。

基于网络的嵌入式信号采集仪采用4层板结构，采取了电源保护措施，每个芯片的电源和地之间都放了滤波电容，采用磁珠将模拟地和数字地分开，尽可能减少模拟电路和数字电路之间的干扰，系统外壳用铁板做成，有较强的抗干扰能力，系统装由一个风扇，又很好的散热能力，可用于工业现场中。

基于网络的嵌入式信号采集仪中主控制器工作在50MHz，协处理器工作在160MHz，处理数据的能力大大增强，网络传输速度达到10Mbps。采样到的数据依次存入存储器后，可以高速通过网络接口将处理玩的数据上传至远端服务器中，进行数据分析或者数据汇集纪录，有很强的采集、处理和数据传输的能力。

本实用新型简单、方便、实用性强。

Claims

1、一种基于网络的嵌入式信号采集仪，包括主板和信号调理板两部分，其中信号调理板包括信号调理电路和对外控制电路，其特征在于：主板部分包括内带10M/100M网络控制器，并运行带TCP/IP框架的操作系统的ARM主控制器电路、DSP协处理器电路、AD转换电路、FPGA电路；被测信号经调理电路进入AD转换电路，DSP协处理器电路在FPGA电路协助下启动AD转换，并把AD转换完的数字信号读到DSP协处理器电路内部的存储器中；DSP协处理器电路把数据处理完后给ARM主控制器电路发出中断信号，ARM主控制器电路从DSP协处理器电路中通过FPGA电路把数据读到ARM主控制器电路的存储器中，组帧以后将数据通过网络传送到远端服务器中；同时ARM主控制器电路接收远端服务器发来的命令，在FPGA电路的协助下显示命令或运行状态，或发出报警信息。

2、根据权利要求1所述的一种基于网络的嵌入式信号采集仪，其特征在于：AD转换电路单通道采样频率在48KHz以上，精度选择12位以上；DSP协处理器的主频选择在80MHz以上；ARM处理器主频在50MHz以上；FPGA的管脚的数量在150个以上。