CN222283222U - 一种脉冲波形生成装置 - Google Patents
一种脉冲波形生成装置 Download PDFInfo
- Publication number
- CN222283222U CN222283222U CN202420066102.2U CN202420066102U CN222283222U CN 222283222 U CN222283222 U CN 222283222U CN 202420066102 U CN202420066102 U CN 202420066102U CN 222283222 U CN222283222 U CN 222283222U
- Authority
- CN
- China
- Prior art keywords
- clock
- pulse waveform
- generating circuit
- pulse
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052701 rubidium Inorganic materials 0.000 claims description 14
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请提供一种脉冲波形生成装置，包括信号发生器、时钟产生电路、控制模块及脉冲发生器，信号发生器与时钟产生电路相连，时钟产生电路与脉冲发生器相连，控制模块与时钟产生电路相连；信号发生器用于输出标准频率的时钟信号给时钟产生电路；时钟产生电路用于根据标准频率的时钟信号生成输出时钟给脉冲发生器；控制模块用于设置时钟产生电路的配置参数，从而调整时钟产生电路生成的输出时钟的频率；脉冲发生器用于根据输出时钟输出预设宽度的脉冲波形。本申请能够实现脉冲波形宽度的精细化调节，调节分辨率可以达到0.001ns甚至更低，从而达到高精度原子重力仪的使用要求。
Description
技术领域
本申请涉及脉冲波形技术领域，具体涉及一种脉冲波形生成装置。
背景技术
脉冲波形发生器广泛应用在原子重力仪、量子计算、自动化测试等多个领域。在原子重力仪中，需要控制多个独立模块(如AOM(声光调制器)模块、磁场电流源模块、射频开关模块等)在一定的时序逻辑下工作，为了获得更好的控制效果，通常需要对模块的开启或关闭时间进行精细的调节。常规的脉冲波形发生器一般采用FPGA(Field-Programmable GateArray，现场可编程门阵列)或其它数字电路实现，通常采用对时钟计数的方式。由于FPGA的时钟周期通常是固定的，输出的脉冲波形宽度只能以时钟周期的整数倍输出。
如图1所示，假设FPGA的时钟周期TClk为10ns，那么脉冲波形宽度只能以10ns的整数倍(N*TClk)输出。如果将时钟频率提高到200MHz，可以将脉冲波形分辨率提高到5ns。但FPGA工作的时钟频率不可能无限提高。
基于此，受限于FPGA工作的时钟频率，通常脉冲波形宽度可调节的最小刻度在5ns以上，达不到高精度原子重力仪的使用要求。
实用新型内容
本申请的目的在于提供一种脉冲波形生成装置，可以实现脉冲波形宽度的精细化调节，调节分辨率可以达到0.001ns甚至更低，从而达到高精度原子重力仪的使用要求。
为了实现上述目的，本申请提供了一种脉冲波形生成装置，包括信号发生器、时钟产生电路、控制模块及脉冲发生器，信号发生器与时钟产生电路相连，时钟产生电路与脉冲发生器相连，控制模块与时钟产生电路相连；
信号发生器用于输出标准频率的时钟信号给时钟产生电路；
时钟产生电路用于根据标准频率的时钟信号生成输出时钟给脉冲发生器；
控制模块用于设置时钟产生电路的配置参数，从而调整时钟产生电路生成的输出时钟的频率；
脉冲发生器用于根据输出时钟输出预设宽度的脉冲波形。
在本申请的一些实施例中，基于前述方案，信号发生器为铷原子钟。
在本申请的一些实施例中，基于前述方案，铷原子钟为10MHz铷原子钟或100MHz铷原子钟。
在本申请的一些实施例中，基于前述方案，时钟产生电路为DDS芯片。
在本申请的一些实施例中，基于前述方案，DDS芯片的型号为AD9912ABCPZ。
在本申请的一些实施例中，基于前述方案，时钟产生电路为PLL芯片。
在本申请的一些实施例中，基于前述方案，控制模块为MCU。
在本申请的一些实施例中，基于前述方案，MCU的型号为STM32H750VBT6。
在本申请的一些实施例中，基于前述方案，脉冲发生器为FPGA。
在本申请的一些实施例中，基于前述方案，FPGA的型号为EP4CE15E22C8N。
本申请的技术方案提供一种脉冲波形生成装置，包括信号发生器、时钟产生电路、控制模块及脉冲发生器，信号发生器与时钟产生电路相连，时钟产生电路与脉冲发生器相连，控制模块与时钟产生电路相连；信号发生器用于输出标准频率的时钟信号给时钟产生电路；时钟产生电路用于根据标准频率的时钟信号生成输出时钟给脉冲发生器；控制模块用于设置时钟产生电路的配置参数，从而调整时钟产生电路生成的输出时钟的频率；脉冲发生器用于根据输出时钟输出预设宽度的脉冲波形。本申请能够实现脉冲波形宽度的精细化调节，调节分辨率可以达到0.001ns甚至更低，从而达到高精度原子重力仪的使用要求。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
在附图中：
图1为现有技术中FPGA输出的脉冲波形宽度的示意图；
图2为本申请实施例的脉冲波形生成装置的结构示意图；
图3为本申请实施例的DDS芯片的结构示意图；
图4为本申请实施例的MCU的结构示意图；
图5为本申请实施例的FPGA的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面将结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图2，本申请实施例提供一种脉冲波形生成装置，包括信号发生器10、时钟产生电路20、控制模块30及脉冲发生器40，信号发生器10与时钟产生电路20相连，时钟产生电路20与脉冲发生器40相连，控制模块30与时钟产生电路20相连。
信号发生器10用于输出标准频率的时钟信号给时钟产生电路20。
时钟产生电路20用于根据标准频率的时钟信号生成输出时钟给脉冲发生器40。
控制模块30用于设置时钟产生电路20的配置参数，从而调整时钟产生电路20生成的输出时钟的频率。
脉冲发生器40用于根据输出时钟输出预设宽度的脉冲波形。
在一些实施例中，信号发生器10可以为铷原子钟，铷原子钟能够输出标准频率的时钟信号，例如10MHz铷原子钟、100MHz铷原子钟等，铷原子钟为市场上能购买的标准器件，为其供电即可输出相应频率的时钟信号。
时钟产生电路20可以为DDS(Direct Digital Synthesis，直接数字合成)芯片或者PLL(Phase-Locked Loop，锁相环)芯片，生成的输出时钟的频率可以以μHz精度调节。
控制模块30可以为MCU(Micro controller Unit，微控制单元)。
脉冲发生器40可以为FPGA(Field-Programmable Gate Array，现场可编程门阵列)或其它数字电路。
需要说明的是，在FPGA或其它数字电路中，输出的脉冲波形通常只能是以时钟周期的整数倍调节。为了达到高分辨率可调的脉冲波形，可以通过精细调节FPGA的时钟频率来实现。基于此，本申请提供的脉冲波形生成装置，其实现的原理如下：
假设需要输出100ns宽度的脉冲波形，可以将时钟产生电路20生成的输出时钟的频率设置为10MHz，FPGA计数到10个时钟周期就可以输出100ns宽度的脉冲波形。当需要将100ns宽度的脉冲波形调节到101ns宽度的脉冲波形时，可以将时钟产生电路20生成的输出时钟的频率f调整为：
f＝1s/(101ns/10)＝9.900990099009901MHz，
FPGA仍然计数到10个时钟周期，那么此时实际输出的脉冲波形的宽度为1/9.900990099009901MHz*10＝101.00000000000001ns，与要求的101ns误差极小。
在本申请的一具体实施例中，信号发生器10为10MHz铷原子钟。时钟产生电路20采用DDS芯片，型号为AD9912ABCPZ，它需要3.3V和1.8V两组供电，由电路板的DC/DC电源芯片提供。控制模块30为MCU，型号为STM32H750VBT6。脉冲发生器40为FPGA，型号为EP4CE15E22C8N。
其中，如图3所示，10MHz_RB_CLK信号是DDS芯片的输入时钟，由10MHz铷原子钟提供。CLK_FPGA是DDS芯片的输出时钟，输出时钟的频率可以以μHz精度调节。DDS_PWRD、DDS_RSET、DDS_UPDA、DDS_CSB、DDS_SDO、DDS_SDIO、DDS_SCLK是DDS芯片的控制输入接口，MCU通过该控制输入接口，可以将DDS芯片的输出时钟设置成需要的频率。
如图4所示，MCU的功能主要是通过USART1接口与上位机相连，解析上位机的命令，将参数配置到DDS芯片。DDS_PWRD、DDS_RSET、DDS_UPDA、DDS_CSB、DDS_SDO、DDS_SDIO、DDS_SCLK一共7个信号与DDS芯片相连。USART2_TX和USART2_RX是与FPGA通信的接口，可以设置FPGA输出脉冲的时间。
如图5所示，FPGA中，R53和C76构成复位电路，输出FPGA_nRST信号，给FPGA提供复位信号。CLK_FPGA是DDS芯片生成的输出时钟，作为FPGA工作的参考时钟。PULSE1、PULSE2、PULSE3、PULSE4是输出的脉冲信号。USART2_TX和USART2_RX是与MCU的通信接口，用于接收MCU的指令，从而设置输出脉冲的时间。
综上所述，本申请提供的一种脉冲波形生成装置，本申请提供一种脉冲波形生成装置，包括信号发生器、时钟产生电路、控制模块及脉冲发生器，信号发生器与时钟产生电路相连，时钟产生电路与脉冲发生器相连，控制模块与时钟产生电路相连；信号发生器用于输出标准频率的时钟信号给时钟产生电路；时钟产生电路用于根据标准频率的时钟信号生成输出时钟给脉冲发生器；控制模块用于设置时钟产生电路的配置参数，从而调整时钟产生电路生成的输出时钟的频率；脉冲发生器用于根据输出时钟输出预设宽度的脉冲波形。本申请采用脉冲发生器，例如FPGA，和外部的时钟生成电路，可以实现脉冲宽度的精细化调节，调节分辨率达到0.001ns甚至更低，能达到高精度重力仪的使用要求。
本领域技术人员在考虑说明书及实践这里公开的实施方式后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种脉冲波形生成装置，其特征在于，包括信号发生器(10)、时钟产生电路(20)、控制模块(30)及脉冲发生器(40)，所述信号发生器(10)与所述时钟产生电路(20)相连，所述时钟产生电路(20)与所述脉冲发生器(40)相连，所述控制模块(30)与时钟产生电路(20)相连；
所述信号发生器(10)用于输出标准频率的时钟信号给所述时钟产生电路(20)；
所述时钟产生电路(20)用于根据所述标准频率的时钟信号生成输出时钟给所述脉冲发生器(40)；
所述控制模块(30)用于设置所述时钟产生电路(20)的配置参数，从而调整所述时钟产生电路(20)生成的输出时钟的频率；
所述脉冲发生器(40)用于根据所述输出时钟输出预设宽度的脉冲波形。
2.根据权利要求1所述的脉冲波形生成装置，其特征在于，所述信号发生器(10)为铷原子钟。
3.根据权利要求2所述的脉冲波形生成装置，其特征在于，所述铷原子钟为10MHz铷原子钟或100MHz铷原子钟。
4.根据权利要求1所述的脉冲波形生成装置，其特征在于，所述时钟产生电路(20)为DDS芯片。
5.根据权利要求4所述的脉冲波形生成装置，其特征在于，所述DDS芯片的型号为AD9912ABCPZ。
6.根据权利要求1所述的脉冲波形生成装置，其特征在于，所述时钟产生电路(20)为PLL芯片。
7.根据权利要求1所述的脉冲波形生成装置，其特征在于，所述控制模块(30)为MCU。
8.根据权利要求7所述的脉冲波形生成装置，其特征在于，所述MCU的型号为STM32H750VBT6。
9.根据权利要求1所述的脉冲波形生成装置，其特征在于，所述脉冲发生器(40)为FPGA。
10.根据权利要求9所述的脉冲波形生成装置，其特征在于，所述FPGA的型号为EP4CE15E22C8N。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202420066102.2U CN222283222U (zh) | 2024-01-11 | 2024-01-11 | 一种脉冲波形生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202420066102.2U CN222283222U (zh) | 2024-01-11 | 2024-01-11 | 一种脉冲波形生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN222283222U true CN222283222U (zh) | 2024-12-31 |
Family
ID=93949244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202420066102.2U Active CN222283222U (zh) | 2024-01-11 | 2024-01-11 | 一种脉冲波形生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN222283222U (zh) |
-
2024
- 2024-01-11 CN CN202420066102.2U patent/CN222283222U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723931B (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
| TWI666871B (zh) | 二倍頻裝置及方法 | |
| US9286825B2 (en) | Apparatus and method for driving LED display | |
| CN106067787B (zh) | 一种应用于电荷泵系统的时钟产生电路 | |
| DE19502035A1 (de) | Frequenzvervielfacherschaltung | |
| US3633113A (en) | Timed pulse train generating system | |
| US11177793B2 (en) | Clock synthesis circuitry and associated techniques for generating clock signals refreshing display screen content | |
| US4344036A (en) | Skip count clock generator | |
| US7188131B2 (en) | Random number generator | |
| CN222283222U (zh) | 一种脉冲波形生成装置 | |
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| CN103905185A (zh) | 一种适用于连续变量量子密钥分发的脉冲发生器 | |
| CN118783955B (zh) | 一种用于参考时钟相位同步并可精细调节的方法及脉冲发生器 | |
| CN203119874U (zh) | Ramsey相干布居囚禁脉冲信号源装置 | |
| CN107968639A (zh) | 一种实现时钟信号占空比任意调整电路 | |
| CN103259415A (zh) | 恒流开关电源及其恒流控制器 | |
| CN118092262A (zh) | 一种对半导体激光器进行多参数独立调节的方法 | |
| CN109617540B (zh) | 一种信号延时装置 | |
| CN102124357A (zh) | 测试装置及测试方法 | |
| CN105116802A (zh) | 一种确定性时钟抖动的产生装置及方法 | |
| CN107834354A (zh) | 一种应用于高峰值功率激光器的信号发生器 | |
| US10866611B2 (en) | Phase difference generator error compensation method of digital frequency generator | |
| CN210326473U (zh) | 一种低边沿抖动脉冲信号发生器 | |
| CN107947766A (zh) | 一种应用于开关电源的频率可调的振荡器电路 | |
| CN206865415U (zh) | 正弦波发生电路及测距装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |