CN222167165U - 一种神经信号读出电路测试系统 - Google Patents

Abstract

本实用新型公开了一种神经信号读出电路测试系统，包括FPGA、DAC模块以及神经接口和刺激接口，神经接口与待测神经信号读出电路的输入端连接，待测神经信号读出电路的输出端与FPGA连接，FPGA的输出端与DAC模块的输入端连接，DAC模块的输出端与刺激接口连接。FPGA产生预定波形测试信号经DAC转换为模拟信号后，通过隔离驱动和刺激接口安全地传输至模拟脑脊液的仿生液体介质中，由神经接口捕获，并由读出电路转换回数字信号，供FPGA处理。通过FPGA和DAC模块能生成具有特定频率和幅度的测试信号，并准确采集神经信号，提高了信号的质量和可靠性，且还能更准确地评估和测试神经信号读出电路的性能。

Description

一种神经信号读出电路测试系统

技术领域

本实用新型涉及生物医学工程技术领域，尤其涉及一种神经信号读出电路测试系统。

背景技术

现有的神经信号读出电路测试系统普遍依赖于示波器和信号发生器来对CMOS读出电路进行系统测试。这种系统的操作过程相对复杂，涉及多个独立设备的协同工作。

传统的神经信号读出电路测试系统通常涉及手动操作，缺乏必要的标准化和自动化流程，这导致测试结果的重复性和可靠性受到影响。这些系统的主要局限之一是在测试过程中难以有效区分电路读出数据中的有效信号和背景噪声。这种不足在处理微弱信号时尤为明显，可能导致数据解读的误差和不精确。

此外，现行的测试手段通常未能充分模拟人体生理环境的特性，这可能会导致在实验室环境下获得的测试结果与真实生物体内应用时的性能表现存在显著差异。因此，这些传统系统在评估读出电路在实际医疗或生物科学应用中的实际效能时可能存在局限。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一，提出了一种神经信号读出电路测试系统。

本实用新型的技术方案是这样实现的：本实用新型公开了一种神经信号读出电路测试系统，包括主控模块、刺激电路以及用于信号采集的神经接口和用于刺激信号输出的刺激接口，所述神经接口与待测神经信号读出电路的输入端连接，所述待测神经信号读出电路的输出端与主控模块连接，所述主控模块的输出端与刺激电路的输入端连接，所述刺激电路的输出端与刺激接口连接。

在一些实施例中，所述刺激电路包括DAC模块，所述DAC模块的输入端与主控模块连接，所述主控模块的输出端与DAC模块的输入端连接。

在一些实施例中，所述刺激电路还包括增强驱动电路，所述增强驱动电路的输入端与DAC模块的输出端连接，增强驱动电路的输出端与刺激接口连接。

在一些实施例中，所述增强驱动电路采用电压跟随器。

在一些实施例中，本实用新型的神经信号读出电路测试系统还包括隔离驱动电路，所述隔离驱动电路的输入端与主控模块连接，隔离驱动电路的输出端与DAC模块的输入端连接。

在一些实施例中，隔离驱动电路采用数字隔离器芯片，所述FPGA通过SPI接口与数字隔离器芯片连接，数字隔离器芯片通过SPI接口与DAC模块连接。

在一些实施例中，本实用新型的神经信号读出电路测试系统还包括供电电源，所述供电电源用于给整个系统供电，所述待测神经信号读出电路的地与刺激电路的地连接。

在一些实施例中，本实用新型的神经信号读出电路测试系统还包括工控机，所述工控机与主控模块连接。

在一些实施例中，所述主控模块采用FPGA。

在一些实施例中，本实用新型的神经信号读出电路测试系统还包括容器，所述容器内装有模拟脑脊液的仿生液体，所述刺激接口和神经接口的电极位于仿生液体中。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型的系统能实现高精度信号生成与采集，通过FPGA主控模块和高精度DAC模块，系统能生成具有特定频率和幅度的测试信号，并准确采集神经信号，这提高了信号的质量和可靠性，是传统系统难以达到的。

本实用新型的系统能模拟真实神经环境：系统利用模拟脑脊液的仿生液体模拟人脑组织，为信号传输提供了逼真的介质，这一创新手段更加接近真实生物环境，有助于更准确地评估和测试神经信号读出电路的性能。

所述待测神经信号读出电路的地与刺激电路的地连接，主要目的是减少噪声，还具有提高安全性以及稳定性和性能等好处。

本实用新型的系统能提高测试效率：FPGA生成的预定波形信号经DAC转换后安全传输至模拟环境，加之工控机的高效数据处理能力，显著缩短了信号采集与分析所需的时间，这一优化不仅提高了测试过程的安全性和准确性，而且大幅度提升了整体测试流程的效率，使得神经接口设备的开发和校准更为迅速和高效。

附图说明

图1为本实用新型一种实施例提供的神经信号读出电路测试系统的示意图；

图2为本实用新型一种实施例提供的神经信号读出电路测试系统的原理框图；

图3为本实用新型一种实施例提供的DAC模块部分的电路图；

图4为本实用新型一种实施例提供的神经信号读出电路测试系统的刺激电路的示意图。

具体实施方式

为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。

除非另外定义，本实用新型使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述目标的绝对位置改变后，则该相对位置关系也可能相应地改变。

在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分并没有都按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本实用新型的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

参见图1至图3，本实用新型实施例提供一种神经信号读出电路测试系统，包括供电电源、主控模块、刺激电路以及用于信号采集的神经接口(所述神经接口为与待测神经信号读出电路配套的神经接口)和用于刺激信号输出的刺激接口，所述供电电源用于给整个系统供电，所述神经接口与待测神经信号读出电路的输入端连接，所述待测神经信号读出电路的输出端与主控模块连接，所述主控模块的输出端与刺激电路的输入端连接，所述刺激电路的输出端与刺激接口连接。

供电电源包括用于为系统提供稳定电源的电源模块。

在一些实施例中，所述主控模块采用FPGA。FPGA主控模块负责生成特定频率和幅度的测试信号，并对读出电路采集的数据进行处理和上传。本实施例所使用FPGA型号为GWIN5NR-4C，为高云半导体生产的FPGA器件，具有硬核MCU，用于生成波形信号。FPGA主要功能包括根据选择的参数使用DDS技术/PWM技术产生具有对应的准确幅值和相位的正弦或方波信号，并通过控制DAC进行波形生成。同时，FPGA负责采集神经读出电路的信号，并将多通道数据传输至工控机进行深入的波形模板比对和相关性处理。

在一些实施例中，所述刺激电路包括DAC模块，所述DAC模块的输入端与主控模块连接，所述主控模块的输出端与DAC模块的输入端连接。本实施例的DAC模块采用型号为DAC8551的数模转换器，负责将数字信号转换为模拟信号，FPGA使用SPI协议与DAC通信。FPGA通过SPI协议控制数模转换器DAC8551，使用DDS技术产生正弦/三角/方波信号，通过电压跟随器增强信号驱动能力，将信号导入至仿脑脊液环境中。

供电电源还包括用于为DAC模块提供参考电压的DAC参考电源，所述DAC参考电源的输入端与电源模块的输出端连接，所述DAC参考电源的输出端输出参考电压。

在一些实施例中，所述刺激电路还包括增强驱动电路，所述增强驱动电路的输入端与DAC模块的输出端连接，增强驱动电路的输出端与刺激接口连接。

高精度DAC模块配合增强驱动电路可以确保所产生的毫伏级(mV)信号具有高准确性和稳定性，适用于精确测试和信号质量评估。

增强驱动电路用于确保从DAC输出的模拟信号能够驱动下一个阶段的负载而不会受到影响。

在一些实施例中，所述增强驱动电路采用电压跟随器，电压跟随器用于缓冲信号，防止信号源受到负载的影响。

在一些实施例中，参见图4，本实用新型的神经信号读出电路测试系统还包括隔离驱动电路，所述隔离驱动电路的输入端与主控模块连接，隔离驱动电路的输出端与DAC模块的输入端连接。隔离驱动电路用于在电子系统的不同部分之间提供隔离，以防止高电压或电流损坏敏感部件。本实施例的隔离驱动电路采用型号为ADuM1440的数字隔离器芯片，ADuM1440起到隔离作用，保护DAC及后续电路免受前级电路电压波动或噪声的影响。FPGA通过SPI接口(SPI数字接口)与数字隔离器芯片连接。数字隔离器芯片通过SPI接口与DAC模块连接。

本实用新型的实施例使用数字隔离器做了一道FPGA和DAC之间的隔离，主要目的是提高系统可靠性，通过隔离，可以减少一个组件的故障对系统其余部分的影响，这种隔离增强了系统的整体可靠性和稳定性，还提高了安全性：在处理高电压或在严苛环境下工作的应用中，隔离可以提供额外的安全层。

在一些实施例中，所述待测神经信号读出电路的地与刺激电路的地连接。即本实用新型的系统的刺激电路与神经读出电路共地连接。共地的有如下好处：

1.提高安全性：共地可以防止因设备故障而产生的电击危险。当电流异常(例如，由于短路)时，共地提供了一个安全的路径，使电流流回电源，而不是通过人体。

2.提高稳定性和性能：在电子系统中，共地可以帮助确保设备之间的信号稳定。它为电子组件提供了一个共同的参考点，这对于确保信号的准确传输非常重要。

3.减少噪声：电气噪声是电子设备中的一个常见问题，它可能来自多种源头，包括其他电子设备或自然干扰。共地可以帮助减少这种噪声，提高系统的整体性能和可靠性。

4.电磁兼容性：共地有助于控制电磁干扰，这对于符合电磁兼容性(EMC)标准非常重要，这确保了设备在电磁环境中的正确操作，并减少对其他设备的干扰。

5.预防电压浮动：在没有共地的系统中，电压可能会浮动，导致性能不稳定。共地提供了一个稳定的参考点，保持电压在预期水平。

在一些实施例中，主控模块通过I2C接口与待测神经信号读出电路连接。

本实施例的I2C是控制接口，针对不同的待测神经信号读出电路可能有不同的需求。本实施例测试使用的是I2C接口的。另外主控模块和待测神经信号读出电路之间还应有数据接口，这里同样是根据待测电路可以自己去适应的，本实施例待测试的读出电路是使用I2C接口。

在一些实施例中，本实用新型的神经信号读出电路测试系统还包括工控机或上位机，所述工控机或上位机与主控模块连接。工控机具备波形设置功能，上位机可以发送波形参数指令给主控模块，主控模块根据参数生成波形，DAC模块输出波形信号。待测神经读出电路采集信号发送至主控模块，主控模块发送采集数据至上位机，上位机可以比对采集波形信号与设置波形(即DAC模块输出波形信号)得出结论，或，上位机也可以显示采集波形信号与设置波形信号，通过用户比对采集波形信号与设置波形信号得出结论，如得出不同通道的信号噪声水平及相关性区别。

在一些实施例中，工控机与FPGA进行通信，可以控制整个测试过程，并执行波形和数据比对，用于测试和评估神经信号读出电路的性能，从而获取信号噪声水平及相关性差异的精确评估。工控机用于负责发出控制指令、接收采集信号及做噪声比对，使用USB接口与FPGA通信。本实用新型的工控机也可以显示输出以及采集的波形和数据，供用户进行波形和数据的比对。

在一些实施例中，本实用新型的神经信号读出电路测试系统还包括容器，所述容器内装有模拟脑脊液的仿生液体，所述刺激接口和神经接口的电极位于仿生液体中，且相互独立。所述刺激电路输出的刺激信号经刺激接口输出至仿生液体，所述神经接口用于获取仿生液体的刺激信号，并传递给待测神经信号读出电路。

测试时，神经接口和刺激接口的微针均放入仿生液体中。仿生液体可以但不限于采用生理盐水。即本实用新型可以采用生理盐水模拟脑区。本实用新型通过模拟脑脊液的仿生液体介质来模拟人体脑组织，为信号提供逼真的传输介质。通过模拟脑脊液的仿生液体来模拟人体脑组织的电导率，这一设计为测试信号提供了逼真的传输介质。

待测神经读出电路为采集脑电信号的芯片或电路系统，FPGA根据芯片的区别使用I2C或其他通信方式做电路的控制和数据采集。本实施例所使用的神经读出电路为待测试CMOS芯片，该芯片与微针接口进行组合连接，将微针放入仿脑脊液环境中进行信号采集，FPGA通过I2C接口/SPI口与CMOS芯片通信，控制CMOS芯片进行数据采集，将所采集的数据通过LVDS接口采集，并通过USB协议将数据进行整合上传。

如图2所示描述了信号从生成到输出的整个流程，以及信号处理的各个阶段。在整个流程中，波形参数从上位机通过USB传输到FPGA，FPGA通过SPI与隔离模块ADuM1440通信，隔离模块再与DAC8551通信，最终DAC输出的信号经过电压跟随处理后，输出到模拟脑区的液体。之后神经读出电路对信号进行采集，并将采集的数据发送至FPGA，FPGA之后将数据发送至上位机，最终在上位机对数据进行比对。

本实用新型的系统主要实现信号的产生、模拟神经环境、神经信号的精确采集以及对采集数据进行全面分析和比对。本实用新型的FPGA产生的预定波形测试信号经DAC转换为模拟信号后，通过隔离驱动和刺激接口安全地传输至模拟脑脊液的仿生液体介质中。信号在此介质中传播，由神经电极捕获，并由读出电路转换回数字信号，供FPGA处理。处理后的数据随后上传至工控机，工控机负责执行信号的保真度校验和读出准确性分析。此测试方法不仅模拟分析了神经信号传输特性，也对神经接口设备的开发和精准校准起到了至关重要的作用。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (10)

1.一种神经信号读出电路测试系统，其特征在于：包括主控模块、刺激电路以及用于信号采集的神经接口和用于刺激信号输出的刺激接口，所述神经接口与待测神经信号读出电路的输入端连接，所述待测神经信号读出电路的输出端与主控模块连接，所述主控模块的输出端与刺激电路的输入端连接，所述刺激电路的输出端与刺激接口连接。

2.如权利要求1所述的神经信号读出电路测试系统，其特征在于：所述刺激电路包括DAC模块，所述DAC模块的输入端与主控模块连接，所述主控模块的输出端与DAC模块的输入端连接。

3.如权利要求2所述的神经信号读出电路测试系统，其特征在于：所述刺激电路还包括增强驱动电路，所述增强驱动电路的输入端与DAC模块的输出端连接，增强驱动电路的输出端与刺激接口连接。

4.如权利要求3所述的神经信号读出电路测试系统，其特征在于：所述增强驱动电路采用电压跟随器。

5.如权利要求2所述的神经信号读出电路测试系统，其特征在于：还包括隔离驱动电路，所述隔离驱动电路的输入端与主控模块连接，隔离驱动电路的输出端与DAC模块的输入端连接。

6.如权利要求5所述的神经信号读出电路测试系统，其特征在于：隔离驱动电路采用数字隔离器芯片，所述主控模块通过SPI接口与数字隔离器芯片连接，数字隔离器芯片通过SPI接口与DAC模块连接。

7.如权利要求1所述的神经信号读出电路测试系统，其特征在于：还包括供电电源，所述供电电源用于给整个系统供电，所述待测神经信号读出电路的地与刺激电路的地连接。

8.如权利要求1所述的神经信号读出电路测试系统，其特征在于：还包括工控机，所述工控机与主控模块连接。

9.如权利要求1至8任一所述的神经信号读出电路测试系统，其特征在于：所述主控模块采用FPGA。

10.如权利要求1所述的神经信号读出电路测试系统，其特征在于：还包括容器，所述容器内装有模拟脑脊液的仿生液体，所述刺激接口和神经接口的电极位于仿生液体中。