CN219892189U - 一种半导体光敏器件 - Google Patents

Abstract

本申请公开了一种半导体光敏器件，包括：半导体层；光敏区，暴露于所述半导体层的第一表面；场氧化层，位于所述半导体层的第一表面，且暴露出至少部分的所述光敏区；减反射层，位于所述半导体层的第一表面，覆盖所述光敏区、所述场氧化层的表面和侧壁；刻蚀停止层，位于所述减反射层上，暴露出所述减反射层位于所述光敏区上方的至少部分；电极结构，至少位于所述刻蚀停止层上，位于所述刻蚀停止层上的电极结构贯穿所述刻蚀停止层以及所述减反射层与所述半导体层接触。本申请在减反射层和电极结构之间增加一层刻蚀停止层，既能得到尺寸均匀的电极结构，又能准确地控制减反射层的厚度。

Description

一种半导体光敏器件

技术领域

本申请涉及半导体技术领域，特别涉及一种半导体光敏器件。

背景技术

半导体光敏器件是一种能够将光信号转换成电信号的器件，它主要应用于光电转换、照明、通讯和探测等领域。半导体光敏器件包括光敏二极管，光敏三极管等。

在半导体光敏器件的发展过程中，人们发现了一些问题和挑战，例如材料的选择、敏感度的提高、噪声的降低、可靠性的提高等。

在半导体光敏器件中，为了提高器件的敏感度，通常会设置减反射层，但是减反射层会带来与其他结构的兼容性问题。

实用新型内容

鉴于上述问题，本申请的目的在于提供一种半导体光敏器件，在减反射层和电极结构之间增加一层刻蚀停止层，既能得到尺寸均匀的电极结构，又能准确地控制减反射层的厚度。

根据本发明的一方面，提供一种半导体光敏器件，包括：半导体层；光敏区，暴露于所述半导体层的第一表面；场氧化层，位于所述半导体层的第一表面，且暴露出至少部分的所述光敏区；减反射层，位于所述半导体层的第一表面，覆盖所述光敏区、所述场氧化层的表面和侧壁；刻蚀停止层，位于所述减反射层上，暴露出所述减反射层位于所述光敏区上方的至少部分；电极结构，至少位于所述刻蚀停止层上，位于所述刻蚀停止层上的电极结构贯穿所述刻蚀停止层以及所述减反射层与所述半导体层接触。

可选地，所述刻蚀停止层的尺寸小于位于所述刻蚀停止层上的电极结构的尺寸；所述刻蚀停止层的侧壁相对于位于其上的所述电极结构的侧壁内缩。

可选地，所述刻蚀停止层为氧化硅层，所述刻蚀停止层的厚度为1000埃～10000埃。

可选地，所述减反射层为氮化硅层，或者氧化硅层和位于所述氧化硅层上的氮化硅层的复合层，所述氮化硅层的厚度为10埃～1微米。

可选地，所述半导体光敏器件为二极管；所述半导体层至少包括：衬底，具有第一掺杂类型；第一掺杂区，位于衬底中并暴露于所述衬底的第一表面，所述第一掺杂区具有第二掺杂类型，其中，所述第一掺杂类型和第二掺杂类型的极性相反。

可选地，所述半导体层还包括：外延层，位于所述衬底上，所述第一掺杂区位于所述外延层中并暴露于所述外延层的第一表面。

可选地，所述电极结构包括：第一电极，与所述第一掺杂区电连接；第二电极，与所述衬底电连接；所述第一电极和所述第二电极中的至少一个位于所述刻蚀停止层上。

可选地，所述半导体光敏器件为三极管；所述半导体层包括：衬底，具有第一掺杂类型；外延层，具有第一掺杂类型；第三掺杂区，位于所述外延层中并暴露于所述外延层的第一表面，具有第二掺杂类型，其中，所述第一掺杂类型和第二掺杂类型的极性相反；以及第四掺杂区，位于所述第三掺杂区中并暴露于所述外延层的第一表面，具有第一掺杂类型。

可选地，所述电极结构包括：第三电极，与所述第三掺杂区电连接；第四电极，与所述第四掺杂区电连接；以及第五电极，与所述衬底电连接；所述第三电极、所述第四电极和所述第五电极中的至少两个位于所述刻蚀停止层上。

可选地，位于所述刻蚀停止层上的所述电极结构的厚度为0.5微米～5微米，和/或，位于所述刻蚀停止层上的所述电极结构的宽度为0.5微米～5微米。

可选地，当所述电极结构中的全部电极位于所述刻蚀停止层上时，所述电极结构中的一个电极位于所述场氧化层上方，并且贯穿所述刻蚀停止层，所述减反射层以及所述场氧化层与所述半导体层接触。

可选地，所述刻蚀停止层暴露出的所述光敏区的面积占所述光敏区总面积的50％～95％。

本申请实施例中，在减反射层和电极结构之间增加刻蚀停止层，既能有助于得到尺寸均匀的电极结构，又能准确地控制减反射层的厚度。

本实用新型实施例中，由于有刻蚀停止层的保护，使得电极结构可以经由干法刻蚀形成，进一步使得电极结构具有均匀的关键尺寸(CD，Critical Dimension)。同时，刻蚀停止层对减反射层进行保护，避免了干法刻蚀对减反射层厚度和表面外观的影响。

在优选的实施例中，刻蚀停止层为氧化硅层，刻蚀停止层的厚度为1000埃～10000埃，在进行第一次刻蚀的过程中，不会由于刻蚀停止层的厚度过薄，而使得刻蚀停止层提前刻穿；同时，在进行第二次刻蚀的过程中，不会由于刻蚀停止层的厚度过厚，而使得刻蚀时间过长。

附图说明

通过以下参照附图对本申请实施例的描述，本申请的上述以及其他目的、特征和优点将更为清楚：

图1示出了本申请第一实施例的半导体光敏器件的结构示意图；

图2a至图2h示出了本申请第一实施例的半导体光敏器件的制造方法的各阶段截面图；

图3示出了本申请第二实施例的半导体光敏器件的示意图；

图4示出了本申请第三实施例的半导体光敏器件的示意图；

图5示出了本申请第四实施例的半导体光敏器件的示意图；

图6示出了本申请第五实施例的半导体光敏器件的示意图；

图7a和图7b示出了本申请第六实施例的半导体光敏器件的示意图。

具体实施方式

以下在各个附图中，相同的元件采用类似的附图标记表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。

如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。

除非在下文中特别指出，半导体光敏器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如砷化镓(GaAs)、氮化镓(GaN)等，IV-IV族半导体，如碳化硅(SiC)等，II-VI族化合物半导体，如硫化镉(CdS)、碲化镉(CdTe)等，以及IV族半导体，如硅(Si)、锗(Ge)等。

图1示出了本申请第一实施例的半导体光敏器件的示意图，该实施例中，半导体光敏器件为二极管。如图1所示，半导体光敏器件包括半导体层、场氧化层108、减反射层、刻蚀停止层以及电极结构。

半导体层包括衬底1011以及位于衬底1011内的第一掺杂区1012和第二掺杂区1013，第一掺杂区1012从衬底1011的第一表面向其内部延伸，第二掺杂区1013从衬底1011的第二表面向其内部延伸，即第一掺杂区1012暴露于衬底1011的第一表面，第二掺杂区1013暴露于衬底1011的第二表面，衬底1011的第一表面和第二表面相对。衬底1011和第二掺杂区1013具有第一掺杂类型，且第二掺杂区1013为相对于衬底1011的重掺杂区，第一掺杂区1012具有第二掺杂类型，第一掺杂类型和第二掺杂类型的导电类型相反。衬底1011和第一掺杂区1012相互接触构成PN结，即为器件的光敏区101a，光敏区101a暴露于衬底1011的第一表面。

场氧化层108位于半导体层的第一表面，场氧化层108至少位于衬底1011上方，且暴露出至少部分的第一掺杂区1012，即暴露出至少部分的光敏区101a。本实施例中，场氧化层108覆盖第一掺杂区1012的边缘，暴露第一掺杂区1012的中心区域，即场氧化层108位于衬底1011以及部分的第一掺杂区1012上方。

减反射层包括第一减反射层1021，第一减反射层1021覆盖场氧化层108的表面和侧壁以及场氧化层108暴露出来的第一掺杂区1012的表面。在一个具体的实施例中，第一减反射层1021为氮化硅层，第一减反射层1021的厚度例如为10埃～1微米。第一减反射层1021至少覆盖场氧化层108暴露出来的光敏区101a，以减弱光敏区101a的光反射，增加光敏区101a的敏感度。

刻蚀停止层包括第一刻蚀停止层1031，第一刻蚀停止层1031位于第一减反射层1021上，覆盖第一减反射层1021的部分表面。本实施例中，第一刻蚀停止层1031位于第一掺杂区1012上方，以使得位于第一刻蚀停止层1031上方的第一电极1051能够贯穿第一刻蚀停止层1031和第一减反射层1021与第一掺杂区1012接触，同时，第一刻蚀停止层1031暴露出第一减反射层1021位于光敏区101a上方的至少部分。在一个具体地实施例中，第一刻蚀停止层1031例如为氧化硅层，厚度例如为1000埃～10000埃，优选地，第一刻蚀停止层1031的厚度为3000埃～5000埃。第一刻蚀停止层1031暴露出的光敏区101a的面积占光敏区101a总面积的50％～95％。

电极结构包括与第一掺杂区1012电连接的第一电极1051，以及经由第二掺杂区1013与衬底1011电连接的第二电极1052。本实施例中，第二电极1052和第一电极1051位于半导体层的两侧。具体地，第一电极1051位于第一刻蚀停止层1031上，覆盖第一刻蚀停止层1031的表面，并且贯穿第一刻蚀停止层1031和第一减反射层1021与半导体层中的第一掺杂区1012电连接。第二电极1052位于半导体层的第二表面，经由第二掺杂区1013与衬底1011电连接。在本实施例中，第一电极1051为环形结构，但不限于此；第一电极1051的厚度例如为0.5微米～5微米；第一电极1051的宽度例如为0.5微米～5微米。

进一步地，第一刻蚀停止层1031的尺寸小于位于第一刻蚀停止层1031上的电极结构(如本实施例中的第一电极1051)的尺寸；在垂直于半导体层第一表面的截面方向上，第一刻蚀停止层1031的侧壁相对于位于其上的电极结构(如本实施例中的第一电极1051)的侧壁内缩。

本实施例中，在第一减反射层1021和第一电极1051之间增加第一刻蚀停止层1031，既能有助于得到尺寸均匀的第一电极1051，又能准确地控制第一减反射层1021的厚度。

图2a至图2h示出了本申请第一实施例的半导体光敏器件的制造方法的各阶段截面图。以下将结合图2a至图2h对本申请第一实施例的半导体光敏器件的制备方法进行说明。

如图2a所示，在半导体层上形成场氧化层108。

本实施例中，半导体层包括衬底1011以及位于衬底1011内的第一掺杂区1012和第二掺杂区1013，第一掺杂区1012从衬底1011的第一表面向其内部延伸，第二掺杂区1013从衬底1011的第二表面向其内部延伸，即第一掺杂区1012暴露于衬底1011的第一表面，第二掺杂区1013暴露于衬底1011的第二表面，衬底1011的第一表面和第二表面相对。衬底1011和第二掺杂区1013具有第一掺杂类型，且第二掺杂区1013为相对于衬底1011的重掺杂区，第一掺杂区1012具有第二掺杂类型，第一掺杂类型和第二掺杂类型的导电类型相反。衬底1011和第一掺杂区1012相互接触构成PN结，即为器件的光敏区101a，光敏区101a暴露于衬底1011的第一表面。

该步骤中，采用沉积以及刻蚀工艺在半导体层上形成场氧化层108。场氧化层108至少位于衬底1011上方，由于第一掺杂区1012通过离子注入形成，第一掺杂区1012会由于杂质经过高温退火会横向扩散至场氧化层108下方，使得场氧化层108位于衬底1011以及部分的第一掺杂区1012上方。

如图2b所示，在半导体层上形成减反射层，本实施例中，减反射层包括第一减反射层1021。

该步骤中，例如采用沉积工艺在半导体层上形成第一减反射层1021，其中，第一减反射层1021覆盖场氧化层108暴露出来的敏感区101a的表面(具体为第一掺杂区1012的表面)、场氧化层108的表面以及侧壁。

于一实施例中，例如采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺形成第一减反射层1021。本实施例中，第一减反射层1021例如为氮化硅层，厚度例如为10埃～1微米。减反射层用于减弱入射光的反射，以提高光敏区的敏感度，减反射层的厚度控制是提高光敏区的敏感度的关键。

如图2c所示，在减反射层上形成刻蚀停止层103。

该步骤中，例如采用沉积工艺在第一减反射层1021上形成刻蚀停止层103。于一实施例中，例如采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺形成刻蚀停止层103。本实施例中，刻蚀停止层103例如为氧化硅层，厚度例如为1000埃～10000埃，优选为3000埃～5000埃。在一个具体的实施例中，采用正硅酸乙酯(Tetraethyl Orthosilicate，TEOS)为前驱体形成氧化硅，接着，对第一减反射层1021和刻蚀停止层103进行退火或者快速热退火(RTA)处理。

如图2d所示，形成通孔104，通孔104贯穿刻蚀停止层103和第一减反射层1021，暴露出第一掺杂区1012。

该步骤中，在刻蚀停止层103的表面形成掩膜层，采用光刻工艺图案化掩膜层，以及经由图案化的掩膜层对蚀停止层103以及第一减反射层1021进行刻蚀，形成到达第一掺杂区1012的通孔104，其中，通孔104的数量为至少一个。形成通孔104之后，去除掩膜层。

如图2e所示，形成导电层105a。

该步骤中，在刻蚀停止层103上形成导电层105a。导电层105a例如为金属层，厚度例如为0.5微米～5微米。导电层105a位于刻蚀停止层103上，并且填充通孔104，经由通孔104与第一掺杂区1012接触。

如图2f所示，进行第一次刻蚀。

该步骤中，在导电层105a的表面形成掩膜层，采用光刻工艺图案化掩膜层，以及经由图案化的掩膜层对导电层105a以及至少部分的刻蚀停止层103进行第一次刻蚀。第一次刻蚀例如采用干法刻蚀。第一次刻蚀完成之后，去除掩膜层。

第一次刻蚀之后，导电层105a被图案化，形成第一电极1051。由于采用干法刻蚀，以使得第一电极1051具有均匀的关键尺寸(CD，Critical Dimension)，同时，由于刻蚀停止层103的保护，第一减反射层1021的厚度不会受到干法刻蚀的影响。第一次刻蚀之后，刻蚀停止层103被刻蚀形成位于第一电极1051下方的部分以及暴露出来的部分(第一次刻蚀留膜)，其中，相对于位于第一电极1051下方的部分，暴露出来的部分被刻蚀掉一定的厚度，暴露出来的部分得以保留的厚度例如为100埃～2000埃。其中，导电层105a越厚，刻蚀停止层103相应地需要设置的越厚，以使得第一次刻蚀之后，第一电极1051暴露出来的刻蚀停止层103(第一次刻蚀留膜)至少得以保留一定的厚度。

如图2g所示，进行第二次刻蚀。

该步骤中，对刻蚀停止层103暴露出来的部分进行刻蚀，暴露出第一减反射层1021的表面，剩下的位于第一电极1051下方的部分形成第一刻蚀停止层1031。第二次刻蚀例如采用湿法刻蚀，湿法刻蚀例如采用氟化氨溶液，但并不限于此。

第二次刻蚀去除刻蚀停止层103暴露出来的部分的同时，位于第一电极1051下方的部分刻蚀停止层103暴露的侧面也同时被去除一部分。使得第一刻蚀停止层1031的尺寸小于位于第一刻蚀停止层1031上的电极结构(即第一电极1051)的尺寸；在垂直于半导体层第一表面的截面方向上，第一刻蚀停止层1031的侧壁相对于位于其上的电极结构(即第一电极1051)的侧壁内缩。在一个具体的实施例中，刻蚀停止层103的侧壁相对于位于其上的电极结构(即第一电极1051)的侧壁内缩，内缩的尺寸为第一次刻蚀留膜厚度尺寸的1～2倍。

如图2h所示，形成第二电极1052，第二电极1052位于半导体层的第二表面，经由第二掺杂区1013与衬底1011电连接。

传统工艺在形成减反射层之后直接形成第一电极，减反射层的厚度和第一电极的尺寸之间存在矛盾。具体地，若采用干法刻蚀形成位于减反射层上的电极结构，减反射结构的厚度不可避免地受到干法刻蚀的影响，进而影响器件的敏感度。因此，为了保证减反射层厚度，位于减反射层上的电极结构的形成必须以湿法刻蚀结尾，若只采用湿法刻蚀，第一电极的尺寸不易控制，且当设计规则不足时，会导致遮光异常；若采用干法刻蚀与湿法刻蚀相结合，则工艺成本提高，且形成电极结构的金属残留风险高。

本实施例中，在第一减反射层1021和导电层105a之间加入刻蚀停止层103，由于有刻蚀停止层103的保护，可以经由干法刻蚀对导电层105a进行刻蚀，以形成第一电极1051，以使得第一电极1051具有均匀的关键尺寸(CD，Critical Dimension)。同时，刻蚀停止层103对第一减反射层1021进行保护，避免了干法刻蚀对第一减反射层1021厚度的影响。

本实施例中，刻蚀停止层103为氧化硅层，厚度为1000埃～10000埃，在进行第一次刻蚀的过程中，不会由于刻蚀停止层103的厚度过薄，而使得刻蚀停止层103提前刻穿；同时，在进行第二次刻蚀的过程中，不会由于刻蚀停止层103的厚度过厚，而使得刻蚀时间过长。

图3示出了本申请第二实施例的半导体光敏器件的示意图，本实施例中，半导体光敏器件为二极管。如图3所示，半导体光敏器件包括半导体层、场氧化层108、减反射层、刻蚀停止层以及电极结构。

与第一实施例不同的是，本实施例中，减反射层包括第一减反射层1021和第二减反射层1022。其中，第二减反射层1022覆盖场氧化层108暴露出来的第一掺杂区1012的表面，场氧化层108围绕第二减反射层1022，且第二减反射层1022的侧壁与场氧化层108接触。第一减反射层1021覆盖第二减反射层1022的表面，场氧化层108的表面以及场氧化层108的侧壁。在一个具体的实施例中，第二减反射层1022例如为氧化硅层，第一减反射层1021例如为氮化硅层。

与第一实施例的制备方法不同的是，本实施例减反射层的形成方法包括形成第二减反射层1022以及形成第一减反射层1021。

例如采用沉积以及刻蚀工艺在半导体层上形成第二减反射层1022，其中，第二减反射层1022覆盖场氧化层108暴露出来的第一掺杂区1012的表面，场氧化层108围绕第二减反射层1022，且第二减反射层1022的侧壁与场氧化层108接触。

接着，例如采用沉积工艺形成第一减反射层1021，第一减反射层1021覆盖场氧化层108的表面和侧壁、以及第二减反射层1022的表面。

于一实施例中，例如采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺形成第二减反射层1022以及第一减反射层1021。本实施例中，第二减反射层1022例如为氧化硅层，第一减反射层1021例如为氮化硅层，第一减反射层1021的厚度例如为10埃～1微米。

图4示出了本申请第三实施例的半导体光敏器件的示意图，本实施例中，半导体光敏器件为二极管。如图4所示，半导体光敏器件包括半导体层、场氧化层108、减反射层、刻蚀停止层以及电极结构。其中，半导体层101包括衬底1011和第一掺杂区1012，减反射层包括第一减反射层1021和第二减反射层1022，电极结构包括第一电极1051和第二电极1052。

与第二实施例不同的是，本实施例中，第一电极1051和第二电极1052位于半导体层的同一侧，相应地，刻蚀停止层包括第一刻蚀停止层1031和第二刻蚀停止层1032。

具体地，本实施例中，半导体层包括衬底1011、位于衬底1011内的第一掺杂区1012和第二掺杂区1013，第一掺杂区1012和第二掺杂区1013均暴露于衬底1011的第一表面，且相互分离。

场氧化层108位于半导体层的第一表面，暴露出至少部分的第一掺杂区1012。具体地，场氧化层108覆盖第一掺杂区1012的边缘，暴露第一掺杂区1012的中心区域。

第二减反射层1022覆盖场氧化层108暴露出来的第一掺杂区1012的表面，场氧化层108围绕第二减反射层1022，且第二减反射层1022的侧壁与场氧化层108接触。第一减反射层1021覆盖第二减反射层1022的表面，以及场氧化层108的表面和侧壁。

第一刻蚀停止层1031和第二刻蚀停止层1032分别覆盖第一减反射层1021的部分表面，且第一刻蚀停止层1031和第二刻蚀停止层1032相互分离。本实施例中，第一刻蚀停止层1031位于第一掺杂区1012上方，以使得位于第一刻蚀停止层1031上方的第一电极1051能够贯穿第一刻蚀停止层1031和减反射层与位于第一刻蚀停止层1031下方的第一掺杂区1012接触，同时，第一刻蚀停止层1031暴露出减反射层位于光敏区101a上方的至少部分。第二刻蚀停止层1032位于场氧化层108上方。

第一电极1051覆盖第一刻蚀停止层1031的表面，并且贯穿第一刻蚀停止层1031、第一减反射层1021以及第二减反射层1022，与半导体层中的第一掺杂区1012电连接。第二电极1052覆盖第二刻蚀停止层1032的表面，并且贯穿第二刻蚀停止层103、第一减反射层1021以及场氧化层108，经由第二掺杂区1013与半导体层中的衬底1011电连接。第一电极1051和第二电极1052相互分离。

图5示出了本申请第四实施例的半导体光敏器件的示意图，本实施例中，半导体光敏器件为三极管。如图5所示，半导体光敏器件包括半导体层、场氧化层108、减反射层、刻蚀停止层以及电极结构。

本实施例中，半导体层包括衬底1011、位于衬底1011上的外延层1018，位于外延层1018中的第三掺杂区1014以及位于第三掺杂区1014内的第四掺杂区1015。第三掺杂区1014和第四掺杂区1015均暴露于外延层1018的第一表面。其中，衬底1011、外延层1018以及第四掺杂区1015具有第一掺杂类型，第三掺杂区1014具有第二掺杂类型，外延层1018、第三掺杂区1014以及第四掺杂区1015构成PNP结或者NPN结，PNP结或者NPN结构成所述半导体层的光敏区101a。第三掺杂区1014作为基区，第四掺杂区1015作为发射区。

场氧化层108位于半导体层的第一表面，暴露出至少部分的敏感区101a。本实施例中，场氧化层108覆盖第三掺杂区1014的边缘，暴露第第三掺杂区1014的中心区域以及位于第三掺杂区1014内的第四掺杂区1015。

减反射层包括第一减反射层1021和第二减反射层1022，第二减反射层1022覆盖场氧化层108暴露出来的第三掺杂区1014以及第四掺杂区1035的表面，场氧化层108围绕第二减反射层1022，且第二减反射层1022的侧壁与场氧化层108接触。第一减反射层1021覆盖第二减反射层1022的表面，场氧化层108的表面和侧壁。

刻蚀停止层包括第三刻蚀停止层1033和第四刻蚀停止层1034，第三刻蚀停止层1033和第四刻蚀停止层1034均位于第一减反射层1021上，具体地，第三刻蚀停止层1033位于第三掺杂区1014上方，以使得位于第三刻蚀停止层1033上方的第三电极1053能够贯穿第三刻蚀停止层1033和减反射层与位于第三刻蚀停止层1033下方的第三掺杂区1014接触；第四刻蚀停止层1034位于第四掺杂区1015上方，以使得位于第四刻蚀停止层1034上方的第四电极1054能够贯穿第四刻蚀停止层1034和减反射层与位于第四刻蚀停止层1034下方的第四掺杂区1015接触。在一个具体地实施例中，第三刻蚀停止层1033和第四刻蚀停止层1034例如为氧化硅层，厚度例如为1000埃～10000埃。

电极结构包括第三电极1053、第四电极1054以及第五电极1055；第三电极1053覆盖刻第三刻蚀停止层1033的表面，并且贯穿第三刻蚀停止层1033、第一减反射层1021以及第二减反射层1022，与半导体层中的第三掺杂区1014电连接。第四电极1054覆盖第四刻蚀停止层1034的表面，并且贯穿第四刻蚀停止层1034、第一减反射层1021以及第二减反射层1022，与半导体层中的第四掺杂区1015电连接。第三刻蚀停止层1033和第四刻蚀停止层1034相互分离，第三电极1053和第四电极1054相互分离。第五电极1055位于半导体层的第二表面，经由第五掺杂区1016与衬底1011电连接。

图6示出了本申请第五实施例的半导体光敏器件的示意图，本实施例中，半导体光敏器件为三极管。如图6所示，半导体光敏器件包括半导体层、场氧化层108、第一减反射层1021、第二减反射层1022、第三刻蚀停止层1033、第四刻蚀停止层1034、第五刻蚀停止层1035以及电极结构。第三刻蚀停止层1033、第四刻蚀停止层1034以及第五刻蚀停止层1035共同构成刻蚀停止层。

电极结构包括第三电极1053、第四电极1054以及第五电极1055；与第四实施例不同的是，本实施例中，还包括第五掺杂区1016，位于外延层1018内，且暴露于外延层1018的第一表面，第五掺杂区1016和第三掺杂区1014相互分离。第三电极1053、第四电极1054以及第五电极1055位于半导体层的同一侧。

刻蚀停止层包括第三刻蚀停止层1033、第四刻蚀停止层1034以及第五刻蚀停止层1035。第三刻蚀停止层1033位于第一减反射层1021上，具体地，第三刻蚀停止层1033位于第三掺杂区1014上方，覆盖至少部分的第一减反射层1021，以使得位于第三刻蚀停止层1033上方的第三电极1053能够贯穿第三刻蚀停止层1033和减反射层，与位于第三刻蚀停止层1033下方的第三掺杂区1014接触。第四刻蚀停止层1034位于第四掺杂区1015上方，覆盖至少部分的第一减反射层1021，以使得位于第四刻蚀停止层1034上方的第四电极1054能够贯穿第四刻蚀停止层1034和减反射层，与位于第四刻蚀停止层1034下方的第四掺杂区1015接触。第五刻蚀停止层1035位于场氧化层108上方，覆盖第一减反射层1021的部分表面，以使得位于场氧化层108上方的第五电极1055能够贯穿减反射层和场氧化层108，与第五掺杂区1016接触。

第三电极1053覆盖第三刻蚀停止层1033的表面，并且贯穿第三刻蚀停止层1033、第一减反射层1021以及第二减反射层1022，与半导体层中的第三掺杂区1014电连接。第四电极1054覆盖第四刻蚀停止层1034的表面，并且贯穿第四刻蚀停止层1034、第一减反射层1021以及第二减反射层1022，与半导体层中的第四掺杂区1015电连接。第五电极1055覆盖第五刻蚀停止层1035的表面，并且贯穿第五刻蚀停止层1035、第一减反射层1021以及场氧化层108，与半导体层中的第五掺杂区1016电连接。第三刻蚀停止层1033、第四刻蚀停止层1034以及第五刻蚀停止层1035相互分离，第三电极1053、第四电极1054以及第五电极1055相互分离。

在其他实施例中，半导体光敏器件为二极管时，半导体层还可以包括外延层。

图7a和图7b示出了本申请第六实施例的结构示意图，其中，图7a示出了第一电极1051和第二电极1052分别位于半导体层两侧的结构示意图，图7b示出了第一电极1051和第二电极1052位于半导体层同一侧的结构示意图。本实施例中，半导体光敏器件为二极管。如图7a和图7b所示，半导体光敏器件包括半导体层、场氧化层108、减反射层、刻蚀停止层以及电极结构。与第一实施例至第三实施例中任一实施例不同的是，本实施例中，半导体层包括衬底1011、外延层1018以及第一掺杂区1012。

如图7a所示，外延层1018位于衬底1011第一表面，第一掺杂区1012从外延层1018的表面向其内部延伸，即第一掺杂区1012暴露于外延层1018的表面。

衬底1011、外延层1018具有第一掺杂类型，其中，外延层1018相对于衬底1011为轻掺杂。第一掺杂区1012为第二掺杂类型。第一掺杂区1012和外延层1018相互接触，形成PN结。

第一电极1051位于刻蚀停止层上，并且贯穿刻蚀停止层以及减反射层与第一掺杂区1012电连接。第二电极1052位于衬底1011的第二表面，与衬底1011电连接。

如图7b所示，外延层1018位于衬底1011第一表面，第一掺杂区1012从外延层1018的表面向其内部延伸，即第一掺杂区1012暴露于外延层1018的表面。第二掺杂区1013同样从外延层1018的表面向其内部延伸，即第二掺杂区1013同样暴露于外延层1018的表面。第一掺杂区1012和第二掺杂区1013相互分离。此时，第一电极10151和第二电极1052位于半导体层的同一侧。

本申请实施例中，在减反射层和电极结构之间增加刻蚀停止层，既能有助于得到尺寸均匀的电极结构，又能准确地控制减反射层的厚度。

本实用新型实施例中，由于有刻蚀停止层的保护，使得电极结构可以经由干法刻蚀形成，进一步使得电极结构具有均匀的关键尺寸(CD，Critical Dimension)。同时，刻蚀停止层对减反射层进行保护，避免了干法刻蚀对减反射层厚度和表面外观的影响。

在优选的实施例中，刻蚀停止层为氧化硅层，刻蚀停止层的厚度为1000埃～10000埃，在进行第一次刻蚀的过程中，不会由于刻蚀停止层的厚度过薄，而使得刻蚀停止层提前刻穿；同时，在进行第二次刻蚀的过程中，不会由于刻蚀停止层的厚度过厚，而使得刻蚀时间过长。

依照本申请的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (12)

1.一种半导体光敏器件，其特征在于，包括：

半导体层；

光敏区，暴露于所述半导体层的第一表面；

场氧化层，位于所述半导体层的第一表面，且暴露出至少部分的所述光敏区；

减反射层，位于所述半导体层的第一表面，覆盖所述光敏区、所述场氧化层的表面和侧壁；

刻蚀停止层，位于所述减反射层上，暴露出所述减反射层位于所述光敏区上方的至少部分；

电极结构，至少位于所述刻蚀停止层上，位于所述刻蚀停止层上的电极结构贯穿所述刻蚀停止层以及所述减反射层与所述半导体层接触。

2.根据权利要求1所述半导体光敏器件，其特征在于，所述刻蚀停止层的尺寸小于位于所述刻蚀停止层上的电极结构的尺寸；所述刻蚀停止层的侧壁相对于位于其上的所述电极结构的侧壁内缩。

3.根据权利要求1所述半导体光敏器件，其特征在于，所述刻蚀停止层为氧化硅层，所述刻蚀停止层的厚度为1000埃～10000埃。

4.根据权利要求1所述半导体光敏器件，其特征在于，所述减反射层为氮化硅层，或者氧化硅层和位于所述氧化硅层上的氮化硅层的复合层，所述氮化硅层的厚度为10埃～1微米。

5.根据权利要求1所述半导体光敏器件，其特征在于，所述半导体光敏器件为二极管；

所述半导体层至少包括：

衬底，具有第一掺杂类型；

第一掺杂区，位于衬底中并暴露于所述衬底的第一表面，所述第一掺杂区具有第二掺杂类型，其中，所述第一掺杂类型和第二掺杂类型的极性相反。

6.根据权利要求5所述半导体光敏器件，其特征在于，所述半导体层还包括：

外延层，位于所述衬底上，所述第一掺杂区位于所述外延层中并暴露于所述外延层的第一表面。

7.根据权利要求5或6所述半导体光敏器件，其特征在于，所述电极结构包括：

第一电极，与所述第一掺杂区电连接；

第二电极，与所述衬底电连接；

所述第一电极和所述第二电极中的至少一个位于所述刻蚀停止层上。

8.根据权利要求1所述半导体光敏器件，其特征在于，所述半导体光敏器件为三极管；

所述半导体层包括：

衬底，具有第一掺杂类型；

外延层，具有第一掺杂类型；

第三掺杂区，位于所述外延层中并暴露于所述外延层的第一表面，具有第二掺杂类型，其中，所述第一掺杂类型和第二掺杂类型的极性相反；以及

第四掺杂区，位于所述第三掺杂区中并暴露于所述外延层的第一表面，具有第一掺杂类型。

9.根据权利要求8所述半导体光敏器件，其特征在于，所述电极结构包括：

第三电极，与所述第三掺杂区电连接；

第四电极，与所述第四掺杂区电连接；以及

第五电极，与所述衬底电连接；

所述第三电极、所述第四电极和所述第五电极中的至少两个位于所述刻蚀停止层上。

10.根据权利要求1所述半导体光敏器件，其特征在于，位于所述刻蚀停止层上的所述电极结构的厚度为0.5微米～5微米，和/或，位于所述刻蚀停止层上的所述电极结构的宽度为0.5微米～5微米。

11.根据权利要求1所述半导体光敏器件，其特征在于，当所述电极结构中的全部电极位于所述刻蚀停止层上时，所述电极结构中的一个电极位于所述场氧化层上方，并且贯穿所述刻蚀停止层，所述减反射层以及所述场氧化层与所述半导体层接触。

12.根据权利要求1所述半导体光敏器件，其特征在于，所述刻蚀停止层暴露出的所述光敏区的面积占所述光敏区总面积的50％～95％。