CN218547984U - 一种基于MRAM的Linux内核日志记录装置 - Google Patents
一种基于MRAM的Linux内核日志记录装置 Download PDFInfo
- Publication number
- CN218547984U CN218547984U CN202222937645.0U CN202222937645U CN218547984U CN 218547984 U CN218547984 U CN 218547984U CN 202222937645 U CN202222937645 U CN 202222937645U CN 218547984 U CN218547984 U CN 218547984U
- Authority
- CN
- China
- Prior art keywords
- pin
- mram
- module
- sio
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Storage Device Security (AREA)
Abstract
本实用新型公开了一种基于MRAM的Linux内核日志记录装置，包括CPU模块、MRAM模块和外围电路，CPU模块通过外围电路与MRAM模块连接，其中：CPU模块，设有SPI控制器，SPI控制器上设有第一CS#片选管脚、第一SIO管脚和第一SCK管脚。MRAM模块，设有第二CS#片选管脚、第二SIO管脚、第二SCK管脚。外围电路，包括写保护电路、第一滤波电路、第二滤波电路和第三滤波电路，第一CS#片选管脚通过第一滤波电路与第二CS#片选管脚电连接。本日志记录模块通过Mram模块和CPU模块之间的通信传输，使用外部存储介质的方式，Mram模块掉电信息不易失以及支持几乎无限次重复写入的特性，提高了日志信息的可靠性。
Description
技术领域
本实用新型属于服务器领域，具体涉及一种基于MRAM的Linux内核日志记录装置。
背景技术
MRAM(Magnetoresistive Random Access Memory)是一种非易失性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取和写入的能力以及动态随机存储器(DRAM)的髙集成度，而且基本上可以无限次数的重复写入。
Linux内核中提供了一套Kdump的机制，即在内核出现死机时把系统所有的内存信息和寄存器信息dump到系统硬盘的一个文件中，供后续使用gdb/crash等工具进行分析和调试。但Kdump主要还是对内核panic时的日志进行转储，对于系统某一模块故障但未导致整个系统panic的场景则不会进行日志转储，且内核dmesg的ring buffer空间默认为1KB，导致其保存的日志信息内容也是有上限的。
实用新型内容
本实用新型的目的在于针对解决背景技术中提出的问题，提出一种基于MRAM的Linux内核日志记录装置。
为实现上述目的，本实用新型所采取的技术方案为：
本实用新型提出的一种基于MRAM的Linux内核日志记录装置，包括CPU模块、MRAM模块和外围电路，CPU模块通过外围电路与MRAM模块连接，其中：
CPU模块，设有SPI控制器，SPI控制器上设有第一CS#片选管脚、第一SIO管脚和第一SCK管脚。
MRAM模块，设有第二CS#片选管脚、第二SIO管脚、第二SCK管脚。
外围电路，包括写保护电路、第一滤波电路、第二滤波电路和第三滤波电路，第一CS#片选管脚通过第一滤波电路与第二CS#片选管脚电连接，第一SIO管脚与写保护电路电连接，写保护电路与第二滤波电路电连接，第二滤波电路与第二SIO管脚电连接，第一SCK管脚通过第二滤波电路与第二SCK管脚电连接。
优选地，MRAM模块上还设有进行供电的VCC管脚和VSS管脚，以及进行复位的RESET#管脚。
优选地，外围电路还包括供电电路和第四滤波电路，供电电路与第四滤波电路电连接，第四滤波电路分别与VCC管脚、VSS管脚和RESET#管脚电连接。
优选地，MRAM模块上还设有预留的RFU管脚和DQS管脚。
优选地，第一SIO管脚和第二SIO管脚均包括SI管脚和SO管脚，且第一SIO管脚的SI管脚与第二SIO管脚的SI管脚对应，第一SIO管脚的SO管脚与第二SIO管脚的SO管脚对应。
与现有技术相比，本实用新型的有益效果为：
本日志记录模块通过Mram模块和CPU模块之间的通信传输，使用外部存储介质的方式，Mram模块掉电信息不易失以及支持几乎无限次重复写入的特性，提高了日志信息的可靠性。
附图说明
图1为本实用新型基于MRAM的Linux内核日志记录装置的模块框图；
图2为本实用新型基于MRAM的Linux内核日志记录装置的软件架构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，当组件被称为与另一个组件“连接”时，它可以直接与另一个组件连接或者也可以存在居中的组件。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是在于限制本申请。
如图1所示，一种基于MRAM的Linux内核日志记录装置，包括CPU模块、MRAM模块和外围电路，CPU模块通过外围电路与MRAM模块连接，其中：
CPU模块，设有SPI控制器，SPI控制器上设有第一CS#片选管脚、第一SIO管脚和第一SCK管脚。
MRAM模块，设有第二CS#片选管脚、第二SIO管脚、第二SCK管脚。
外围电路，包括写保护电路、第一滤波电路、第二滤波电路和第三滤波电路，第一CS#片选管脚通过第一滤波电路与第二CS#片选管脚电连接，第一SIO管脚与写保护电路电连接，写保护电路与第二滤波电路电连接，第二滤波电路与第二SIO管脚电连接，第一SCK管脚通过第二滤波电路与第二SCK管脚电连接。
具体为，本实施例中MRAM(Magnetoresistive Random Access Memory，即磁性随机存储器)模块采用自带SPI接口的HIK35ML064C(Hikstor 64Mb OSPI STT-MRAM)芯片，CPU模块采用飞腾2000plus/64核CPU服务器主板。CPU模块的SPI控制器上的第一SCK管脚经第三滤波电路连接至第二SCK管脚，根据HIK35ML064C芯片支持的SPI mode 0模式，控制CPU模块的第一SCK管脚电平处于上升沿状态，使得MRAM模块的第二SCK管脚也在上升沿状态。使能片选信号CS#为高电平。配置第一SIO管脚和第二SIO管脚均为标准的SPI模式(SingleSPI)，即同时发送和接收，全双工模式，通过CPU模块的SPI控制器的第一SIO管脚发送命令码WREN、WRITE至MRAM模块中的第二SIO管脚，实现将数据写入至MRAM模块中。在mode 0模式下，控制CPU模块的SPI控制器的第一SCK管脚处于下降沿状态，通过CPU模块的第一SIO管脚发送SPI命令码READ至MRAM模块中的第二SIO管脚，实现将数据从MRAM模块中读取。并通过CPU模块中的SPI控制器驱动查询MRAM模块内部状态寄存器来判定读、写操作是否完成。
CPU模块的SPI控制器上的第一CS#片选管脚通过第一滤波电路连接至第二CS#片选管脚，第一CS#片选管脚发送低电平经第一滤波电路使MRAM模块进入选中状态。
在一个实施例中，MRAM模块上还设有进行供电的VCC管脚和VSS管脚，以及进行复位的RESET#管脚。
具体为，VCC管脚为供电管脚，VSS管脚为接地管脚。
在一个实施例中，外围电路还包括供电电路和第四滤波电路，供电电路与第四滤波电路电连接，第四滤波电路分别与所述VCC管脚、VSS管脚和RESET#管脚电连接。
具体为，本实施例中，供电电路为3.3V。
在一个实施例中，MRAM模块上还设有预留的RFU管脚和DQS管脚。
在一个实施例中，第一SIO管脚和第二SIO管脚均包括SI管脚和SO管脚，且第一SIO管脚的SI管脚与第二SIO管脚的SI管脚对应，第一SIO管脚的SO管脚与第二SIO管脚的SO管脚对应。
具体为，第一SIO管脚的SI管脚(数据输出管脚)经写保护电路和滤波电路连接至第二SIO管脚的SI管脚(数据输入管脚)；第一SIO管脚的SO管脚(数据输入管脚)经写保护电路和滤波电路连接至第二SIO管脚的SO管脚(数据输出管脚)，实现数据的传输。
在一个实施例中，基于MRAM的Linux内核日志记录装置的基于Linux的软件开发环境的软件架构如图2所示，包括硬件MRAM模块，CPU模块的软件环境内核态和用户态；其中图中SPI为CPU模块的SPI控制器；
日志写入原理：SPI控制器驱动注册一个mram_dev设备，并根据HIK35ML064C手册，对MRAM模块的读、写等IO操作进行封装。再注册一个mramcon0的虚拟串口设备，并将物理串口日志信息以重定向方式映射至虚拟串口设备mramcon0中，对于映射过来的日志数据，通过CPU模块的SPI控制器，以及CPU模块和MRAM模块之间的SI管脚的数据传输线路，实现将内核日志实时同步到MRAM模块中；
日志导出原理：通过SPI控制器对MRAM模块的读操作，将MRAM介质中的内容循环读取出来，直至读取完整个MRAM模块空间。调用内核vfs_write，将读取出来的每一笔日志数据写入到文件Klog_file中，供后续分析。
结果：采用Mram模块记录Linux内核日志方式，可以有效保存系统内核日志，64Mb容量大幅提高了可保存的内核日志内容。其具有的磁性介质有效的提高了的日志数据的抗干扰能力，基本上可以无限次的重复写入。
通过虚拟串口的方式，将物理串口日志定向到虚拟串口设备上，在获取系统日志的同时不影响物理串口的正常使用。
本日志记录模块通过Mram模块和CPU模块之间的通信传输，使用外部存储介质的方式，Mram模块掉电信息不易失以及支持几乎无限次重复写入的特性，提高了日志信息的可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请描述较为具体和详细的实施例，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种基于MRAM的Linux内核日志记录装置，其特征在于：所述基于MRAM的Linux内核日志记录装置包括CPU模块、MRAM模块和外围电路，所述CPU模块通过所述外围电路与所述MRAM模块连接，其中：
所述CPU模块，设有SPI控制器，所述SPI控制器上设有第一CS#片选管脚、第一SIO管脚和第一SCK管脚；
所述MRAM模块，设有第二CS#片选管脚、第二SIO管脚、第二SCK管脚；
所述外围电路，包括写保护电路、第一滤波电路、第二滤波电路和第三滤波电路，所述第一CS#片选管脚通过所述第一滤波电路与第二CS#片选管脚电连接，所述第一SIO管脚与写保护电路电连接，所述写保护电路与第二滤波电路电连接，所述第二滤波电路与第二SIO管脚电连接，所述第一SCK管脚通过所述第二滤波电路与第二SCK管脚电连接。
2.如权利要求1所述的基于MRAM的Linux内核日志记录装置，其特征在于：所述MRAM模块上还设有进行供电的VCC管脚和VSS管脚，以及进行复位的RESET#管脚。
3.如权利要求2所述的基于MRAM的Linux内核日志记录装置，其特征在于：所述外围电路还包括供电电路和第四滤波电路，所述供电电路与第四滤波电路电连接，所述第四滤波电路分别与所述VCC管脚、VSS管脚和RESET#管脚电连接。
4.如权利要求1所述的基于MRAM的Linux内核日志记录装置，其特征在于：所述MRAM模块上还设有预留的RFU管脚和DQS管脚。
5.如权利要求1所述的基于MRAM的Linux内核日志记录装置，其特征在于：所述第一SIO管脚和第二SIO管脚均包括SI管脚和SO管脚，且所述第一SIO管脚的SI管脚与所述第二SIO管脚的SI管脚对应，所述第一SIO管脚的SO管脚与所述第二SIO管脚的SO管脚对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222937645.0U CN218547984U (zh) | 2022-11-04 | 2022-11-04 | 一种基于MRAM的Linux内核日志记录装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222937645.0U CN218547984U (zh) | 2022-11-04 | 2022-11-04 | 一种基于MRAM的Linux内核日志记录装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218547984U true CN218547984U (zh) | 2023-02-28 |
Family
ID=85260226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222937645.0U Active CN218547984U (zh) | 2022-11-04 | 2022-11-04 | 一种基于MRAM的Linux内核日志记录装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218547984U (zh) |
-
2022
- 2022-11-04 CN CN202222937645.0U patent/CN218547984U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060036897A1 (en) | Data storage device | |
| Hidaka et al. | The cache DRAM architecture: A DRAM with an on-chip cache memory | |
| JP2854680B2 (ja) | Ｉｃメモリカード | |
| CN101114271B (zh) | 在处理器之间具有主接口的可多路径访问的半导体存储器 | |
| US20180239557A1 (en) | Nonvolatile memory device, data storage device including the same, and operating method of data storage device | |
| US20020145920A1 (en) | Semiconductor memory device | |
| KR20210006556A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| EP4524968A1 (en) | Memory | |
| GB2276744A (en) | Memory module with parity bit emulation. | |
| US6748482B1 (en) | Multiple non-contiguous block erase in flash memory | |
| CN218547984U (zh) | 一种基于MRAM的Linux内核日志记录装置 | |
| US5526316A (en) | Serial access memory device | |
| US20190356331A1 (en) | Error correction code unit and error correction method | |
| US20220229775A1 (en) | Data storage device and operating method thereof | |
| CN108139993B (zh) | 内存装置、内存控制器、数据缓存装置及计算机系统 | |
| US12032824B2 (en) | Event log management method, controller and storage device | |
| US7308622B2 (en) | Integrated memory and method for testing the memory | |
| US20230297277A1 (en) | Combining Operations During Reset | |
| KR102393144B1 (ko) | Ssd용 버스 멀티플렉서 그리드를 위한 고급 ce 인코딩 | |
| US20190212946A1 (en) | Data storage device and operating method thereof | |
| US20190179749A1 (en) | Memory system, operating method thereof and nonvolatile memory device | |
| US10203891B2 (en) | Data storage device and data processing system | |
| KR20210002190A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| CN114706807B (zh) | 一种高速易失性可扩展存储设备及其存储方法 | |
| CN109032966A (zh) | 一种高速缓存装置及数据高速读写终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |