CN218413975U - 语音电路及电子设备 - Google Patents

Abstract

一种语音电路及电子设备，属于电子电路技术领域，通过解码电路接入USB信号，并将USB信号转换为第一有线通信信号；存储组件根据第一有线通信信号进行存储；从而支持电脑直接更新存储组件的内容或通过微处理器直接写存储组件；在需要更新语音文件时避免了更换存储组件，简化了维护技术，降低了维护成本。

Description

语音电路及电子设备

技术领域

本申请属于电子电路技术领域，尤其涉及一种语音电路及电子设备。

背景技术

目前，语音播放一般采用微处理器芯片通过特定的信号线连接解码芯片，之后驱动喇叭发声。语音文件保存在存储器中，如TF卡、U盘或SPI FLASH芯片中，语音文件通过微处理器调用和解码芯片解码后驱动喇叭发声。由于语音文件预先烧录在存储器中，当需要更新语音文件时，必须重新更换存储器，从而导致维护的技术复杂且成本较高的缺陷。

实用新型内容

本申请的目的在于提供一种语音电路及电子设备，旨在解决相关的语音电路维护技术复杂且成本较高的问题。

本申请实施例提供了一种语音电路，包括：

解码电路，配置为接入USB信号，并将所述USB信号转换为第一有线通信信号；

存储组件，与所述解码电路连接，配置为根据所述第一有线通信信号进行存储。

在其中一个实施例中，所述存储组件还配置为输出第二有线通信信号；

所述解码电路还配置为对所述第二有线通信信号进行解码以输出语音模拟信号；

所述语音电路还包括：

放大电路，与所述解码电路连接，配置为对所述语音模拟信号进行放大，以使播放组件根据放大后的所述语音模拟信号进行播放。

在其中一个实施例中，还包括：

控制电路，与所述解码电路连接，配置为输出第一串行通信信号；

所述解码电路具体配置为根据所述第一串行通信信号对所述第二有线通信信号进行解码以输出所述语音模拟信号。

在其中一个实施例中，所述控制电路包括微处理器；

所述微处理器的第一通用输入输出端作为所述控制电路的串行通信信号输出端，与所述解码电路连接，以输出所述第一串行通信信号；所述微处理器的第二通用输入输出端作为所述控制电路的第二串行通信信号输入端，与所述解码电路连接，以接入第二串行通信信号。

在其中一个实施例中，所述解码电路还配置为根据所述第一串行通信信号输出控制信号；所述语音电路还包括：

开关电路，与所述解码电路连接，配置为将所述控制信号转换为使能信号。

所述放大电路具体配置为根据所述使能信号对所述语音模拟信号进行放大，以使所述播放组件根据放大后的所述语音模拟信号进行播放。

在其中一个实施例中，所述开关电路包括模拟开关、第一电容以及第一电阻；

所述模拟开关的数字控制端作为所述开关电路的控制信号输入端，与所述解码电路连接，与接入所述控制信号；

所述模拟开关的电源端、所述第一电阻的第一端以及所述第一电容的第一端共接于第一电源；

所述模拟开关的常开端悬空；所述模拟开关的公共端和所述第一电阻的第二端共同作为所述开关电路的使能信号输出端，与所述放大电路连接，以输出所述使能信号；

所述第一电容的第二端、所述模拟开关的常闭端以及所述模拟开关的接地端共接于电源地。

在其中一个实施例中，所述放大电路包括音频功放芯片、第二电容、第三电容、第四电容、第五电容、第六电容、第二电阻、第三电阻以及第四电阻；

所述音频功放芯片的关断端作为所述放大电路的使能信号输入端，与所述开关电路连接，以接入使能信号；

所述音频功放芯片的电压基准端与所述音频功放芯片的正向输入端以及所述第二电容的第一端连接，所述音频功放芯片的反向输入端与所述第三电容的第一端、所述第四电容的第一端、所述第五电容的第一端以及所述第四电阻的第一端连接，所述第三电容的第二端与所述第二电阻的第一端连接，所述第四电容的第二端与所述第三电阻的第一端连接；

所述第二电阻的第二端和所述第三电阻的第二端共同作为所述放大电路的语音模拟信号输入端，与所述解码电路连接，以接入所述语音模拟信号；

所述音频功放芯片的第一音量输出端、所述音频功放芯片的第二音量输出端、所述第四电阻的第二端以及所述第五电容的第二端共同作为所述放大电路的放大后的语音模拟信号输入端，与所述播放组件连接，以输出放大后的所述语音模拟信号；

所述音频功放芯片的电源端和所述第六电容的第一端共接于第二电源，所述第二电容的第二端、所述音频功放芯片的接地端以及所述第六电容的第二端共接于电源地。

在其中一个实施例中，所述解码电路包括MP3芯片、第七电容、第八电容以及第九电容；

所述MP3芯片的外挂SPI FLASH数据端、所述MP3芯片的外挂SPI FLASH时钟端以及所述MP3芯片U4的外挂SPI FLASH片选端共同作为所述解码电路的第一有线通信信号输出端和所述解码电路的第二有线通信信号输入端，与所述存储组件连接，以输出所述第一有线通信信号输出端并接入所述第二有线通信信号；

所述MP3芯片的UART串口接收端作为所述解码电路的第一串行通信信号输入端，与所述控制电路连接，以接入所述第一串行通信信号；

所述MP3芯片的UART串口发送端作为所述解码电路的第二串行通信信号输出端，与所述控制电路连接，以输出第二串行通信信号；

所述MP3芯片的正极数据端和所述MP3芯片的负极数据端共同作为所述解码电路的USB信号输入端，以接入所述USB信号；

所述MP3芯片的左声道DAC音频输出端和所述MP3芯片的右声道DAC音频输出端作为所述解码电路的语音模拟信号输出端，与所述放大电路连接，以输出语音模拟信号；

所述MP3芯片的电源正极端和所述第七电容的第一端共接于第三电源，所述MP3芯片U4的3.3V输出端和所述第八电容的第一端共同作为所述解码电路的供电电压输出端，与所述存储组件连接，以输出供电电压；

所述MP3芯片的忙信号反馈输出端作为所述解码电路的控制信号输出端，与所述放大电路连接，以输出所述控制信号；

所述MP3芯片的外接电容端与所述第九电容的第一端连接；

所述MP3芯片的电源地、所述MP3芯片的模拟地、所述第七电容的第二端、所述第八电容的第二端以及所述第九电容的第二端共接于电源地。

在其中一个实施例中，所述存储组件包括FLASH芯片、第十电容、第五电阻以及第六电阻；

所述FLASH芯片的电源端、所述FLASH芯片的写保护端、所述第十电容的第一端以及所述第五电阻共同构成所述存储组件的供电电压输入端，与所述解码电路连接，以接入供电电压；

所述FLASH芯片的锁存端与所述第五电阻的第二端连接；

所述FLASH芯片的数据输出端与所述第六电阻的第一端连接；

所述第六电阻的第二端、所述FLASH芯片的时钟端、所述FLASH芯片的数据输入端以及所述FLASH芯片的片选端共同构成所述存储组件的第一有线通信信号输入端和所述存储组件的第二有线通信信号输出端，与所述解码电路连接，以接入所述第一有线通信信号并输出所述第二有线通信信号；

所述FLASH芯片的接地端和所述第十电容的第二端共接于电源地。

本实用新型实施例还提供一种电子设备，所述电子设备包括上述的语音电路。

本实用新型实施例与现有技术相比存在的有益效果是：由于解码电路接入USB信号，并将USB信号转换为第一有线通信信号；存储组件根据第一有线通信信号进行存储；从而支持电脑直接更新存储组件的内容或通过微处理器直接写存储组件；在需要更新语音文件时避免了更换存储组件，简化了维护技术，降低了维护成本。

附图说明

为了更清楚地说明本实用新型实施例中的技术实用新型，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的语音电路的一种结构示意图；

图2为本申请一实施例提供的语音电路的另一种结构示意图；

图3为本申请一实施例提供的语音电路的另一种结构示意图；

图4为本申请一实施例提供的语音电路的另一种结构示意图；

图5为本申请一实施例提供的语音电路的一种部分示例电路原理图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1示出了本申请较佳实施例提供的语音电路的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

上述语音电路包括解码电路11和存储组件12。

解码电路11，配置为接入通用串行总线(Universal Serial Bus，USB)信号，并将USB信号转换为第一有线通信信号。

存储组件12，与解码电路11连接，配置为根据第一有线通信信号进行存储。

具体实施中，存储组件12还配置为输出第二有线通信信号；解码电路11还配置为对第二有线通信信号进行解码以输出语音模拟信号；如图2所示，语音电路还包括放大电路13。

放大电路13，与解码电路11连接，配置为对语音模拟信号进行放大，以使播放组件14根据放大后的语音模拟信号进行播放。

通过解码电路11和放大组件，实现了对存储组件12中的语音文件的调用、解码和信号放大，从而使播放组件14根据放大后的语音模拟信号进行播放。

如图3所示，语音电路还包括控制电路15。

控制电路15，与解码电路11连接，配置为输出第一串行通信信号；

解码电路11具体配置为根据第一串行通信信号对第二有线通信信号进行解码以输出语音模拟信号。

第一串行通信信号可以携带播放选择指令，解码电路11通过第二有线通信信号对存储组件12中的语音文件进行调用，其中，语音文件包括多个语音条目，解码电路11根据播放选择指令选择语音条目，并对该语音条目进行解码以输出语音模拟信号；从而实现了对语音文件中多个语音条目的选择播放。

需要说明的是，解码电路11还配置为根据第一串行通信信号输出控制信号；如图4所示，语音电路还包括开关电路16。

开关电路16，与解码电路11连接，配置为将控制信号转换为使能信号。

放大电路13具体配置为根据使能信号对语音模拟信号进行放大，以使播放组件14根据放大后的语音模拟信号进行播放。

第一串行通信信号可以携带关断指令，放大电路13根据该关断指令停止对语音模拟信号进行放大，从而实现了对语音播放的开启/停止的控制。

图5示出了本实用新型实施例提供的语音电路的一种部分示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

控制电路15包括微处理器U1。

微处理器U1的第一通用输入输出端P1.0作为控制电路15的串行通信信号输出端，与解码电路11连接，以输出第一串行通信信号；微处理器U1的第二通用输入输出端P1.1作为控制电路15的第二串行通信信号输入端，与解码电路11连接，以接入第二串行通信信号；

该控制电路15简单可靠。

开关电路16包括模拟开关U2、第一电容C1以及第一电阻R1。

模拟开关U2的数字控制端IN作为开关电路16的控制信号输入端，与解码电路11连接，与接入控制信号；模拟开关U2的电源端V+、第一电阻R1的第一端以及第一电容C1的第一端共接于第一电源VAA；模拟开关U2的常开端NO悬空；模拟开关U2的公共端COM和第一电阻R1的第二端共同作为开关电路16的使能信号输出端，与放大电路13连接，以输出使能信号；第一电容C1的第二端、模拟开关U2的常闭端NC以及模拟开关U2的接地端共接于电源地。

通过模拟开关U2实现了控制信号和使能信号之间的电平转换，从而实现了对放大电路13的开启和关闭。

放大电路13包括音频功放芯片U3、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第二电阻R2、第三电阻R3以及第四电阻R4。

音频功放芯片U3的关断端SHUTDOWN作为放大电路13的使能信号输入端，与开关电路16连接，以接入使能信号；音频功放芯片U3的电压基准端BYPASS与音频功放芯片U3的正向输入端+IN以及第二电容C2的第一端连接，音频功放芯片U3的反向输入端-IN与第三电容C3的第一端、第四电容C4的第一端、第五电容C5的第一端以及第四电阻R4的第一端连接，第三电容C3的第二端与第二电阻R2的第一端连接，第四电容C4的第二端与第三电阻R3的第一端连接；第二电阻R2的第二端和第三电阻R3的第二端共同作为放大电路13的语音模拟信号输入端，与解码电路11连接，以接入语音模拟信号；音频功放芯片U3的第一音量输出端VO1、音频功放芯片U3的第二音量输出端VO2、第四电阻R4的第二端以及第五电容C5的第二端共同作为放大电路13的放大后的语音模拟信号输入端，与播放组件14连接，以输出放大后的语音模拟信号；音频功放芯片U3的电源端VDD和第六电容C6的第一端共接于第二电源VBB，第二电容C2的第二端、音频功放芯片U3的接地端GND以及第六电容C6的第二端共接于电源地。

通过音频功放芯片U3及其外围电路实现了对语音模拟信号的功率放大，实现稳定的增益输出，外围电路的元件较少，且无需缓冲电路。

音频功放芯片U3默认使能信号为低电平时关断。语音播放时，MP3芯片U4输出的控制信号为低电平，通过模拟开关U2将低电平的控制信号转换为低电平的使能信号，将音频功放芯片U3的关断端SHUTDOWN拉低。播放完成时将音频功放芯片U3的关断端SHUTDOWN拉高，音频功放芯片U3被关断进入待机低功耗模式。

解码电路11包括动态影像专家压缩标准音频层面3(Moving Picture ExpertsGroup Audio Layer III，MP3)芯片U4、第七电容C7、第八电容C8以及第九电容C9。

MP3芯片U4的外挂SPI FLASH数据端SPI_DO、MP3芯片U4的外挂SPI FLASH时钟端SPI_CLK以及MP3芯片U4的外挂SPI FLASH片选端SPI_CLK共同作为解码电路11的第一有线通信信号输出端和解码电路11的第二有线通信信号输入端，与存储组件12连接，以输出第一有线通信信号输出端并接入第二有线通信信号；MP3芯片U4的异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)串口接收端UART_RX作为解码电路11的第一串行通信信号输入端，与控制电路15连接，以接入第一串行通信信号；MP3芯片U4的UART串口发送端UART_TX作为解码电路11的第二串行通信信号输出端，与控制电路15连接，以输出第二串行通信信号；MP3芯片U4的正极数据端USB_DP和MP3芯片U4的负极数据端USB_DM共同作为解码电路11的USB信号输入端，以接入USB信号；MP3芯片U4的左声道数字模拟转换器(Digital to analog converter，DAC)音频输出端DAC_L和MP3芯片U4的右声道DAC音频输出端DAC_R作为解码电路11的语音模拟信号输出端，与放大电路13连接，以输出语音模拟信号；MP3芯片U4的电源正极端VBAT和第七电容C7的第一端共接于第三电源VCC，MP3芯片U4的3.3V输出端VDDIO和第八电容C8的第一端共同作为解码电路11的供电电压输出端，与存储组件12连接，以输出供电电压；MP3芯片U4的忙信号反馈输出端BUSY作为解码电路11的控制信号输出端，与放大电路13连接，以输出控制信号；MP3芯片U4的外接电容端VCOM与第九电容的第一端连接；MP3芯片U4的电源地VSSIO、MP3芯片U4的模拟地AGND、第七电容C7的第二端、第八电容C8的第二端以及第九电容C9的第二端共接于电源地。

该解码电路11支持电脑直接更新存储组件12的内容，也可以通过微处理器直接写存储组件12。通过简单的UART串口指令即可完成播放指定的语音文件，以及如何播放语音文件等功能，无需繁琐的底层操作，使用方便且稳定可靠。

MP3芯片U4内部集成了一个专门针对音频解码的高级数字信号处理器(AdvancedDigital Signal Processor，ADSP)，采用硬解码的方式，语音模拟信号输出，保证了系统的稳定性和音质。可以外接U盘、TF卡和串行外设接口(Serial Peripheral Interface，SPI)闪存(FLASH)。本申请采用MP3芯片U4接SPI FLASH，文件保存在SPI FLASH芯片里。该MP3芯片U4带USB信号接口，通过连接计算机，简单操作即实现可语音文件存储和更新。

存储组件12包括FLASH芯片U5、第十电容C10、第五电阻R5以及第六电阻R6。

FLASH芯片U5的电源端VCC、FLASH芯片U5的写保护端/WP、第十电容C10的第一端以及第五电阻R5共同构成存储组件12的供电电压输入端，与解码电路11连接，以接入供电电压；FLASH芯片U5的锁存端/HOLD与第五电阻R5的第二端连接；FLASH芯片U5的数据输出端DO与第六电阻R6的第一端连接；第六电阻R6的第二端、FLASH芯片U5的时钟端CLK、FLASH芯片U5的数据输入端DI以及FLASH芯片U5的片选端/CS共同构成存储组件12的第一有线通信信号输入端和存储组件12的第二有线通信信号输出端，与解码电路11连接，以接入第一有线通信信号并输出第二有线通信信号；FLASH芯片U5的接地端GND和第十电容C10的第二端共接于电源地。

Flash芯片U5内存可以为8M，满足了多段语音播放的要求。

播放组件14包括扬声器SPK。

需要说明的是，第二电源VBB和第三电源VCC可以为同一电源，第一电源VAA与第二电源VBB(第三电源VCC)之间通过磁珠隔离。减少了相互的干扰。

以下结合工作原理对图5所示的作进一步说明：

当需要更新存储组件12中的语音文件时，MP3芯片U4的正极数据端USB_DP和MP3芯片U4的负极数据端USB_DM接入USB信号，MP3芯片U4将USB信号转换为第一有线通信信号，并从MP3芯片U4的外挂SPI FLASH数据端SPI_DO、MP3芯片U4的外挂SPI FLASH时钟端SPI_CLK以及MP3芯片U4的外挂SPI FLASH片选端SPI_CLK输出；FLASH芯片U5的时钟端CLK、FLASH芯片U5的数据输入端DI以及FLASH芯片U5的片选端/CS接收第一有线通信信号，且FLASH芯片U5根据第一有线通信信号进行存储。

当需要对存储组件12中的语音文件进行播放时，FLASH芯片U5的数据输出端DO、FLASH芯片U5的时钟端CLK以及FLASH芯片U5的片选端/CS输出第二有线通信信号，MP3芯片U4的外挂SPI FLASH数据端SPI_DO、MP3芯片U4的外挂SPI FLASH时钟端SPI_CLK以及MP3芯片U4的外挂SPI FLASH片选端SPI_CLK接收第二有线通信信号；微处理器U1的第一通用输入输出端P1.0输出第一串行通信信号；

MP3芯片U4的UART串口接收端UART_RX接收第一串行通信信号，MP3芯片U4根据第一串行通信信号从MP3芯片U4的忙信号反馈输出端BUSY输出控制信号至模拟开关U2的数字控制端IN，模拟开关U2将控制信号转换为使能信号并从模拟开关U2的公共端COM输出至音频功放芯片U3的关断端SHUTDOWN。MP3芯片U4根据第一串行通信信号对第二有线通信信号进行解码以从MP3芯片U4的左声道DAC音频输出端DAC_L和MP3芯片U4的右声道DAC音频输出端DAC_R输出语音模拟信号至音频功放芯片U3，音频功放芯片U3根据使能信号对语音模拟信号进行放大，并从音频功放芯片U3的第一音量输出端VO1和音频功放芯片U3的第二音量输出端VO2输出放大后的语音模拟信号，以使扬声器SPK根据放大后的语音模拟信号进行播放。

本实用新型实施例还提供一种电子设备，该电子设备包括上述的语音电路。

具体实施中，电子设备可以包括电动轮椅和智能家居产品。

本实用新型实施例通过解码电路接入USB信号，并将USB信号转换为第一有线通信信号；存储组件根据第一有线通信信号进行存储；从而支持电脑直接更新存储组件的内容或通过微处理器直接写存储组件；在需要更新语音文件时避免了更换存储组件，简化了维护技术，降低了维护成本。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种语音电路，其特征在于，包括：

解码电路，配置为接入USB信号，并将所述USB信号转换为第一有线通信信号；

存储组件，与所述解码电路连接，配置为根据所述第一有线通信信号进行存储。

2.如权利要求1所述的语音电路，其特征在于，所述存储组件还配置为输出第二有线通信信号；

所述解码电路还配置为对所述第二有线通信信号进行解码以输出语音模拟信号；

所述语音电路还包括：

放大电路，与所述解码电路连接，配置为对所述语音模拟信号进行放大，以使播放组件根据放大后的所述语音模拟信号进行播放。

3.如权利要求2所述的语音电路，其特征在于，还包括：

控制电路，与所述解码电路连接，配置为输出第一串行通信信号；

所述解码电路具体配置为根据所述第一串行通信信号对所述第二有线通信信号进行解码以输出所述语音模拟信号。

4.如权利要求3所述的语音电路，其特征在于，所述控制电路包括微处理器；

所述微处理器的第一通用输入输出端作为所述控制电路的串行通信信号输出端，与所述解码电路连接，以输出所述第一串行通信信号；所述微处理器的第二通用输入输出端作为所述控制电路的第二串行通信信号输入端，与所述解码电路连接，以接入第二串行通信信号。

5.如权利要求3所述的语音电路，其特征在于，所述解码电路还配置为根据所述第一串行通信信号输出控制信号；所述语音电路还包括：

开关电路，与所述解码电路连接，配置为将所述控制信号转换为使能信号；

所述放大电路具体配置为根据所述使能信号对所述语音模拟信号进行放大，以使所述播放组件根据放大后的所述语音模拟信号进行播放。

6.如权利要求5所述的语音电路，其特征在于，所述开关电路包括模拟开关、第一电容以及第一电阻；

所述模拟开关的数字控制端作为所述开关电路的控制信号输入端，与所述解码电路连接，与接入所述控制信号；

所述模拟开关的电源端、所述第一电阻的第一端以及所述第一电容的第一端共接于第一电源；

所述模拟开关的常开端悬空；所述模拟开关的公共端和所述第一电阻的第二端共同作为所述开关电路的使能信号输出端，与所述放大电路连接，以输出所述使能信号；

所述第一电容的第二端、所述模拟开关的常闭端以及所述模拟开关的接地端共接于电源地。

7.如权利要求5所述的语音电路，其特征在于，所述放大电路包括音频功放芯片、第二电容、第三电容、第四电容、第五电容、第六电容、第二电阻、第三电阻以及第四电阻；

所述音频功放芯片的关断端作为所述放大电路的使能信号输入端，与所述开关电路连接，以接入使能信号；

所述音频功放芯片的电压基准端与所述音频功放芯片的正向输入端以及所述第二电容的第一端连接，所述音频功放芯片的反向输入端与所述第三电容的第一端、所述第四电容的第一端、所述第五电容的第一端以及所述第四电阻的第一端连接，所述第三电容的第二端与所述第二电阻的第一端连接，所述第四电容的第二端与所述第三电阻的第一端连接；

所述第二电阻的第二端和所述第三电阻的第二端共同作为所述放大电路的语音模拟信号输入端，与所述解码电路连接，以接入所述语音模拟信号；

所述音频功放芯片的第一音量输出端、所述音频功放芯片的第二音量输出端、所述第四电阻的第二端以及所述第五电容的第二端共同作为所述放大电路的放大后的语音模拟信号输入端，与所述播放组件连接，以输出放大后的所述语音模拟信号；

所述音频功放芯片的电源端和所述第六电容的第一端共接于第二电源，所述第二电容的第二端、所述音频功放芯片的接地端以及所述第六电容的第二端共接于电源地。

8.如权利要求1所述的语音电路，其特征在于，所述解码电路包括MP3芯片、第七电容、第八电容以及第九电容；

所述MP3芯片的外挂SPIFLASH数据端、所述MP3芯片的外挂SPIFLASH时钟端以及所述MP3芯片U4的外挂SPIFLASH片选端共同作为所述解码电路的第一有线通信信号输出端和所述解码电路的第二有线通信信号输入端，与所述存储组件连接，以输出所述第一有线通信信号输出端并接入所述第二有线通信信号；

所述MP3芯片的UART串口接收端作为所述解码电路的第一串行通信信号输入端，与所述控制电路连接，以接入所述第一串行通信信号；

所述MP3芯片的UART串口发送端作为所述解码电路的第二串行通信信号输出端，与所述控制电路连接，以输出第二串行通信信号；

所述MP3芯片的正极数据端和所述MP3芯片的负极数据端共同作为所述解码电路的USB信号输入端，以接入所述USB信号；

所述MP3芯片的左声道DAC音频输出端和所述MP3芯片的右声道DAC音频输出端作为所述解码电路的语音模拟信号输出端，与所述放大电路连接，以输出语音模拟信号；

所述MP3芯片的电源正极端和所述第七电容的第一端共接于第三电源，所述MP3芯片U4的3.3V输出端和所述第八电容的第一端共同作为所述解码电路的供电电压输出端，与所述存储组件连接，以输出供电电压；

所述MP3芯片的忙信号反馈输出端作为所述解码电路的控制信号输出端，与所述放大电路连接，以输出所述控制信号；

所述MP3芯片的外接电容端与所述第九电容的第一端连接；

所述MP3芯片的电源地、所述MP3芯片的模拟地、所述第七电容的第二端、所述第八电容的第二端以及所述第九电容的第二端共接于电源地。

9.如权利要求1所述的语音电路，其特征在于，所述存储组件包括FLASH芯片、第十电容、第五电阻以及第六电阻；

所述FLASH芯片的电源端、所述FLASH芯片的写保护端、所述第十电容的第一端以及所述第五电阻共同构成所述存储组件的供电电压输入端，与所述解码电路连接，以接入供电电压；

所述FLASH芯片的锁存端与所述第五电阻的第二端连接；

所述FLASH芯片的数据输出端与所述第六电阻的第一端连接；

所述第六电阻的第二端、所述FLASH芯片的时钟端、所述FLASH芯片的数据输入端以及所述FLASH芯片的片选端共同构成所述存储组件的第一有线通信信号输入端和所述存储组件的第二有线通信信号输出端，与所述解码电路连接，以接入所述第一有线通信信号并输出所述第二有线通信信号；

所述FLASH芯片的接地端和所述第十电容的第二端共接于电源地。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9任意一项所述的语音电路。

Images