[go: up one dir, main page]

CN216902932U - 集成母线电容的功率半导体模块的封装结构 - Google Patents

集成母线电容的功率半导体模块的封装结构 Download PDF

Info

Publication number
CN216902932U
CN216902932U CN202220289745.4U CN202220289745U CN216902932U CN 216902932 U CN216902932 U CN 216902932U CN 202220289745 U CN202220289745 U CN 202220289745U CN 216902932 U CN216902932 U CN 216902932U
Authority
CN
China
Prior art keywords
insulating substrate
bus
power semiconductor
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220289745.4U
Other languages
English (en)
Inventor
朱楠
邓永辉
史经奎
梅营
徐贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhizhan Technology Shanghai Co ltd
Original Assignee
Zhizhan Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhan Technology Shanghai Co ltd filed Critical Zhizhan Technology Shanghai Co ltd
Priority to CN202220289745.4U priority Critical patent/CN216902932U/zh
Application granted granted Critical
Publication of CN216902932U publication Critical patent/CN216902932U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型涉及功率半导体模块封装技术领域，公开了一种集成母线电容的功率半导体模块的封装结构，包括功率半导体器件；主电路绝缘基板，所述功率半导体器件设置在所述主电路绝缘基板的正面；正母线区域，设置在所述主电路绝缘基板的正面且位于所述功率半导体器件的下方。该封装结构通过将多个半导体母线电容通过正母线区域和负母线区域与功率半导体器件连接，使得功率半导体器件与多个半导体母线电容一体封装，大幅度提高了系统的功率密度，此时半导体母线电容靠近功率半导体器件，可以减小功率回路的寄生电感；同时半导体母线电容利用主电路绝缘基板散热，能够提高半导体母线电容的散热效率。

Description

集成母线电容的功率半导体模块的封装结构
技术领域
本实用新型涉及功率半导体模块封装技术领域，具体地涉及一种集成母线电容的功率半导体模块的封装结构。
背景技术
电力电子系统中，一般会使用独立的母线电容组，通过铜排或电路板上的走线与功率半导体器件连接，并且系统一般没有特别针对母线电容的散热设计，因此需要严格限制流过母线电容的纹波电流。
传统的独立母线电容的连接方式，引入了较大的功率回路寄生电感，造成功率半导体器件开关过程中的电压、电流过冲和振荡，影响系统的可靠工作，且会造成电磁干扰问题。
实用新型内容
本实用新型的目的是为了克服现有技术存在的独立母线电容会造成功率半导体器件的振荡，影响系统的可靠工作的问题，提供一种集成母线电容的功率半导体模块的封装结构，该封装结构具有减小功率回路寄生电感的功能。
为了实现上述目的，本实用新型提供一种集成母线电容的功率半导体模块的封装结构，包括：
功率半导体器件；
主电路绝缘基板，所述功率半导体器件设置在所述主电路绝缘基板的正面；
正母线区域，设置在所述主电路绝缘基板的正面且位于所述功率半导体器件的下方，与所述功率半导体器件连接；
负母线区域，设置在所述主电路绝缘基板的正面，且位于与所述正母线区域相对的所述主电路绝缘基板上的另一侧，与所述功率半导体器件连接；
多个门极电阻，分布在所述主电路绝缘基板正面的两侧；
附加绝缘基板，设置在所述主电路绝缘基板正面的顶部附近，且与所述正母线区域连接；
多个半导体母线电容，设置于所述附加绝缘基板的正面，且靠近所述功率半导体器件，多个所述半导体母线电容的一端与所述附加绝缘基板连接，另一端与所述负母线区域连接。
可选地，所述附加绝缘基板的正面设置有导体层，所述半导体母线电容的一个电极与所述导体层连接。
可选地，所述导体层和所述正母线区域通过第一键合线连接；所述半导体母线电容的另一个电极通过第二键合线与所述负母线区域连接。
可选地，所述附加绝缘基板包括第一电路区域，设置在所述附加绝缘基板远离所述主电路绝缘基板正面的顶部的一侧，所述第一电路区域通过第一导电过孔组与所述正母线区域连接。
可选地，所述附加绝缘基板还包括第二电路区域，设置在所述附加绝缘基板远离所述主电路绝缘基板正面的顶部的另一侧，所述第二电路区域通过第二导电过孔组与所述负母线区域连接。
可选地，所述半导体母线电容设置于所述第一电路区域，所述半导体母线电容的另一个电极通过第三键合线与所述第二电路区域连接。
可选地，所述半导体母线电容设置于所述第二电路区域，所述半导体母线电容的另一个电极通过第三键合线与所述第一电路区域连接。
可选地，所述封装结构还包括：
副电路绝缘基板，设置于功率半导体器件的上方；
第一垫高块，设置于所述功率半导体器件和所述副电路绝缘基板之间，以连接所述副电路绝缘基板和所述功率半导体器件。
可选地，所述封装结构还包括：
第一输出母线区域，设置于所述副电路绝缘基板的背面；
第二输出母线区域，设置于所述主电路绝缘基板的正面；
第二垫高块，连接于所述第一输出母线区域和所述第二输出母线区域之间。
可选地，所述负母线区域设置于所述副电路绝缘基板的背面；
所述封装结构还包括第三垫高块，设置于所述半导体母线电容和所述负母线区域之间。
通过上述技术方案，本实用新型提供的集成母线电容的功率半导体模块的封装结构通过将多个半导体母线电容设置在附加绝缘基板的正面，并将多个半导体母线电容通过正母线区域和负母线区域与功率半导体器件连接，使得功率半导体器件与多个半导体母线电容一体封装，大幅度提高了系统的功率密度，此时半导体母线电容靠近功率半导体器件，可以减小功率回路的寄生电感；同时半导体母线电容利用主电路绝缘基板散热，能够提高半导体母线电容的散热效率。
附图说明
图1是根据本实用新型的一个实施方式的集成母线电容的功率半导体模块的封装结构的结构示意图；
图2是图1的侧视图；
图3是根据本实用新型的一个实施方式的集成母线电容的功率半导体模块的封装结构的结构示意图；
图4是图3的侧视图；
图5是根据本实用新型的一个实施方式的集成母线电容的功率半导体模块的封装结构的结构示意图；
图6是根据本实用新型的一个实施方式的集成母线电容的功率半导体模块的封装结构中副电路绝缘基板的结构示意图；
图7是图6的侧视图。
附图标记说明
01、主电路绝缘基板 02、附加绝缘基板
03、导体层 04、第一键合线
05、半导体母线电容 06、第二键合线
07、门极电阻 08、功率半导体器件
09、正母线区域 10、负母线区域
11、第三键合线 12、第二电路区域
13、第二导电过孔组 14、第一导电过孔组
15、第一电路区域 16、第三垫高块
17、第二垫高块 18、第一垫高块
19、第二输出母线区域 20、副电路绝缘基板
21、第一输出母线区域
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。
图1是根据本实用新型的一个实施方式的集成母线电容的功率半导体模块的封装结构的结构示意图，图2是图1的侧视图。在图1和图2中，该封装结构可以包括功率半导体器件08、主电路绝缘基板01、正母线区域09、负母线区域10、多个门极电阻07、附加绝缘基板02以及多个半导体母线电容05。
功率半导体器件08设置在主电路绝缘基板01的正面；正母线区域09设置在主电路绝缘基板01的正面且位于功率半导体器件08的下方，且与功率半导体器件08连接；负母线区域10设置在主电路绝缘基板01的正面，且位于与正母线区域09相对的主电路绝缘基板01的另一侧，与功率半导体器件08连接。多个门极电阻07分布在主电路绝缘基板01正面的两侧，附加绝缘基板02设置在主电路绝缘基板01正面的顶部附近，且与正母线区域09连接。多个半导体母线电容05设置于附加绝缘基板02的正面，且靠近功率半导体器件08，多个半导体母线电容05的一端与附加绝缘基板02连接，多个半导体母线电容05的另一端与负母线区域10连接。
将多个半导体母线电容05设置在附加绝缘基板02上，并将多个半导体母线电容05与主电路绝缘基板01上的功率半导体器件08连接，使得多个半导体母线电容05与功率半导体前进08一体封装。多个半导体母线电容05采用特制母线电容，该特制母线电容体积小，使得多个半导体母线电容05与功率半导体器件08高度集成。同时将功率半导体器件08设置在正母线区域09，使得多个半导体母线电容05靠近功率半导体器件08。
传统的功率半导体器件的封装结构中，常采用独立的母线电容组，功率半导体器件单独封装的形式。但是该种方式会引入了较大的功率回路寄生电感，造成功率半导体器件开关过程中的电压、电流过冲和振荡，影响系统的可靠工作，且会造成电磁干扰问题。在本实用新型的该实施方式中，采用功率半导体器件08和多个半导体母线电容05一体封装且相互靠近的方式，可以减小功率回路的寄生电感，大幅度提升了系统的功率密度。同时半导体母线电容05利用主电路绝缘基板散热，进而提高半导体母线电容05的散热效率，且纹波电流能力加强，有助于减小半导体母线电容05的体积。
在本实用新型的该实施方式中，对于附加绝缘基板02与主电路绝缘基板01的连接方式可以是本领域人员所知的多种形式，例如焊接、烧结等。但是在本实用新型的一个优选示例中，考虑到连接的稳定性和有效性，附加绝缘基板02与主电路绝缘基板01的连接方式为焊接。
在本实用新型的该实施方式中，对于附加绝缘基板02与半导体母线电容05的连接方式可以是本领域人员所知的多种形式，例如焊接、烧结等。但是在本实用新型的一个优选示例中，考虑到连接的稳定性和有效性，附加绝缘基板02与半导体母线电容05的连接方式为焊接。
在本实用新型的该实施方式中，如图1所示，该附加绝缘基板02可以包括导体层03。
附加绝缘基板02的正面设置有导体层03，半导体母线电容05的一个电极与导体层03连接。
将半导体母线电容05设置在导体层03上，使得半导体母线电容05的底部电极与导体层03接触并电连接，进而便于半导体母线电容05与功率半导体器件08的连接。
在本实用新型的该实施方式中，如图1所示，该封装结构还可以包括第一键合线04和第二键合线06。
导体层03和正母线区域09通过第一键合线04连接，半导体母线电容05的另一个电极通过第二键合线06与负母线区域10连接。
第一键合线04将正母线区域09与导体层03连接，使得正母线区域09上的功率半导体器件08与半导体母线电容05的一个电极连接；第二键合线06将半导体母线电容05的另一个电极与负母线区域10连接，使得半导体母线电容05的另一个电极通过负母线区域10与功率半导体器件08连接，进而实现对功率半导体器件08与半导体母线电容05连接的目的。
在本实用新型的该实施方式中，如图3和图4所示，该附加绝缘基板02可以包括第一电路区域15、第一导电过孔组14、第二电路区域12以及第二导电过孔组13。
第一电路区域15设置在附加绝缘基板02远离主电路绝缘基板01正面的顶部的一侧，第一电路区域15通过第一导电过孔组14与正母线区域09连接。第二电路区域12设置在附加绝缘基板02远离主电路绝缘基板01正面的顶部的另一侧，第二电路区域12通过第二导电过孔组13与负母线区域10连接。
第一导电过孔组14将正母线区域09与第一电路区域15电连接，第二导电过孔组13将负母线区域10与第二电路区域12电连接，第一电路区域15与第二电路区域12相互独立，分别用于与半导体母线电容05的两个电极连接，以使得半导体母线电容05与功率半导体器件08连接。
在本实用新型的该实施方式中，如图3所示，该封装结构还可以包括第三键合线11。具体地，半导体母线电容05设置于第二电路区域12，半导体母线电容05的另一个电极通过第三键合线11与第一电路区域15连接。
半导体母线电容05的底部电极通过第二电路区域12与负母线区域10连接，半导体母线电容05的顶部电极通过第三键合线11和第一电路区域12与正母线区域09连接。
在本实用新型的该实施方式中，该封装结构还可以包括将半导体母线电容05设置于第一电路区域15，半导体母线电容05的另一个电极通过第三键合线11与第二电路区域12连接。
半导体母线电容05的底部电极通过第一电路区域15与正母线区域09连接，半导体母线电容05的顶部电极通过第三键合线11和第二电路区域12与负母线区域10连接。
在本实用新型的该实施方式中，对于半导体母线05在第一电路区域15或第二电路区域12的安装方式可以是本领域人员所知的多种形式，例如焊接、烧结等。但是在本实用新型的一个优选示例中，考虑到安装的稳定性和有效性，半导体母线05在第一电路区域15或第二电路区域12的安装方式为焊接。
在本实用新型的该实施方式中，该封装结构还可以包括副电路绝缘基板20、第一垫高块18、第一输出母线区域21、第二输出母线区域19、第二垫高块17以及第三垫高块16。具体地，功率半导体器件08可以包括上桥臂功率半导体芯片和下桥臂功率半导体芯片。
副电路绝缘基板20设置于功率半导体器件08的上方，第一垫高块18设置于功率半导体器件08和副电路绝缘基板20之间，以连接副电路绝缘基板20和功率半导体器件08。第一输出母线区域21设置于副电路基板20的背面，第二输出母线区域19设置于主电路绝缘01的正面，第二垫高块17连接于第一输出母线区域21和第二输出母线区域之间。负母线区域10设置于副电路绝缘基板20的背面，第三垫高块16设置于半导体母线电容05和负母线区域10之间。
半导体母线电容05通过第三垫高块16与负母线区域10连接；负母线区域10通过第一垫高块18与下桥臂功率半导体芯片的上表面电极连接，下桥臂功率半导体芯片的下表面电极与第二输出母线区域19连接；第二输出母线区域19通过第二垫高块17与第一输出母线区域21连接；第一输出母线区域21通过第一垫高块18与上桥臂功率半导体芯片的上表面电极连接，上桥臂功率半导体芯片的下表面电极与正母线区域09连接，进而能够连接半导体母线电容05和上桥臂功率半导体芯片、下桥臂功率半导体芯片
在本实用新型的该实施方式中，对第一垫高块18、第二垫高块17以及第三垫高块16的具体材料可以是本领域人员所知的多种形式，例如Cu、Mo、CuMo、AlSiC等。但是在本实用新型的一个优选示例中，考虑到连接的导电性和可靠性，第一垫高块18、第二垫高块17以及第三垫高块16的具体材料为Cu。
通过上述技术方案，本实用新型提供的集成母线电容的功率半导体模块的封装结构通过将多个半导体母线电容05设置在附加绝缘基板02的正面，并将多个半导体母线电容05通过正母线区域09和负母线区域10与功率半导体器件08连接，使得功率半导体器件08与多个半导体母线电容05一体封装，大幅度提高了系统的功率密度，此时半导体母线电容05靠近功率半导体器件08，可以减小功率回路的寄生电感；同时半导体母线电容05利用主电路绝缘基板01散热，能够提高半导体母线电容05的散热效率。
以上结合附图详细描述了本实用新型的优选实施方式，但是，本实用新型并不限于上述实施方式中的具体细节，在本实用新型的技术构思范围内，可以对本实用新型的技术方案进行多种简单变型，这些简单变型均属于本实用新型的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本实用新型对各种可能的组合方式不再另行说明。
此外，本实用新型的各种不同的实施方式之间也可以进行任意组合，只要其不违背本实用新型的思想，其同样应当视为本实用新型所公开的内容。

Claims (10)

1.一种集成母线电容的功率半导体模块的封装结构，其特征在于，包括：
功率半导体器件(08)；
主电路绝缘基板(01)，所述功率半导体器件(08)设置在所述主电路绝缘基板(01)的正面；
正母线区域(09)，设置在所述主电路绝缘基板(01)的正面且位于所述功率半导体器件(08)的下方，与所述功率半导体器件(08)连接；
负母线区域(10)，设置在所述主电路绝缘基板(01)的正面，且位于与所述正母线区域(09)相对的所述主电路绝缘基板(01)上的另一侧，与所述功率半导体器件(08)连接；
多个门极电阻(07)，分布在所述主电路绝缘基板(01)正面的两侧；
附加绝缘基板(02)，设置在所述主电路绝缘基板(01)正面的顶部附近，且与所述正母线区域(09)连接；
多个半导体母线电容(05)，设置于所述附加绝缘基板(02)的正面，且靠近所述功率半导体器件(08)，多个所述半导体母线电容(05)的一端与所述附加绝缘基板(02)连接，另一端与所述负母线区域(10)连接。
2.根据权利要求1所述的封装结构，其特征在于，所述附加绝缘基板(02)的正面设置有导体层(03)，所述半导体母线电容(05)的一个电极与所述导体层(03)连接。
3.根据权利要求2所述的封装结构，其特征在于，所述导体层(03)和所述正母线区域(09)通过第一键合线(04)连接；所述半导体母线电容(05)的另一个电极通过第二键合线(06)与所述负母线区域(10)连接。
4.根据权利要求1所述的封装结构，其特征在于，所述附加绝缘基板(02)包括第一电路区域(15)，设置在所述附加绝缘基板(02)远离所述主电路绝缘基板(01)正面的顶部的一侧，所述第一电路区域(15)通过第一导电过孔组(14)与所述正母线区域(09)连接。
5.根据权利要求4所述的封装结构，其特征在于，所述附加绝缘基板(02)还包括第二电路区域(12)，设置在所述附加绝缘基板(02)远离所述主电路绝缘基板(01)正面的顶部的另一侧，所述第二电路区域(12)通过第二导电过孔组(13)与所述负母线区域(10)连接。
6.根据权利要求5所述的封装结构，其特征在于，所述半导体母线电容(05)设置于所述第一电路区域(15)，所述半导体母线电容(05)的另一个电极通过第三键合线(11)与所述第二电路区域(12)连接。
7.根据权利要求5所述的封装结构，其特征在于，所述半导体母线电容(05)设置于所述第二电路区域(12)，所述半导体母线电容(05)的另一个电极通过第三键合线(11)与所述第一电路区域(15)连接。
8.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括：
副电路绝缘基板(20)，设置于功率半导体器件(08)的上方；
第一垫高块(18)，设置于所述功率半导体器件(08)和所述副电路绝缘基板(20)之间，以连接所述副电路绝缘基板(20)和所述功率半导体器件(08)。
9.根据权利要求8所述的封装结构，其特征在于，所述封装结构还包括：
第一输出母线区域(21)，设置于所述副电路绝缘基板(20)的背面；
第二输出母线区域(19)，设置于所述主电路绝缘基板(01)的正面；
第二垫高块(17)，连接于所述第一输出母线区域(21)和所述第二输出母线区域(19)之间。
10.根据权利要求8所述的封装结构，其特征在于，所述负母线区域(10)设置于所述副电路绝缘基板(20)的背面；
所述封装结构还包括第三垫高块(16)，设置于所述半导体母线电容(05)和所述负母线区域(10)之间。
CN202220289745.4U 2022-02-14 2022-02-14 集成母线电容的功率半导体模块的封装结构 Active CN216902932U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220289745.4U CN216902932U (zh) 2022-02-14 2022-02-14 集成母线电容的功率半导体模块的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220289745.4U CN216902932U (zh) 2022-02-14 2022-02-14 集成母线电容的功率半导体模块的封装结构

Publications (1)

Publication Number Publication Date
CN216902932U true CN216902932U (zh) 2022-07-05

Family

ID=82182976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220289745.4U Active CN216902932U (zh) 2022-02-14 2022-02-14 集成母线电容的功率半导体模块的封装结构

Country Status (1)

Country Link
CN (1) CN216902932U (zh)

Similar Documents

Publication Publication Date Title
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
CN105914185B (zh) 一种碳化硅功率器件的封装结构及封装方法
TW498550B (en) Semiconductor device
US8004070B1 (en) Wire-free chip module and method
KR20010041692A (ko) 전자 반도체 모듈
CN107527899B (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN220341219U (zh) 一种基于陶瓷覆铜基板布局的低寄生电感功率封装模块
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
CN115173729A (zh) 一种智能功率模块
CN216902932U (zh) 集成母线电容的功率半导体模块的封装结构
CN218633721U (zh) 三相逆变功率模块
CN117012726A (zh) 一种氮化镓半桥模块
CN212161800U (zh) 一种桥式igbt模块
CN212209492U (zh) 功率模块
CN110149057A (zh) 一种三相全桥电路及智能功率模块
JP2005191233A (ja) パワーモジュール
CN218071918U (zh) 一种多维度的智能功率模块封装结构
CN221632554U (zh) 标准功率器件埋入封装pcb
CN220692017U (zh) 一种三相全桥整流mosfet功率模块
CN220672562U (zh) 一种氮化镓半桥模块
US20250118634A1 (en) Intelligent power module arrangement
CN221102075U (zh) 功率模块和功率模块组件
CN115050703B (zh) 功率器件封装结构及功率变换器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant