CN216824483U

CN216824483U - 一种可以模拟四种模式脑电波波型驱动电路

Info

Publication number: CN216824483U
Application number: CN202122425170.2U
Authority: CN
Inventors: 卓伟伦
Original assignee: Guangzhou Odier Technology Co ltd
Current assignee: Guangzhou Odier Technology Co ltd
Priority date: 2021-10-09
Filing date: 2021-10-09
Publication date: 2022-06-28
Anticipated expiration: 2031-10-09

Abstract

本实用新型涉及一种可以模拟四种模式脑电波波型驱动电路，其技术方案要点是：包括：用于供电的供电模块、用于产生不同频率的脉冲信号的驱动模块、用于控制驱动模块的控制模块、及用于整理脉冲波形并输出的波形输出模块；所述供电模块通过处理模块连接波形输出模块；所述供电模块通过驱动模块连接控制模块；本申请具有能够发出不同频率的电磁波的优点。

Description

一种可以模拟四种模式脑电波波型驱动电路

技术领域

本实用新型涉及助眠设备技术领域，更具体地说，它涉及一种可以模拟四种模式脑电波波型驱动电路。

背景技术

睡眠问题一直困扰人们，为了得到更好的睡眠，人们想尽一切办法，其实睡眠是人大脑控制的，要想获得好睡眠，取决于大脑。人处于不同睡眠状态下，大脑发出的脑电波频率并不相同，而目前类似设备生成的脑电波波型较为单一，而发出单一频率的脑电波并不能覆盖整个睡眠阶段，因此还有待改进的空间。

实用新型内容

针对现有技术存在的不足，本实用新型的目的在于提供一种可以模拟四种模式脑电波波型驱动电路，具有能够发出不同频率的电磁波的优点。

本实用新型的上述技术目的是通过以下技术方案得以实现的：一种可以模拟四种模式脑电波波型驱动电路，包括：用于供电的供电模块、用于产生不同频率的脉冲信号的驱动模块、用于控制驱动模块的控制模块、及用于整理脉冲波形并输出的波形输出模块；所述供电模块通过处理模块连接波形输出模块；所述供电模块通过驱动模块连接控制模块。

可选的，所述供电模块包括：第一连接座、第一电阻、第二电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第一二极管、第二二极管、第三二极管及第一芯片；所述第一连接座的第1端接地；所述第一连接座的第2端、第一连接座的第 3端连接控制模块；所述第一连接座的第4端连接第一二极管的正极；所述第一连接座的第4端通过第一电容接地；所述第一连接座的第4端连接第二二极管的正极；所述第一连接座的第4端通过第一电阻连接第三二极管的正极；所述第一二极管的负极分别通过第二电容和第三电容接地；所述第一二极管的负极连接第一芯片的Vin端；所述第一芯片的Vout端分别通过第四电容和第五电容接地；所述第一芯片的Vout端连接控制模块；所述第一芯片的 GND端接地；所述第二二极管的负极通过第二电阻后分别通过第六电容、第七电容、第八电容和第九电容接地；所述第二二极管的负极通过第二电阻连接驱动模块；所述第三二极管的负极接地。

可选的，所述驱动模块包括：第二芯片、第三电阻、第四电阻、第五电阻、第六电阻、第十电容和第二连接座；所述第二芯片的IN1端、第二芯片的IN2端、第二芯片的IN3端、第二芯片的IN4端、第二芯片的IN5端、第二芯片的IN6端、第二芯片的IN7端均连接所述控制模块；所述第二芯片的 OUT1端和第二芯片的OUT2端均通过第三电阻连接第二连接座的第2端；所述第二芯片的OUT1端和第二芯片的OUT2端均依次通过第三电阻和第十电容后接地；所述第二芯片的OUT3端和第二芯片的OUT4端均通过第四电阻连接第二连接座的第2端；所述第二芯片的OUT3端和第二芯片的OUT4端均依次通过第四电阻和第十电容后接地；所述第二芯片的OUT5端通过第五电阻连接第二连接座的第2端；所述第二芯片的OUT5端依次通过第五电阻和第十电容接地；所述第二芯片的OUT6端和第二芯片的OUT7端均通过第六电阻连接第二连接座的第2端；所述第二芯片的OUT6端和第二芯片的OUT7端均依次通过第六电阻和第十电容后接地；所述第二芯片的GND端接地；所述第二芯片的COM端连接驱动模块；所述第二芯片的COM端连接第二连接座的第1端。

可选的，所述控制模块包括：第七电阻、第八电阻、第十一电容、第十二电容、第四二极管、第三芯片、第三连接座和第一开关；所述第三芯片的VCC端通过第七电阻连接供电模块；所述第三芯片的VCC端连接第四二极管的正极；所述第三芯片的VCC端连接第三连接座的第4端；所述第三芯片的 VCC端分别通过第十一电容和第十二电容接地；第三芯片的INT2端通过第八电阻连接第四二极管的负极；所述第三芯片的INT2端通过第一开关接地；所述第三芯片的INT3端连接所述驱动模块；所述第三芯片的INT3端连接所述波形整理模块；所述第三芯片的GND端接地；所述第三芯片的P3.1端连接第三连接座的第2端；所述第三芯片的P3.1端连接所述供电模块；所述第三芯片的INT4端连接第三连接座的第3端；所述第三芯片的INT4端连接所述供电模块；所述第三连接座的第1端接地。

可选的，所述波形输出模块包括：第九电阻、RL整流单元、第一天线、第二天线和第三天线；所述RL整流单元的第1端连接第一天线；所述RL整流单元的第1端接地；所述RL整流单元的第2端连接第二天线；所述RL整流单元的第2端通过第九电阻连接驱动模块；所述RL整流单元的第3端连接第三天线；所述RL整流单元的第3端接地。

综上所述，本实用新型具有以下有益效果：电源输入24V电压，经过供电模块，一路直接输出24V给驱动模块，另一路进行降压稳压至5V并输送至控制模块，控制模块控制驱动模块进行产生不同频率的脉冲信号，脉冲信号经过波形输出模块进行整理，并输出至外界，即可输出不同频率的脉冲信号，从而覆盖不同的睡眠阶段。

附图说明

图1是本实用新型的电路模块图；

图2是本实用新型中供电模块的电路原理图；

图3是本实用新型中驱动模块的电路原理图；

图4是本实用新型中控制模块的电路原理图；

图5是本实用新型中波形输出模块的电路原理图。

图中：1、供电模块；2、驱动模块；3、控制模块；4、波形输出模块； P1、第一连接座；P2、第二连接座；P3、第三连接座；R1、第一电阻；R2、第二电阻；R3、第三电阻；R4、第四电阻；R5、第五电阻；R6、第六电阻； R7、第七电阻；R8、第八电阻；R9、第九电阻；C1、第一电容；C2、第二电容；C3、第三电容；C4、第四电容；C5、第五电容；C6、第六电容；C7、第七电容；C8、第八电容；C9、第九电容；C10、第十电容；C11、第十一电容； C12、第十二电容；D1、第一二极管；D2、第二二极管；D3、第三二极管；D4、第四二极管；U1、第一芯片；U2、第二芯片；U3、第三芯片；S1、第一开关； RL1、RL整流单元；RF1、第一天线；RF2、第二天线；RF3、第三天线。

具体实施方式

为使本实用新型的目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。附图中给出了本实用新型的若干实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

下面结合附图和实施例，对本实用新型进行详细描述。

本实用新型提供了一种可以模拟四种模式脑电波波型驱动电路,如图1 所示，包括：用于供电的供电模块1、用于产生不同频率的脉冲信号的驱动模块2、用于控制驱动模块2的控制模块3、及用于整理脉冲波形并输出的波形输出模块4；所述供电模块1通过处理模块连接波形输出模块4；所述供电模块1通过驱动模块2连接控制模块3。在实际应用中，电源输入24V电压，经过供电模块1，一路直接输出24V给驱动模块2，另一路进行降压稳压至 5V并输送至控制模块3，控制模块3控制驱动模块2进行产生不同频率的脉冲信号，脉冲信号经过波形输出模块4进行整理，并输出至外界，即可输出不同频率的脉冲信号。

进一步地，如图2所示，所述供电模块1包括：第一连接座P1、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第一二极管D1、第二二极管D2、第三二极管D3及第一芯片U1；所述第一连接座 P1的第1端接地；所述第一连接座P1的第2端、第一连接座P1的第3端连接控制模块3；所述第一连接座P1的第4端连接第一二极管D1的正极；所述第一连接座P1的第4端通过第一电容C1接地；所述第一连接座P1的第4 端连接第二二极管D2的正极；所述第一连接座P1的第4端通过第一电阻R1 连接第三二极管D3的正极；所述第一二极管D1的负极分别通过第二电容C2 和第三电容C3接地；所述第一二极管D1的负极连接第一芯片U1的Vin端；所述第一芯片U1的Vout端分别通过第四电容C4和第五电容C5接地；所述第一芯片U1的Vout端连接控制模块3；所述第一芯片U1的GND端接地；所述第二二极管D2的负极通过第二电阻R2后分别通过第六电容C6、第七电容 C7、第八电容C8和第九电容C9接地；所述第二二极管D2的负极通过第二电阻R2连接驱动模块2；所述第三二极管D3的负极接地。其中，第一芯片U1 为75L05芯片，第一连接座P1的第4端连接24V电源输入，并可直接输出给驱动模块2，部分电流通过第一芯片U1进行降压稳压至5V后，输出给控制模块3。

可选的，如图3所示，所述驱动模块2包括：第二芯片U2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第十电容C10和第二连接座P2；所述第二芯片U2的IN1端、第二芯片U2的IN2端、第二芯片U2的IN3端、第二芯片U2的IN4端、第二芯片U2的IN5端、第二芯片U2的IN6端、第二芯片U2的IN7端均连接所述控制模块3；所述第二芯片U2的OUT1端和第二芯片U2的OUT2端均通过第三电阻R3连接第二连接座P2的第2端；所述第二芯片U2的OUT1端和第二芯片U2的OUT2端均依次通过第三电阻R3和第十电容C10后接地；所述第二芯片U2的OUT3端和第二芯片U2的OUT4端均通过第四电阻R4连接第二连接座P2的第2端；所述第二芯片U2的OUT3端和第二芯片U2的OUT4端均依次通过第四电阻R4和第十电容C10后接地；所述第二芯片U2的OUT5端通过第五电阻R5连接第二连接座P2的第2端；所述第二芯片U2的OUT5端依次通过第五电阻R5和第十电容C10接地；所述第二芯片U2的OUT6端和第二芯片U2的OUT7端均通过第六电阻R6连接第二连接座P2的第2端；所述第二芯片U2的OUT6端和第二芯片U2的OUT7端均依次通过第六电阻R6和第十电容C10后接地；所述第二芯片U2的GND端接地；所述第二芯片U2的COM端连接驱动模块2；所述第二芯片U2的COM端连接第二连接座P2的第1端。第二芯片U2选用ULN2003A芯片，其中具有复合晶体管阵列，以24v输入，通过不同的晶体管组合，可产生不同频率的脉冲信号，即可得到模拟人体脑电波频率的脉冲。第二连接座P2可连接备用天线。

可选地，如图4所示，所述控制模块3包括：第七电阻R7、第八电阻R8、第十一电容C11、第十二电容C12、第四二极管D4、第三芯片U3、第三连接座P3和第一开关S1；所述第三芯片U3的VCC端通过第七电阻R7连接供电模块1；所述第三芯片U3的VCC端连接第四二极管D4的正极；所述第三芯片U3的VCC端连接第三连接座P3的第4端；所述第三芯片U3的VCC端分别通过第十一电容C11和第十二电容C12接地；第三芯片U3的INT2端通过第八电阻R8连接第四二极管D4的负极；所述第三芯片U3的INT2端通过第一开关S1接地；所述第三芯片U3的INT3端连接所述驱动模块2；所述第三芯片U3的INT3端连接所述波形整理模块；所述第三芯片U3的GND端接地；所述第三芯片U3的P3.1端连接第三连接座P3的第2端；所述第三芯片U3的P3.1端连接所述供电模块1；所述第三芯片U3的INT4端连接第三连接座P3 的第3端；所述第三芯片U3的INT4端连接所述供电模块1；所述第三连接座P3的第1端接地。第三芯片U3选用STC15W102W芯片，通过第一开关S1 控制第三芯片U3对脉冲频率进行控制。第三连接座P3为控制器，可控制输出不同频率波形，可以是开关控制器，也可以是其他电路板。

进一步地，如图5所示，所述波形输出模块4包括：第九电阻R9、RL 整流单元RL1、第一天线RF1、第二天线RF2和第三天线；所述RL整流单元 RL1的第1端连接第一天线RF1；所述RL整流单元RL1的第1端接地；所述 RL整流单元RL1的第2端连接第二天线RF2；所述RL整流单元RL1的第2 端通过第九电阻R9连接驱动模块2；所述RL整流单元RL1的第3端连接第三天线；所述RL整流单元RL1的第3端接地。经过RL整流单元RL1进行整流后，通过第一天线RF1、第二天线RF2、第三天线RF3进行发送。

本实用新型的一种可以模拟四种模式脑电波波型驱动电路，能够发出不同频率的电磁波，覆盖不同的睡眠阶段。

以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims

1.一种可以模拟四种模式脑电波波型驱动电路，其特征在于，包括：用于供电的供电模块、用于产生不同频率的脉冲信号的驱动模块、用于控制驱动模块的控制模块、及用于整理脉冲波形并输出的波形输出模块；所述供电模块通过处理模块连接波形输出模块；所述供电模块通过驱动模块连接控制模块。

2.根据权利要求1所述的一种可以模拟四种模式脑电波波型驱动电路，其特征在于，所述供电模块包括：第一连接座、第一电阻、第二电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第一二极管、第二二极管、第三二极管及第一芯片；所述第一连接座的第1端接地；所述第一连接座的第2端、第一连接座的第3端连接控制模块；所述第一连接座的第4端连接第一二极管的正极；所述第一连接座的第4端通过第一电容接地；所述第一连接座的第4端连接第二二极管的正极；所述第一连接座的第4端通过第一电阻连接第三二极管的正极；所述第一二极管的负极分别通过第二电容和第三电容接地；所述第一二极管的负极连接第一芯片的Vin端；所述第一芯片的Vout端分别通过第四电容和第五电容接地；所述第一芯片的Vout端连接控制模块；所述第一芯片的GND端接地；所述第二二极管的负极通过第二电阻后分别通过第六电容、第七电容、第八电容和第九电容接地；所述第二二极管的负极通过第二电阻连接驱动模块；所述第三二极管的负极接地。

3.根据权利要求2所述的一种可以模拟四种模式脑电波波型驱动电路，其特征在于，所述驱动模块包括：第二芯片、第三电阻、第四电阻、第五电阻、第六电阻、第十电容和第二连接座；所述第二芯片的IN1端、第二芯片的IN2端、第二芯片的IN3端、第二芯片的IN4端、第二芯片的IN5端、第二芯片的IN6端、第二芯片的IN7端均连接所述控制模块；所述第二芯片的OUT1端和第二芯片的OUT2端均通过第三电阻连接第二连接座的第2端；所述第二芯片的OUT1端和第二芯片的OUT2端均依次通过第三电阻和第十电容后接地；所述第二芯片的OUT3端和第二芯片的OUT4端均通过第四电阻连接第二连接座的第2端；所述第二芯片的OUT3端和第二芯片的OUT4端均依次通过第四电阻和第十电容后接地；所述第二芯片的OUT5端通过第五电阻连接第二连接座的第2端；所述第二芯片的OUT5端依次通过第五电阻和第十电容接地；所述第二芯片的OUT6端和第二芯片的OUT7端均通过第六电阻连接第二连接座的第2端；所述第二芯片的OUT6端和第二芯片的OUT7端均依次通过第六电阻和第十电容后接地；所述第二芯片的GND端接地；所述第二芯片的COM端连接驱动模块；所述第二芯片的COM端连接第二连接座的第1端。

4.根据权利要求3所述的一种可以模拟四种模式脑电波波型驱动电路，其特征在于，所述控制模块包括：第七电阻、第八电阻、第十一电容、第十二电容、第四二极管、第三芯片、第三连接座和第一开关；所述第三芯片的VCC端通过第七电阻连接供电模块；所述第三芯片的VCC端连接第四二极管的正极；所述第三芯片的VCC端连接第三连接座的第4端；所述第三芯片的VCC端分别通过第十一电容和第十二电容接地；第三芯片的INT2端通过第八电阻连接第四二极管的负极；所述第三芯片的INT2端通过第一开关接地；所述第三芯片的INT3端连接所述驱动模块；所述第三芯片的INT3端连接所述波形整理模块；所述第三芯片的GND端接地；所述第三芯片的P3.1端连接第三连接座的第2端；所述第三芯片的P3.1端连接所述供电模块；所述第三芯片的INT4端连接第三连接座的第3端；所述第三芯片的INT4端连接所述供电模块；所述第三连接座的第1端接地。

5.根据权利要求1所述的一种可以模拟四种模式脑电波波型驱动电路，其特征在于，所述波形输出模块包括：第九电阻、RL整流单元、第一天线、第二天线和第三天线；所述RL整流单元的第1端连接第一天线；所述RL整流单元的第1端接地；所述RL整流单元的第2端连接第二天线；所述RL整流单元的第2端通过第九电阻连接驱动模块；所述RL整流单元的第3端连接第三天线；所述RL整流单元的第3端接地。