CN216449626U - 测试夹具的保护电路 - Google Patents

Abstract

本实用新型提供一种测试夹具的保护电路，包括防反接电路，该电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；外部电源的一端分别与第一、二晶体管的栅极电连接，外部电源的另一端分别与第三、四晶体管的栅极电连接，第三晶体管的源极与第四晶体管的源极电连接；第一晶体管的源极与第二晶体管的源极电连接，第一晶体管的源极与第三晶体管的栅极电连接。本实用新型通过控制第二晶体管和第四晶体管均导通，第一晶体管和第三晶体管均不导通，使得输入电压端上拉到正电源；再通过控制第二晶体管和第四晶体管均不导通，第一晶体管和第三晶体管均导通，使得输入电压端上拉到正电源；保证了测试夹具的正常工作，防止了模块损坏。

Description

测试夹具的保护电路

技术领域

本实用新型涉及测试夹具的技术领域，特别涉及一种测试夹具的保护电路。

背景技术

通常在模块生产完成后，需要借助夹具进行测试，而上电测试等步骤都是人工进行的，因此在测试的过程中出现由于人为失误存在供电接反、电压过大等现象都会损坏模块，同时工厂环境恶劣，静电现象也经常导致模块损坏。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术中在模块的测试过程中由于电源接反或者出现静电都会导致模块损坏的缺陷，提供一种测试夹具的保护电路。

本实用新型是通过下述技术方案来解决上述技术问题：

本实用新型提供了一种测试夹具的保护电路，所述保护电路包括防反接电路，所述防反接电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；

外部电源的一端分别与所述第一晶体管的栅极以及所述第二晶体管的栅极电连接，所述第一晶体管的栅极与所述第二晶体管的栅极电连接，所述外部电源的另一端分别与所述第三晶体管的栅极以及所述第四晶体管的栅极电连接，所述第三晶体管的栅极与所述第四晶体管的栅极电连接，所述第三晶体管的源极与所述第四晶体管的源极电连接；

所述第一晶体管的源极与所述第二晶体管的源极电连接，所述第一晶体管的源极以及所述第二晶体管的源极均分别与所述外部电源的另一端以及所述第三晶体管的栅极电连接；

所述第一晶体管的漏极以及所述第四晶体管的漏极均与输入电压端电连接，所述第二晶体管的漏极以及所述第三晶体管的漏极均与接地端电连接；

当所述外部电源正接时，所述外部电源的一端为正电源，所述外部电源的另一端为负电源，所述第二晶体管和所述第四晶体管均导通，所述第一晶体管和所述第三晶体管均不导通；

当所述外部电源反接时，所述外部电源的一端为负电源，所述外部电源的另一端为正电源，所述第二晶体管和所述第四晶体管均不导通，所述第一晶体管和所述第三晶体管均导通。

较佳地，所述保护电路还包括防护电路，所述防护电路包括第一电阻、第二电阻和瞬态二极管；

所述第一电阻的一端与所述外部电源的一端电连接，所述第一电阻的另一端分别与所述第一晶体管的栅极以及所述瞬态二极管的负极电连接；

所述第二电阻的一端与所述外部电源的另一端电连接，所述第二电阻的另一端分别与所述第二晶体管的源极以及所述瞬态二极管的负极电连接。

较佳地，所述保护电路还包括过压保护电路，所述过压保护电路包括过压保护芯片、第三电阻和第四电阻；

所述过压保护芯片的三个电压输入引脚分别与所述输入电压端电连接；

所述过压保护芯片的三个电压输出引脚分别与所述外部电源电连接；

所述第三电阻的一端与所述过压保护芯片的三个电压输入引脚电连接，所述第三电阻的另一端分别与所述过压保护芯片的过压阈值引脚以及所述第四电阻的一端电连接，所述第四电阻的另一端接地。

较佳地，所述第一晶体管和所述第四晶体管均为PMOS管；所述第二晶体管和所述第三晶体管均为NMOS管。

较佳地，所述第一电阻和所述第二电阻均为正温度系数热敏电阻。

较佳地，所述第一电阻的阻值和所述第二电阻的阻值均在0.1Ω到40Ω之间。

较佳地，所述瞬态二极管为双向瞬态二极管。

较佳地，所述瞬态二极管包括第一二极管和第二二极管；

所述第一二极管的负极与所述外部电源的一端电连接，所述第一二极管的正极与所述第二二极管的正极电连接，所述第二二极管的负极与所述外部电源的另一端电连接。

较佳地，所述第三电阻的阻值和所述第四电阻的阻值均在10KΩ到100KΩ之间。

较佳地，所述输入电压端的电压值在3V到30V之间。

在符合本领域常识的基础上，所述各优选条件，可任意组合，即得本实用新型各较佳实施例。

本实用新型的积极进步效果在于：

本实用新型在外部电源正接时通过控制防反接电路中的第二晶体管和第四晶体管均导通，第一晶体管和第三晶体管均不导通，使得输入电压端通过第四晶体管上拉到正电源；在外部电源反接时通过控制防反接电路中的第二晶体管和第四晶体管均不导通，第一晶体管和第三晶体管均导通，使得输入电压端通过第一晶体管上拉到正电源；实现了无论外部电源正接还是反接均能保证测试夹具的正常工作，进而防止了外部电源反接导致模块损坏的情况。

附图说明

图1为本实用新型较佳实施例的测试夹具的保护电路的防反接电路和防护电路的一电路结构示意图。

图2为本实用新型较佳实施例的测试夹具的保护电路的防反接电路和防护电路的另一电路结构示意图。

图3为本实用新型较佳实施例的测试夹具的保护电路的过压保护电路的电路结构示意图。

具体实施方式

下面通过实施例的方式，并结合附图来更清楚完整地说明本实用新型，对于本实施例的说明是用于帮助理解本实用新型，但并不构成对本实用新型的限定。

本实施例提供的测试夹具的保护电路，如图1至图2所示，该保护电路包括防反接电路1，该防反接电路1包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4；

外部电源VCC的一端分别与第一晶体管Q1的栅极以及第二晶体管Q2的栅极电连接，第一晶体管Q1的栅极与第二晶体管Q2的栅极电连接，外部电源VCC的另一端分别与第三晶体管Q3的栅极以及第四晶体管Q4的栅极电连接，第三晶体管Q3的栅极与第四晶体管Q4的栅极电连接，第三晶体管Q3的源极与第四晶体管Q4的源极电连接；

第一晶体管Q1的源极与第二晶体管Q2的源极电连接，第一晶体管Q1的源极以及第二晶体管Q2的源极均分别与外部电源VCC的另一端以及第三晶体管Q3的栅极电连接；

第一晶体管Q1的漏极以及第四晶体管Q4的漏极均与输入电压端VIN电连接，第二晶体管Q3的漏极以及第三晶体管Q4的漏极均与接地端GND电连接；

当外部电源VCC正接时，如图1所示，外部电源VCC的一端为正电源VCC+，外部电源VCC的另一端为负电源VCC-，第二晶体管Q2和第四晶体管Q4均导通，第一晶体管Q1和第三晶体管Q3均不导通；

本实施例中，如图1所示，对于第二晶体管Q2来说，由于第二晶体管Q2的源极接到了负电源VCC-，第二晶体管Q2的栅极接到了正电源VCC+，此时，第二晶体管Q2的VGS>VGS(TH)>0V，因此，第二晶体管Q2导通，负电源VCC-通过第二晶体管Q2下拉到接地端GND；

对于第四晶体管Q4来说，第四晶体管Q4的源极接到了正电源VCC+，第四晶体管Q4的栅极接到了负电源VCC-，此时，第四晶体管Q4的VGS<VGS(TH)<0V，因此，第四晶体管Q4导通，正电源VCC+通过第四晶体管Q4上拉到输入电压端VIN。

同理可以分析得到，在外部电源VCC正接时，第一晶体管Q1和第三晶体管Q3均不会导通，所以最终输入电压端VIN接到了正电源VCC+，接地端GND接到了负电源VCC-，该防反接电路可以正常工作。

当外部电源VCC反接时，如图2所示，外部电源VCC的一端为负电源VCC-，外部电源VCC的另一端为正电源VCC+，第二晶体管Q2和第四晶体管Q4均不导通，第一晶体管Q1和第三晶体管Q3均导通。

本实施例中，如图2所示，对于第三晶体管Q3来说，由于第三晶体管Q3的源极接到了负电源VCC-，第三晶体管Q3的栅极接到了正电源VCC+，此时，第三晶体管Q3的VGS>VGS(TH)>0V，第三晶体管Q3导通，负电源VCC-通过第三晶体管Q3下拉到接地端GND；

对于第一晶体管Q1来说，由于第一晶体管Q1的源极接到了正电源VCC+，第一晶体管Q1的栅极接到了负电源VCC-，此时，第一晶体管Q1的VGS<VGS(TH)<0，第一晶体管Q1导通，正电源VCC+通过第一晶体管Q1上拉到输入电压端VIN。

同理可以分析得到，在外部电源VCC反接时，第四晶体管Q4和第二晶体管Q2均不会导通，所以最终输入电压端VIN接到了正电源VCC+，接地端GND接到了负电源VCC-，该防反接电路也可以正常工作。

本实施例中，第一晶体管Q1和第四晶体管Q4均为PMOS管；第二晶体管Q2和第三晶体管Q3均为NMOS管。

本实施例中，输入电压端VIN的电压值在3V到30V之间。

需要说明的是，本实施例使用MOS管作为防反接比使用二极管作为防反接，压降更低，对模块工作影响更小，同时使用MOS管作为防反接比使用芯片作为防反接成本更低。

在一可实施的方案中，如图1至图2所示，该保护电路还包括防护电路2，该防护电路2包括第一电阻R1、第二电阻R2和瞬态二极管D1；

第一电阻R1的一端与外部电源VCC的一端电连接，第一电阻R1的另一端分别与第一晶体管Q1的栅极以及瞬态二极管D1的负极电连接；

第二电阻R2的一端与外部电源VCC的另一端电连接，第二电阻R2的另一端分别与第二晶体管Q2的源极以及瞬态二极管D1的负极电连接。

本实施例在外部电源前端增加了第一电阻R1、第二电阻R2和瞬态二极管D1，用于防止静电干扰损坏电子产品。

本实施例中，第一电阻R1和第二电阻R2均为正温度系数热敏电阻(PTC)。

本实施例中，第一电阻R1的阻值和第二电阻R2的阻值均在0.1Ω到40Ω之间。需要说明的是，第一电阻R1和第二电阻R2需确保Itrip(动作电流)>Imax(最大电流)，Ihold<Imax，Ihold(保持电流)为正温度系数热敏电阻(PTC)不动作电流，第一电阻R1和第二电阻R2的阻值Rmax也可以根据实际需求进行选取。

本实施例中，瞬态二极管为双向瞬态二极管。瞬态二极管包括第一二极管和第二二极管；第一二极管的负极与外部电源VCC的一端电连接，第一二极管的正极与第二二极管的正极电连接，第二二极管的负极与外部电源VCC的另一端电连接。需要说明的是，瞬态二极管选取双向瞬态二极管，保证了外部电源无论正接还是反接，在外部没有静电浪涌干扰，正常工作的时候，瞬态二极管都处于反向截至的状态。

本实施例中，正常情况下，流过PTC(即第一电阻R1和第二电阻R2)的电流小于额定电流时，PTC阻值很小，当电路电流大大超过额定电流时，PTC突然发热，PTC阻值骤增至高阻态，从而限制或阻断电流，保护后级电路不受损坏。

在双向瞬态二极管两端的电压大于设定值V(BR)时，双向瞬态二极管被反向击穿，瞬间形成一个导通回路，将双向瞬态二极管两端的大电流导出，并且将管子两段的电压钳制在一个固定电压Vc，进而保护后级电路。

需要说明的是，额定电流、设定值V(BR)以及固定电压Vc均根据实际情况进行设置，此处不做具体限定。

本实施例中，当外部电源正接的时候，第一电阻R1、第二电阻R2和瞬态二极管D1组成防护电路，当外部输入受到浪涌或者静电电压干扰的时候，瞬态电压超过瞬态二极管D1的击穿电压V(BR)的时候，瞬态二极管D1会瞬间进行电压钳位，保证输入电压钳位在固定电压Vc，此时的电流流向如图1所示，此回路导致电流增大超过PTC的动作电流Itrip，第一电阻R1和第二电阻R2会进入高阻态状态，将电流阻断降低，从而保护后级电路；

当外部电源反接的时候，第一电阻R1、第二电阻R2和瞬态二极管D1组成防护电路，当外部输入受到浪涌或者静电电压干扰的时候，瞬态电压超过瞬态二极管D1的击穿电压V(BR)的时候，瞬态二极管D1会瞬间进行电压钳位，保证输入电压钳位在固定电压Vc，此时的电流流向如图2所示，此回路导致电流增大超过PTC的动作电流Itrip，第一电阻R1和第二电阻R2会进入高阻态状态，将电流阻断降低，从而保护后级电路。

需要说明的是，V(BR)和Vc是瞬态二极管D1选型时需要的参数，需确保V(BR)>VIN，Vc<VIN。

在一可实施的方案中，如图3所示，该保护电路还包括过压保护电路3，该过压保护电路3包括过压保护芯片U1、第三电阻R3和第四电阻R4；

过压保护芯片U1的三个电压输入引脚IN分别与输入电压端VIN电连接；

过压保护芯片U1的三个电压输出引脚OUT分别与外部电源VCC电连接；

第三电阻R3的一端与过压保护芯片U1的三个电压输入引脚IN电连接，第三电阻R3的另一端分别与过压保护芯片U1的过压阈值引脚OVLO以及第四电阻R4的一端电连接，第四电阻R4的另一端接地。

本实施例中，第三电阻R3的阻值和第四电阻R4的阻值均在10KΩ到100KΩ之间。需要说明的是，第三电阻R3的阻值和第四电阻R4的阻值也可以根据实际需求进行选取。

本实施例中，VIN_OVLO＝(R3+R4)*VOVLO_TH/R4，VOVLO_TH电压为1.2V，此电压值为规格书参数，OVP为过压保护电路的阈值电压，本实施例通过调整第三电阻R3和第四电阻R4的阻值，可以调整过压保护电路的阈值电压。

例如R3＝51kΩ、R4＝12.4kΩ，OVP的电压就为6.14V，正常工作时，需要保证VIN_OVLO>VIN即可。本实施例中，VBAT＝VIN。

当VIN>VIN_OVLO时，过压保护芯片U1检测到输入电压端VIN电压超过设定的阈值电压，将VBAT与VIN断开，VBAT＝0，以保护后级电路。

需要说明的是，过压保护芯片U1优选为AW33905FCR，也可以根据实际电路需求选择同系列的其他芯片。

本实施例的输入电压端VIN电压通过过压保护芯片U1的过压保护，防止了输入电压过高导致模块损坏的情况。

本实用新型在外部电源正接时通过控制防反接电路中的第二晶体管和第四晶体管均导通，第一晶体管和第三晶体管均不导通，使得输入电压端通过第四晶体管上拉到正电源；在外部电源反接时通过控制防反接电路中的第二晶体管和第四晶体管均不导通，第一晶体管和第三晶体管均导通，使得输入电压端通过第一晶体管上拉到正电源；实现了无论外部电源正接还是反接均能保证测试夹具的正常工作，进而防止了外部电源反接导致模块损坏的情况；进一步地，通过防护电路中的第一电阻、第二电阻和瞬态二极管，防止了静电或者浪涌损坏模块，避免了静电或者浪涌对电子设备的影响；更进一步地，通过过过压保护电路中的过压保护芯片、第三电阻和第四电阻的过压保护，防止了输入电压过高导致模块损坏的情况，提高了测试夹具可靠性，降低了模块损坏率。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。

Claims (10)

1.一种测试夹具的保护电路，其特征在于，所述保护电路包括防反接电路，所述防反接电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；

外部电源的一端分别与所述第一晶体管的栅极以及所述第二晶体管的栅极电连接，所述第一晶体管的栅极与所述第二晶体管的栅极电连接，所述外部电源的另一端分别与所述第三晶体管的栅极以及所述第四晶体管的栅极电连接，所述第三晶体管的栅极与所述第四晶体管的栅极电连接，所述第三晶体管的源极与所述第四晶体管的源极电连接；

所述第一晶体管的源极与所述第二晶体管的源极电连接，所述第一晶体管的源极以及所述第二晶体管的源极均分别与所述外部电源的另一端以及所述第三晶体管的栅极电连接；

所述第一晶体管的漏极以及所述第四晶体管的漏极均与输入电压端电连接，所述第二晶体管的漏极以及所述第三晶体管的漏极均与接地端电连接；

当所述外部电源正接时，所述外部电源的一端为正电源，所述外部电源的另一端为负电源，所述第二晶体管和所述第四晶体管均导通，所述第一晶体管和所述第三晶体管均不导通；

当所述外部电源反接时，所述外部电源的一端为负电源，所述外部电源的另一端为正电源，所述第二晶体管和所述第四晶体管均不导通，所述第一晶体管和所述第三晶体管均导通。

2.如权利要求1所述的测试夹具的保护电路，其特征在于，所述保护电路还包括防护电路，所述防护电路包括第一电阻、第二电阻和瞬态二极管；

所述第一电阻的一端与所述外部电源的一端电连接，所述第一电阻的另一端分别与所述第一晶体管的栅极以及所述瞬态二极管的负极电连接；

所述第二电阻的一端与所述外部电源的另一端电连接，所述第二电阻的另一端分别与所述第二晶体管的源极以及所述瞬态二极管的负极电连接。

3.如权利要求1所述的测试夹具的保护电路，其特征在于，所述保护电路还包括过压保护电路，所述过压保护电路包括过压保护芯片、第三电阻和第四电阻；

所述过压保护芯片的三个电压输入引脚分别与所述输入电压端电连接；

所述过压保护芯片的三个电压输出引脚分别与所述外部电源电连接；

所述第三电阻的一端与所述过压保护芯片的三个电压输入引脚电连接，所述第三电阻的另一端分别与所述过压保护芯片的过压阈值引脚以及所述第四电阻的一端电连接，所述第四电阻的另一端接地。

4.如权利要求1所述的测试夹具的保护电路，其特征在于，所述第一晶体管和所述第四晶体管均为PMOS管；所述第二晶体管和所述第三晶体管均为NMOS管。

5.如权利要求2所述的测试夹具的保护电路，其特征在于，所述第一电阻和所述第二电阻均为正温度系数热敏电阻。

6.如权利要求2所述的测试夹具的保护电路，其特征在于，所述第一电阻的阻值和所述第二电阻的阻值均在0.1Ω到40Ω之间。

7.如权利要求2所述的测试夹具的保护电路，其特征在于，所述瞬态二极管为双向瞬态二极管。

8.如权利要求2所述的测试夹具的保护电路，其特征在于，所述瞬态二极管包括第一二极管和第二二极管；

所述第一二极管的负极与所述外部电源的一端电连接，所述第一二极管的正极与所述第二二极管的正极电连接，所述第二二极管的负极与所述外部电源的另一端电连接。

9.如权利要求3所述的测试夹具的保护电路，其特征在于，所述第三电阻的阻值和所述第四电阻的阻值均在10KΩ到100KΩ之间。

10.如权利要求1所述的测试夹具的保护电路，其特征在于，所述输入电压端的电压值在3V到30V之间。

Images