CN213990497U - 一种asic集成电路 - Google Patents
一种asic集成电路 Download PDFInfo
- Publication number
- CN213990497U CN213990497U CN202023326974.9U CN202023326974U CN213990497U CN 213990497 U CN213990497 U CN 213990497U CN 202023326974 U CN202023326974 U CN 202023326974U CN 213990497 U CN213990497 U CN 213990497U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- resistor
- data signal
- transformer
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims abstract description 14
- 230000001629 suppression Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims 3
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及集成电路技术领域，公开了一种稳定且执行大数据较佳的ASIC集成电路，具备：升压转换器，其配置于集成电路的前端，用于接收外部输入的数据信号，并对输入的所述数据信号进行升压处理；第一变压器，其初级绕组的一端与所述升压转换器的一输出端连接；多路复用器，其输入端与所述第一变压器的次级绕组的一端连接，用于接收经升压后的所述数据信号，并对所述数据信号进行运算处理及噪声抑制。
Description
技术领域
本实用新型涉及集成电路技术领域，更具体地说，涉及一种ASIC集成电路。
背景技术
ASIC，即现场可编程门阵列，其作为专用集成电路(ASIC)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前，ASIC具有高性能、低功耗的优势，其可以配置它的可编程架构来实现任意需要的数字功能组合。然而，专用集成电路在进行大规模并行的方式实施算法时，无法迅速和有效地执行大数据的处理。
因此，如何有效地执行大数据的处理成为本领域技术人员亟需解决的技术问题。
实用新型内容
本实用新型要解决的技术问题在于，针对现有技术的上述专用集成电路在进行大规模并行的方式实施算法，无法迅速和有效地执行大数据的处理的缺陷，提供一种稳定且执行大数据较佳的ASIC集成电路。
本实用新型解决其技术问题所采用的技术方案是：构造一种ASIC集成电路，具备：
升压转换器，其配置于集成电路的前端，用于接收外部输入的数据信号，并对输入的所述数据信号进行升压处理；
第一变压器，其初级绕组的一端与所述升压转换器的一输出端连接；
多路复用器，其输入端与所述第一变压器的次级绕组的一端连接，用于接收经升压后的所述数据信号，并对所述数据信号进行运算处理及噪声抑制。
在一些实施方式中，还包括第一电感，所述第一电感的一端与所述第一变压器的次级绕组的一端连接，所述第一电感的另一端与所述多路复用器的输入端连接。
在一些实施方式中，还包括第三稳压二极管，所述第三稳压二极管的阳极与所述第一电感的一端连接，所述第三稳压二极管的阴极耦接于所述多路复用器的输入端。
在一些实施方式中，还包括串联连接的第一电阻及第一电容，
所述第一电容的一端与所述升压转换器的协同多点传输端连接，
所述第一电阻的一端与公共端连接。
在一些实施方式中，还包括第二电阻及第三电阻，
所述第二电阻的一端与所述升压转换器的使能端连接，所述第二电阻的另一端与所述第三电阻的一端连接，
所述第三电阻的另一端与所述第一变压器的初级绕组的一端。
在本实用新型所述的ASIC集成电路中，包括升压转换器、第一变压器及多路复用器，其中，升压转换器用于接收外部输入的数据信号，并对输入的数据信号进行升压处理；多路复用器用于接收经升压后的数据信号，并对数据信号进行运算处理及噪声抑制。与现有技术相比，通过多路复用器对输入的数据信号进行运算处理及噪声抑制，可有效解决专用集成电路在进行大规模并行的方式实施算法时，无法迅速和有效地执行大数据的处理的问题。
附图说明
下面将结合附图及实施例对本实用新型作进一步说明，附图中：
图1是本实用新型提供的ASIC集成电路的一实施例的电路图。
具体实施方式
为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。
如图1所示，在本实用新型的ASIC集成电路的第一实施例中，ASIC集成电路100包括升压转换器U101、第一变压器TR101及多路复用器U102。
其中，升压转换器U101集成电源开关，在不影响多路复用器U102性能的情况下，为多路复用器U102提供片内输入多路复用器以及可编程增益仪表放大器所需的±15V高压电源，可同时提供高精度和低噪声性能。
具体地，升压转换器U101配置于集成电路的前端，用于接收外部输入的数据信号，并对输入的数据信号进行升压处理，然后再输出至第一变压器TR101。
第一变压器TR101用于升压或降压。
第一变压器TR101的初级绕组的一端与升压转换器U101的一输出端连接，用于接收升压转换器U101输出的数据信号，然后再输出至多路复用器U102。
多路复用器U102集成PGIA，可设置增益为0.16、0.2、0.4、0.8、1.6、3.2和6.4，并且它能够处理的全差分输入范围分别为±24.576V、±20.48V、±10.24V、±5.12V、±2.56V、±1.28V和±0.64V，其输入范围参考内部4.096V基准电压源。相对于COM引脚上的输入电压，它可测量伪差分、单极性和双极性的输入范围。多路复用器U102具有高精度、低功耗、低噪声、±0.12％最大初始误差以及出色的温度稳定性等特性。
具体地，多路复用器U102的输入端(对应VDDH端)与第一变压器TR101的次级绕组的一端连接，用于接收经升压后的数据信号，并对数据信号进行运算处理及噪声抑制。
使用本技术方案，通过多路复用器U102对输入的数据信号进行运算处理及噪声抑制，可有效解决专用集成电路在进行大规模并行的方式实施算法时，无法迅速和有效地执行大数据的处理的问题。
在一些实施方式中，还包括第一电感L101，第一电感L101的一端与第一变压器TR101的次级绕组的一端连接，第一电感L101的另一端与多路复用器U102的输入端(对应VDDH端)连接。
在一些实施方式中，还包括第三稳压二极管VS103，第三稳压二极管VS103的阳极与第一电感L101的一端连接，第三稳压二极管VS103的阴极耦接于多路复用器U102的输入端(对应VDDH端)。
在一些实施方式中，还包括串联连接的第一电阻R101及第一电容C101，
第一电容C101的一端与升压转换器U101的协同多点传输端连接(对应1脚)，第一电阻R101的一端与公共端连接。
在一些实施方式中，还包括第二电阻R102及第三电阻R103，
第二电阻R102的一端与升压转换器U101的使能端(对应3脚)连接，第二电阻R102的另一端与第三电阻R103的一端连接，第三电阻R103的另一端与第一变压器TR101的初级绕组的一端。
具体而言，+5V单电源为电路供电，高效率、低纹波升压转换器产生±15V电压，可处理最高±24.576V的差分输入信号(±2LSB INL最大值、±0.5LSB DNL典型值)。对于高精度应用，这款紧凑、经济型电路可以提供高精度和低噪声性能。基于逐次逼近寄存器(SAR)的数据采集系统集成真正的高阻抗差分输入缓冲器，因此无需额外缓冲；缓冲通常用来减少基于容性数模转换器(DAC)的SAR模数转换器(ADC)产生的反冲。
上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护之内。
Claims (5)
1.一种ASIC集成电路，其特征在于，具备：
升压转换器，其配置于集成电路的前端，用于接收外部输入的数据信号，并对输入的所述数据信号进行升压处理；
第一变压器，其初级绕组的一端与所述升压转换器的一输出端连接；
多路复用器，其输入端与所述第一变压器的次级绕组的一端连接，用于接收经升压后的所述数据信号，并对所述数据信号进行运算处理及噪声抑制。
2.根据权利要求1所述的ASIC集成电路，其特征在于，
还包括第一电感，所述第一电感的一端与所述第一变压器的次级绕组的一端连接，所述第一电感的另一端与所述多路复用器的输入端连接。
3.根据权利要求2所述的ASIC集成电路，其特征在于，
还包括第三稳压二极管，所述第三稳压二极管的阳极与所述第一电感的一端连接，所述第三稳压二极管的阴极耦接于所述多路复用器的输入端。
4.根据权利要求1或2所述的ASIC集成电路，其特征在于，
还包括串联连接的第一电阻及第一电容，
所述第一电容的一端与所述升压转换器的协同多点传输端连接，
所述第一电阻的一端与公共端连接。
5.根据权利要求1或2所述的ASIC集成电路，其特征在于，
还包括第二电阻及第三电阻，
所述第二电阻的一端与所述升压转换器的使能端连接，所述第二电阻的另一端与所述第三电阻的一端连接，
所述第三电阻的另一端与所述第一变压器的初级绕组的一端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023326974.9U CN213990497U (zh) | 2020-12-31 | 2020-12-31 | 一种asic集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023326974.9U CN213990497U (zh) | 2020-12-31 | 2020-12-31 | 一种asic集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213990497U true CN213990497U (zh) | 2021-08-17 |
Family
ID=77250585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023326974.9U Expired - Fee Related CN213990497U (zh) | 2020-12-31 | 2020-12-31 | 一种asic集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213990497U (zh) |
-
2020
- 2020-12-31 CN CN202023326974.9U patent/CN213990497U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| US7710306B2 (en) | Ramp generation circuit and A/D converter | |
| CN112994695B (zh) | 一种高速低功耗Sigma-Delta模数转换器及数字处理单元 | |
| US10367478B2 (en) | Window function processing module | |
| US7538701B2 (en) | System and method for improving dynamic performance of a circuit | |
| CN112564709A (zh) | 一种基于误差反馈式的噪声整形逐次逼近模数转换器 | |
| CN213990497U (zh) | 一种asic集成电路 | |
| US7724061B2 (en) | Active clamp circuit for electronic components | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CN110690884A (zh) | 一种采用cmos传输门的栅压自举开关电路 | |
| US7339396B1 (en) | Method and apparatus for ameliorating the effects of noise generated by a bus interface | |
| CN117439611B (zh) | 模数转换电路及设备 | |
| EP1380113A2 (en) | Means for compensating a data-dependent supply current in an electronic circuit | |
| US11979179B2 (en) | Transmission circuit | |
| CN215116489U (zh) | 一种单电源轨对轨绝对值电路 | |
| TW202435567A (zh) | 縮放式類比數位轉換電路及其類比數位轉換方法 | |
| CN110739957B (zh) | 单端转差分信号驱动电路 | |
| CN115001424A (zh) | 一种自适应压摆率控制电路、方法和装置及芯片 | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| CN112710894A (zh) | 一种单电源轨对轨绝对值电路 | |
| CN113114123B (zh) | 非线性曲线的拟合装置及方法 | |
| US20190013819A1 (en) | Digital-To-Analog Converter Circuit, Corresponding Device and Method | |
| CN119543992A (zh) | 具有直流位准位移的有线通信接收器 | |
| US7391352B2 (en) | Comparison circuit for analog/digital converter | |
| KR20220023200A (ko) | 입출력 비례 아날로그 디지털 변환 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210817 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |