[go: up one dir, main page]

CN212783448U - 像素阵列基板 - Google Patents

像素阵列基板 Download PDF

Info

Publication number
CN212783448U
CN212783448U CN202021698994.6U CN202021698994U CN212783448U CN 212783448 U CN212783448 U CN 212783448U CN 202021698994 U CN202021698994 U CN 202021698994U CN 212783448 U CN212783448 U CN 212783448U
Authority
CN
China
Prior art keywords
peripheral portion
gate
elements
segment
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN202021698994.6U
Other languages
English (en)
Inventor
李珉泽
郑圣谚
钟岳宏
徐雅玲
廖烝贤
戴鹏哲
石秉弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109126801A external-priority patent/TWI738454B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Application granted granted Critical
Publication of CN212783448U publication Critical patent/CN212783448U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本实用新型公开了一种像素阵列基板，包括多个栅极元件及多个转接元件。多个栅极元件包括第n个栅极元件及第m个栅极元件。多个转接元件包括分别电性连接至第n个栅极元件及第m个栅极元件的第n转接元件及第m转接元件。每一转接元件的周边部包括第一直向段。第n转接元件的周边部更包括第一横向段，且第n转接元件的第一横向段及第n转接元件的第一直向段分别属于第一导电层及第二导电层。第m转接元件的周边部跨越第n转接元件的周边部的第一横向段。

Description

像素阵列基板
技术领域
本实用新型是有关于一种像素阵列基板。
背景技术
随着显示科技的发达，人们对显示装置的需求，不再满足于高解析度、高对比、广视角等光学特性，人们还期待显示装置具有优雅的外观。举例而言，人们期待显示装置的边框窄，甚至无边框。
一般而言，显示装置包括设置于主动区的像素阵列、设置于主动区的上方或下方的数据驱动电路以及设置于主动区的左侧、右侧或左右两侧的栅极驱动电路。为减少显示装置的边框的左右两侧的宽度，可将栅极驱动电路与数据驱动电路均设置于显示区的单一侧。当栅极驱动电路设置于显示区的单一侧时，在水平方向上延伸的栅极线须通过在垂直方向上延伸的转接元件方能电性连接至栅极驱动电路。然而，当转接元件设置于显示区时，转接元件势必会与数据线相邻；转接元件与数据线之间的耦合效应，会使数据线上的数据信号偏移，进而影响显示品质。
实用新型内容
本实用新型提供一种像素阵列基板，性能佳。
本实用新型一实施例的像素阵列基板包括基底、多条数据线、多个栅极元件、多个像素结构以及多个转接元件。基底具有主动区及主动区外的周边区。多条数据线设置于基底上，且在第一方向上排列。多个栅极元件设置于基底上，且在第二方向上排列，其中第一方向与第二方向交错。多个像素结构设置于基底的主动区上，且电性连接至多条数据线及多个栅极元件。多个转接元件设置于基底上，且分别电性连接至多个栅极元件，其中每一转接元件包括设置于主动区的一主要部及设置于周边区的一周边部，且多个转接元件的多个主要部在第一方向上排列。多个栅极元件在第二方向上依序排列，多个栅极元件包括第n个栅极元件及第m个栅极元件，n及m为正整数，且n与m不同。多个转接元件包括分别电性连接至第n个栅极元件及第m个栅极元件的第n转接元件及第m转接元件。每一转接元件的周边部包括在第二方向延伸的一第一直向段，且第一直向段具有一信号输入端。第n转接元件的周边部更包括一第一横向段，第一横向段在第一方向上延伸，第n转接元件的第一直向段电性连接至第n转接元件的第一横向段，且第n转接元件的第一横向段及第n转接元件的第一直向段分别属于不同的第一导电层及第二导电层。第m转接元件的周边部跨越第n转接元件的周边部的第一横向段。
在本实用新型的一实施例中，上述的第n转接元件的周边部的第一直向段及第m转接元件的周边部的第一直向段在第一方向上依序排列，第n转接元件的主要部及第m转接元件的主要部在第三方向上依序排列，且第一方向与第三方向相反。
在本实用新型的一实施例中，上述的多个栅极元件在第二方向上依序排列，多个栅极元件包括第k个栅极元件，k为正整数，n、m及k互不相同；多个转接元件更包括电性连接至第k个栅极元件的第k转接元件；第k转接元件的周边部更包括一第一横向段，第k转接元件的周边部的第一横向段在第一方向延伸，第k转接元件的周边部的第一横向段及第k转接元件的周边部的第一直向段分别属于不同的第一导电层及第二导电层；多个转接元件的a个转接元件的周边部跨越第n转接元件的周边部的第一横向段，多个转接元件的b个转接元件的周边部跨越第k转接元件的周边部的第一横向段，a及b为正整数，且a与b不同。
在本实用新型的一实施例中，上述的多个栅极元件更包括第p个栅极元件及第q个栅极元件，第n个栅极元件、第m个栅极元件，第p个栅极元件及第q个栅极元件在第二方向上依序排列，p及q为正整数，且n<m<p<q；多个转接元件更包括分别电性连接至第p个栅极元件及第q个栅极元件的第p转接元件及第q转接元件，且第n转接元件的周边部的第一直向段、第m转接元件的周边部的第一直向段、第p转接元件的周边部的第一直向段及第q转接元件的周边部的第一直向段在第一方向上依序排列。第q转接元件的周边部更包括第一横向段，第q转接元件的周边部的第一横向段由第q转接元件的第一直向段沿第三方向延伸，第一方向与第三方向相反，第q转接元件的周边部的第一直向段电性连接至第q转接元件的周边部的第一横向段，且第q转接元件的周边部的第一直向段及第q转接元件的周边部的第一横向段分别属于不同的第一导电层及第二导电层。第p转接元件的周边部跨越第q转接元件的周边部的第一横向段。
在本实用新型的一实施例中，上述的第n转接元件的周边部更包括第二直向段及第二横向段，第二直向段在第二方向上延伸，第二横向段在第一方向上延伸，第n转接元件的第一横向段电性连接至第n转接元件的周边部的第二直向段，第n转接元件的周边部的第二直向段电性连接至第n转接元件的第二横向段，第n转接元件的周边部的第一横向段及第二横向段属于第一导电层，且第n转接元件的周边部的第一直向段及第二直向段属于第二导电层。
在本实用新型的一实施例中，上述的多个栅极元件更包括第l个栅极元件，l为正整数，n、m及l互不相同；多个转接元件更包括电性连接至第l个栅极元件的第l转接元件；第l转接元件跨越第n转接元件的周边部的第二横向段。
在本实用新型的一实施例中，上述的多个栅极元件更包括第r个栅极元件，r为正整数，n、m及r互不相同；多个转接元件更包括电性连接至第r个栅极元件的一第r转接元件；第r转接元件的周边部更包括第一横向段及第二直向段，第r转接元件的周边部的第一横向段在第一方向上延伸，第r转接元件的第一直向段电性连接至第r转接元件的第一横向段，第r转接元件的周边部的第二直向段在第二方向上延伸，第r转接元件的周边部的第二直向段电性连接至第r转接元件的第一横向段，第r转接元件的第一横向段属于第一导电层，第r转接元件的第一直向段及第二直向段属于第二导电层；第n转接元件的周边部的第一直向段与第r转接元件的周边部的第二直向段在第二方向上实质上对齐。
本实用新型一实施例的像素阵列基板包括基底、多条数据线、多个栅极元件、多个像素结构、多个转接元件以及绝缘层。基底具有主动区及主动区外的周边区。多条数据线设置于基底上，且在第一方向上排列。多个栅极元件设置于基底上，且在第二方向上排列，其中第一方向与第二方向交错。多个像素结构设置于基底的主动区上，且电性连接至多条数据线及多个栅极元件。多个转接元件设置于基底上，其中每一转接元件包括设置于主动区的主要部，且多个转接元件的多个主要部在第一方向上排列。绝缘层设置于多个转接元件的多个主要部及多个栅极元件之间，其中多个转接元件的多个主要部通过绝缘层的多个接触窗电性连接至多个栅极元件。多个像素结构排成多个像素行及多个像素列，其中多个像素列在第一方向上依序排列，多个像素行在第二方向上依序排列，位于第x个像素列及第y个像素行的一像素结构的坐标为(x-1,y-1)，且x及y为正整数。多个接触窗包括第一接触窗及第二接触窗。多个像素结构包括紧邻第一接触窗的第一像素结构。多个像素结构包括紧邻第二接触窗的第二像素结构。第一像素结构的坐标为(x1-1,y1-1)，其中x1、y1满足下列一：(x1-1)＝[(a/c)·(y1-1)]+b1，其中a为主动区在第一方向上的宽度与主动区在第二方向上的宽度的比例，c为电性连接至一栅极元件的转接元件的数量，且|b1|>1。第二像素结构的坐标为(x2-1,y2-1)，其中x2、y2满足下列二：(x2-1)＝[(a/c)·(y2-1)]+b2，其中a为主动区在第一方向上的宽度与主动区在第二方向上的宽度的比例，c为电性连接至一栅极元件的转接元件的数量，且|b2|>1。
在本实用新型的一实施例中，1<|b1|<20。
在本实用新型的一实施例中，1<|b2|<20。
附图说明
图1为本实用新型一实施例的像素阵列基板10的上视示意图。
图2为本实用新型一实施例的像素阵列基板10的局部r1的放大示意图。
图3为本实用新型一实施例的像素阵列基板10的剖面示意图。
图4为本实用新型一实施例的多个转接元件200的多个周边部220的放大示意图。
图5为本实用新型一实施例的像素阵列基板10的剖面示意图。
图6为本实用新型一实施例的像素阵列基板10A的上视示意图。
图7为本实用新型一实施例的像素阵列基板10A的局部r1的放大示意图。
图8为本实用新型一实施例的多个转接元件200的多个周边部220的放大示意图。
图9为本实用新型一实施例的像素阵列基板10B的上视示意图。
图10为本实用新型一实施例的像素阵列基板10B的局部r1的放大示意图。
图11为本实用新型一实施例的多个转接元件200的多个周边部220的放大示意图。
其中，附图标记：
10、10A、10B:像素阵列基板
100:基底
100a:主动区
100a-1、100a-2、100a-3、100a-4:子主动区
100b:周边区
200、200-1、200-2、200-3、200-4、200-5、200-6、200-7、200-8、200-9:转接元件
210:主要部
220:周边部
221:直向段
221-1:第一直向段
221-2:第二直向段
222:横向段
222-1:第一横向段
222-2:第二横向段
300:绝缘层
310、320:接触窗
310-1:第一接触窗
310-2:第二接触窗
C:像素列
DL:数据线
D1、D2:距离
d1:第一方向
d2:第二方向
d3:第三方向
GD、GD1、GD2、GD3、GD4、GD5、GD6、GD7、GD8、GD9:栅极元件
GL:栅极线
L:拟对角线
PX:像素结构
PX1:第一像素结构
PX2:第二像素结构
p1:间距
R:像素行
r1:局部
W1、W2:宽度
具体实施方式
现将详细地参考本实用新型的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本实用新型所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本实用新型的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本实用新型一实施例的像素阵列基板10的上视示意图。
图2为本实用新型一实施例的像素阵列基板10的局部r1的放大示意图。
图2对应图1的局部r1。
图1绘出基底100的主动区100a、基底100的周边区100b、多个栅极元件GD及多个转接元件200的多个主要部210，而省略图2的多条数据线DL、多个像素结构PX及多个转接元件200的多个周边部220。
请参照图1及图2，像素阵列基板10包括基底100。基底100具有主动区100a及主动区100a外的周边区100b。在本实施例中，周边区100b可以是位于基底100的单一侧的一区域，但本实用新型不以此为限。
举例而言，在本实施例中，基底100的材质可以是玻璃。然而，本实用新型不限于此，根据其它实施例，基底100的材质也可以是石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷等)、或是其它可适用的材料。
像素阵列基板10还包括多条数据线DL及多个栅极元件GD，设置于基底100上。每一栅极元件GD包括至少一条栅极线GL。多条数据线DL在第一方向d1上排列。多个栅极元件GD在第二方向d2上排列。第一方向d1与第二方向d2交错。举例而言，在本实施例中，第一方向d1与第二方向d2可垂直，但本实用新型不以此为限。
在本实施例中，栅极元件GD与数据线DL可分别属于不同的第一导电层及第二导电层。举例而言，在本实施例中，上述的第一导电层及上述的第二导电层可分别是第一金属层及第二金属层，栅极元件GD可选择性地属于第一金属层，数据线DL可选择性地属于第二金属层，但本实用新型不以此为限。
基于导电性的考量，在本实施例中，栅极元件GD与数据线DL是使用金属材料。然而，本实用新型不限于此，根据其他实施例，栅极元件GD与数据线DL也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。
像素阵列基板10还包括多个像素结构PX，设置于基底100的主动区100a上，且电性连接至多条数据线DL及多个栅极元件GD。举例而言，在本实施例中，每一像素结构PX可包括一薄膜晶体管(未绘示)及一像素电极(未绘示)，其中所述薄膜晶体管的源极与栅极可分别电性连接至对应的一条数据线DL及对应的一条栅极线GL，而所述像素电极电性连接至所述薄膜晶体管的汲极。
多个像素结构PX排成多个像素行R及多个像素列C。多个像素列C在第一方向d1上依序排列。每一像素列C的多个像素结构PX在第二方向d2上依序排列。多个像素行R在第二方向d2上依序排列。每一像素行R的多个像素结构PX在第一方向d1上依序排列。
举例而言，在本实施例中，同一像素列C的多个像素结构PX可选择性地电性连接至同一条数据线DL，且相邻的两像素行R的多个像素结构PX可分别电性连接至不同的多个栅极元件GD。简言之，在本实施例中，像素阵列基板10可采一条数据线一条栅极线(one dataline and one gate line，1D1G)的驱动方式。然而，本实用新型不以此为限，在其它实施例中，像素阵列基板也可采二条数据线一条栅极线(two data lines and one gate line，2D1G)、二条数据线半条栅极线(two data lines and half gate line，2DhG)、或其它的驱动方式。
像素阵列基板10还包括多个转接元件200，设置于基底100上。每一转接元件200包括设置于主动区100a的一主要部210及设置于周边区100b的一周边部220。多个转接元件200的多个主要部210在第一方向d1上排列。举例而言，在本实施例中，多条数据线DL与多个转接元件200的多个主要部210可属于同一导电层，例如但不限于：上述的第二金属层。
图3为本实用新型一实施例的像素阵列基板10的剖面示意图。图3对应图2的一接触窗310。
请参照图2及图3，多个转接元件200分别电性连接至多个栅极元件GD。具体而言，在本实施例中，像素阵列基板10还包括一绝缘层300，设置于多个转接元件200的多个主要部210及多个栅极元件GD之间。多个转接元件200的多个主要部210通过绝缘层300的多个接触窗310电性连接至多个栅极元件GD。
在本实施例中，绝缘层300的材料可以是无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述的组合。
请参照图1及图2，举例而言，在本实施例中，同一栅极元件GD可电性连接至4个转接元件200。像素阵列基板10的所有的多个转接元件200可分为四个转接元件群。每一转接元件群的多个转接元件200的多个主要部210分别电性连接至像素阵列基板10的所有的多个栅极元件GD。四个转接元件群可分别设置于基板100的主动区100a的多个子主动区100a-1、100a-2、100a-3、100a-4。然而，本实用新型不限于此，电性连接至同一栅极元件GD的转接元件200的数量可视实际需求而定；在其它实施例中，电性连接至同一栅极元件GD的转接元件200的数量也可以是4以外的其它正整数。
多个像素结构PX排成多个像素行R及多个像素列C。多个像素列C在第一方向d1上依序排列，多个像素行R在第二方向d2上依序排列，位于第x个像素列C及第y个像素行R的一像素结构PX的坐标为(x-1,y-1)，其中x及y为正整数。
举例而言，在本实施例中，位于子主动区100a-1的最下方的第1个像素列C及位于子主动区100a-1的最左侧的第1个像素行R的一像素结构PX(未绘示)的坐标为(0,0)。
请参照图2及图3，多个转接元件200的多个主要部210通过绝缘层300的多个接触窗310电性连接至多个栅极元件GD。请参照图2，多个接触窗310包括一第一接触窗310-1及一第二接触窗310-2。多个像素结构PX包括紧邻第一接触窗310-1的一第一像素结构PX1。多个像素结构PX包括紧邻第二接触窗310-2的一第二像素结构PX2。
请参照图1及图2，第一像素结构PX1的坐标为(x1-1,y1-1)，其中x1、y1满足下列一：(x1-1)＝[(a/c)·(y1-1)]+b1，其中[]为高斯符号，高斯符号代表无条件舍弃小数点，a为像素阵列基板10的主动区100a在第一方向d1上的宽度W1与像素阵列基板10的主动区100a在第二方向d2上的宽度W2的比例，c为电性连接至单一个栅极元件GD的转接元件200的数量，且|b1|>1。
第二像素结构PX2的坐标为(x2-1,y2-1)，其中x2、y2满足下列二：(x2-1)＝[(a/c)·(y2-1)]+b2，其中[]为高斯符号，高斯符号代表无条件舍弃小数点，a为像素阵列基板10的主动区100a在第一方向d1上的宽度W1与像素阵列基板10的主动区100a在第二方向d2上的宽度W2的比例，c为电性连接至单一个栅极元件GD的转接元件200的数量，且|b2|>1。
值得注意的是，|b1|不等于|b2|。请参照图1及图2，简言之，在本实施例中，主动区100a的一个子主动区100a-1具有一拟对角线L，拟对角线L通过坐标为(0,0)的一像素结构PX，上式一及上式二的(a/c)即为拟对角线L的斜率的倒数，而|b1|可反映第一像素结构PX1在第一方向d1上偏离拟对角线L的距离D1，|b2|可反映第二像素结构PX2在第一方向d1上偏离拟对角线L的距离D2。|b1|不等于|b2|即意味着第一像素结构PX1在第一方向d1上偏离拟对角线L的距离D1不等于第二像素结构PX2在第一方向d1上偏离拟对角线L的距离D2。
换言之，多个接触窗310(或者说，多个转接元件200与多个栅极元件GD的多个连接处)是散乱地分布在拟对角线L上及/或拟对角线L的两侧，而使得因转接元件200与数据线DL的耦合效应而产生亮度异常(例如：偏亮)的多个像素结构PX也会散乱地分布在拟对角线L上及/或拟对角线L的两侧。由于亮度异常(例如：偏亮)的多个像素结构PX是散乱地分布在拟对角线L上及/或拟对角线L的两侧，因此人眼不易察觉到因转接元件200与数据线DL的耦合效应而产生的显示画面异常(例如：与拟对角线L对应的亮线)。
举例而言，在本实施例中，1<|b1|<20。也就是说，多个像素结构PX在第一方向d1上以间距p1排列，第一像素结构PX1在第一方向d1上偏离拟对角线L的距离D1以大于一个间距p1且小于20个间距p1为佳，但本实用新型不以此为限。
举例而言，在本实施例中，1<|b2|<20。也就是说，多个像素结构PX在第一方向d1上以间距p1排列，第二像素结构PX2在第一方向d1上偏离拟对角线L的距离D2以大于一个间距p1且小于20个间距p1为佳，但本实用新型不以此为限。
图4为本实用新型一实施例的多个转接元件200的多个周边部220的放大示意图。图4对应图3的周边区100b上的多个转接元件200的多个周边部220。
请参照图2及图4，每一转接元件200的周边部220与转接元件200的主要部210彼此电性连接。每一转接元件200的周边部220包括在第二方向d2上延伸的至少一直向段221。每一转接元件200的周边部220的至少一直向段221包括一第一直向段221-1，其中第一直向段221-1具有一信号输入端，且信号输入端为转接元件200的周边部220最靠近驱动元件(例如：未绘示的一晶片)的一处。
请参照图2，在本实施例中，多个转接元件200的多个主要部210是散乱地穿插在主动区100a中，而多个转接元件200的多个主要部210并未依照与其电性连接的多个栅极元件GD的排列顺序来排列。举例而言，多个栅极元件GD包括在第一方向d1上依序排列的一栅极元件GD1、一栅极元件GD2、一栅极元件GD3、一栅极元件GD4、一栅极元件GD5、一栅极元件GD6、一栅极元件GD7、一栅极元件GD8及一栅极元件GD9，栅极元件GD1、栅极元件GD2、栅极元件GD3、栅极元件GD4、栅极元件GD5、栅极元件GD6、栅极元件GD7、栅极元件GD8及一栅极元件GD9分别电性连接至一转接元件200-1、一转接元件200-2、一转接元件200-3、一转接元件200-4、一转接元件200-5、一转接元件200-6、一转接元件200-7、一转接元件200-8及一转接元件200-9，而转接元件200-1的主要部210、转接元件200-2的主要部210、转接元件200-3的主要部210、转接元件200-4的主要部210、转接元件200-5的主要部210、转接元件200-6的主要部210、转接元件200-7的主要部210、转接元件200-8的主要部210及转接元件200-9的主要部210在第二方向d2上并未依序排列。
请参照图2及图4，然而，为了配合驱动元件(例如：未绘示的一晶片)的多个输出接脚的排列，具有多个信号输入端的多个转接元件200的多个周边部220的多个第一直向段221-1仍需在第一方向d1上依序排列。因此，多个转接元件200的多个周边部220的至少一部分还需包括与其直向段221属于不同膜层且在第一方向d1上延伸的至少一横向段222，以通过至少一横向段222将其主要部210电性连接至未与其主要部210对齐的第一直向段221-1，其中至少一横向段222会跨越其它的转接元件200的周边部220。
举例而言，在本实施例中，转接元件200-2的周边部220还包括与其至少一直向段221属于不同膜层的至少一横向段222，以通过至少一横向段222将其主要部210电性连接至未与其主要部210对齐的第一直向段221-1，其中至少一横向段222会跨越其它的转接元件200-3的周边部220。
图5为本实用新型一实施例的像素阵列基板10的剖面示意图。图5对应图4的一接触窗320。
请参照图4及图5，在本实施例中，某些转接元件200的多个周边部220是由至少一直向段221及至少一横向段222连接而成，其中至少一直向段221在第二方向d2上延伸，至少一横向段222在第一方向d1上延伸，至少一横向段222及至少一直向段221分别属于不同的第一导电层及第二导电层，且至少一直向段221是通过绝缘层300的接触窗320电性连接到至少一横向段222。
在图2及图4中，是以细线代表属于第一导电层的横向段222，以粗线代表属于第二导电层的直向段221。
请参照图2及图4，多个栅极元件GD在第二方向d2上依序排列，多个栅极元件GD包括第n个栅极元件GD及第m个栅极元件GD，n及m为正整数，且n与m不同。多个转接元件200包括分别电性连接至第n个栅极元件GD及第m个栅极元件GD的第n转接元件200及第m转接元件200。每一转接元件200的周边部220的至少一直向段221包括在第二方向d2上延伸的一第一直向段221-1，且第一直向段221-1具有一信号输入端。第n转接元件200的周边部220可包括至少一横向段222。第n转接元件200的周边部220的至少一横向段222可包括第一横向段222-1，第n转接元件200的周边部220的第一直向段221-1电性连接至第n转接元件200的周边部220的第一横向段222-1，且第n转接元件200的周边部220的第一横向段222-1及第n转接元件200的周边部220的第一直向段221-1分别属于不同的第一导电层及第二导电层。特别是，第m转接元件200的周边部220会跨越第n转接元件200的周边部220的第一横向段222-1。
举例而言，在本实施例中，n及m可分别为2及3，多个转接元件200可包括分别电性连接至第2个栅极元件GD2及第3个栅极元件GD3的第2转接元件200-2及第3转接元件200-3。第2转接元件200-2的周边部220包括第一横向段222-1，第一横向段222-1在第一方向d1上延伸，第2转接元件200的周边部220的第一直向段221-1电性连接至第2转接元件200的周边部220的第一横向段222-1，且第2转接元件200的周边部220的第一横向段222-1及第2转接元件200的周边部220的第一直向段221-1分别属于不同的第一导电层及第二导电层。特别是，第3转接元件200-3的周边部220会跨越第2转接元件200的周边部220的第一横向段222-1。
请参照图2及图4，在本实施例中，每一转接元件200的周边部220包括具有信号输入端的第一直向段221-1，第n转接元件200的周边部220的第一直向段221-1及第m转接元件200的周边部220的第一直向段221-1在第一方向d1上依序排列，但第n转接元件200的主要部210及第m转接元件200的主要部210会在与第一方向d1相反的第三方向d3上依序排列。
举例而言，在本实施例中，n及m可分别为2及3，第2转接元件200-2的周边部220的第一直向段221-1及第3转接元件200-3的周边部220的第一直向段221-1在第一方向d1上依序排列，但第2转接元件200-2的主要部210-2及第3转接元件200-3的主要部210-3会在与第一方向d1相反的第三方向d3上依序排列。
请参照图2及图4，在本实施例中，多个栅极元件GD在第二方向d2上依序排列，多个栅极元件GD包括第n个栅极元件GD、第m个栅极元件GD及第k个栅极元件GD，n、m及k为正整数，且n、m及k互不相同。多个转接元件200包括分别电性连接至第n个栅极元件GD、第m个栅极元件GD及第k个栅极元件GD的第n转接元件200、第m转接元件200及第k转接元件200。第k转接元件200的周边部220可包括至少一横向段222。第k转接元件200的周边部220的至少一横向段222包括第一横向段222-1。第k转接元件200的周边部220的第一横向段222-1在第一方向d1上延伸。第k转接元件200的周边部220的第一横向段222-1及第k转接元件200的周边部220的第一直向段221-1分别属于不同的第一导电层及第二导电层。多个转接元件200的a个转接元件200的周边部220跨越第n转接元件200的周边部220的第一横向段222-1，多个转接元件200的b个转接元件200的周边部220跨越第k转接元件200的周边部220的第一横向段222-1，a及b为正整数，且a与b不同。
举例而言，在本实施例中，n、m及k可分别为2、3及9，多个栅极元件GD在第二方向d2上依序排列，多个栅极元件GD包括第2个栅极元件GD2、第3个栅极元件GD3及第9个栅极元件GD9。多个转接元件200包括分别电性连接至第2个栅极元件GD2、第3个栅极元件GD3及第9个栅极元件GD9的第2转接元件200-2、第3转接元件200-3及第9转接元件200-9。第9转接元件200-9的周边部220更包括第一横向段222-1，第9转接元件200的周边部220的第一横向段222-1在第一方向d1上延伸，第9转接元件200-9的周边部220的第一横向段222-1及第9转接元件200-9的周边部220的第一直向段221-1分别属于不同的第一导电层及第二导电层。4个转接元件200的周边部220(例如：第3转接元件200-3的周边部220、第9转接元件200-3的周边部220、第4转接元件200-4的周边部220及第5转接元件200-5的周边部220)跨越第2转接元件200的周边部220的第一横向段222-1。5个转接元件200的周边部220(例如：第4转接元件200-4的周边部220、第5转接元件200-5的周边部220、第6转接元件200-6的周边部220、第7转接元件200-6的周边部220及第8转接元件200-8的周边部220)跨越第9转接元件200-9的周边部220的第一横向段222-1。
简言之，在本实施例中，一个转接元件200的第一横向段222-1被其它转接元件200的周边部220跨越的数量与另一个转接元件200的第一横向段222-1被其它转接元件200的周边部220跨越的数量不同。
请参照图2及图4，在本实施例中，多个栅极元件GD包括第二方向d2上依序排列的第n个栅极元件GD、第m个栅极元件GD、第p个栅极元件GD及第q个栅极元件GD，n、m、p及q为正整数，且n<m<p<q；多个转接元件200包括分别电性连接至第n个栅极元件GD、第m个栅极元件GD、第p个栅极元件GD及第q个栅极元件GD的第n转接元件200、第m转接元件200、第p转接元件200及第q转接元件200；第n转接元件200的周边部220的第一直向段221-1、第m转接元件200的周边部220的第一直向段221-1、第p转接元件200的周边部220的第一直向段221-1及第q转接元件200的周边部220的第一直向段221-1在第一方向d1上依序排列；第n转接元件200的周边部220包括至少一横向段222，第n转接元件200的至少一横向段222包括第一横向段222-1，第n转接元件200的第一直向段221-1电性连接至第n转接元件200的第一横向段222-1，第n转接元件200的第一横向段222-1由第n转接元件200的第一直向段221-1沿着第一方向d1延伸，且第m转接元件200的周边部220跨越第n转接元件200的周边部220的第一横向段222-1；第q转接元件200的周边部220包括至少一横向段222，第q转接元件200的至少一横向段222包括第一横向段222-1，第q转接元件200的周边部220的第一直向段221-1电性连接至第q转接元件200的周边部220的第一横向段222-1，第q转接元件200的周边部220的第一直向段221-1及第q转接元件200的周边部220的第一横向段222-1分别属于不同的第一导电层及第二导电层；第p转接元件200的周边部220跨越第q转接元件200的周边部220的第一横向段222-1，第q转接元件200的周边部220的第一横向段222-1由第q转接元件200的第一直向段221-1沿一第三方向d3延伸，且第一方向d1与第三方向d3相反。
举例而言，在本实施例中，n、m、p及q可分别为2、3、8及9，多个栅极元件GD包括第二方向d2上依序排列的第2个栅极元件GD2、第3个栅极元件GD3、第8个栅极元件GD8及第9个栅极元件GD9；多个转接元件200包括分别电性连接至第2个栅极元件GD2、第3个栅极元件GD3、第8个栅极元件GD8及第9个栅极元件GD9的第2转接元件200-2、第3转接元件200-3、第8转接元件200-8及第9转接元件200-9；第2转接元件200-2的周边部220的第一直向段221-1、第3转接元件200-3的周边部220的第一直向段221-1、第8转接元件200-8的周边部220的第一直向段221-1及第9转接元件200-9的周边部220的第一直向段221-1在第一方向d1上依序排列；第2转接元件200-2的周边部220包括第一横向段222-1，第2转接元件200-2的周边部220的第一直向段221-1电性连接至第2转接元件200-2的周边部220的第一横向段222-1，第2转接元件200-2的周边部220的第一直向段221-1及第2转接元件200-2的周边部220的第一横向段222-1分别属于不同的第一导电层及第二导电层；第2转接元件200-2的周边部220的第一横向段222-1由第2转接元件200-2的周边部220的第一直向段221-1沿着第一方向d1延伸，且第3转接元件200-3的周边部220跨越第2转接元件200-2的周边部220的第一横向段222-1；第9转接元件200-9的周边部220更包括第一横向段222-1，第9转接元件200-9的周边部220的第一直向段221-1电性连接至第9转接元件200-9的周边部220的第一横向段222-1，第9转接元件200-9的周边部220的第一直向段221-1及第9转接元件200-9的周边部220的第一横向段222-1分别属于不同的第一导电层及第二导电层；第8转接元件200-8的周边部220跨越第9转接元件200-9的周边部220的第一横向段222-1，第9转接元件200的周边部220的第一横向段222-1由第9转接元件200的第一直向段221-1沿第三方向d3延伸，且第一方向d1与第三方向d3相反。
简言之，在本实施例中，多个转接元件200的多个周边部220的多个第一横向段222-1被其它转接元件200的周边部220跨越；特别是，其中一个转接元件200的第一横向段222-1是被位于其第一直向段221-1的右侧的至少一转接元件200的至少一周边部220所跨越，而另一个转接元件200的第一横向段222-1是被位于其第一直向段221-1的左侧的至少一转接元件200的至少一周边部220所跨越。
请参照图2及图4，在本实施例中，第n转接元件200的周边部220的至少一直向段221除了包括第一直向段221-1外还可选择性地包括第二直向段221-2；第n转接元件200的周边部220的至少一横向段222除了包括第一横向段222-1外还可选择性地包括第二横向段222-2；第二直向段221-2在第二方向d2上延伸上，第二横向段222-2在第一方向d1上延伸，第n转接元件200的周边部220的第一横向段222-1电性连接至第n转接元件200的周边部220的第二直向段221-2，第n转接元件200的周边部220的第二直向段221-2电性连接至第n转接元件200的周边部220的第二横向段222-2，第n转接元件200的周边部220的第一横向段222-1及第二横向段222-2属于第一导电层，且第n转接元件200的周边部220的第一直向段221-1及第二直向段221-2属于第二导电层。
举例而言，在本实施例中，n可以是2；第2转接元件200-2的周边部220除了第一直向段221-1及第一横向段222-1外还包括第二直向段221-2及第二横向段222-2，第二直向段221-2在第二方向d2上延伸上，第二横向段222-2在第一方向d1上延伸，第2转接元件200-2的周边部220的第一横向段222-1电性连接至第2转接元件200-2的周边部220的第二直向段221-2，第2转接元件200-2的周边部220的第二直向段221-2电性连接至第2转接元件200-2的周边部220的第二横向段222-2，第2转接元件200的周边部220的第一横向段222-1及第二横向段222-2属于第一导电层，且第2转接元件200的周边部220的第一直向段221-1及第二直向段221-2属于第二导电层。简言之，在本实施例中，至少有一个转接元件200的周边部220可选择性地具有超过2个的转折处。
请参照图2及图4，在本实施例中，多个栅极元件GD在第二方向d2上依序排列，多个栅极元件GD包括第n个栅极元件GD、第m个栅极元件GD及第l个栅极元件GD，n、m及l为正整数，且n、m及l互不相同；多个转接元件200包括分别电性连接至第n个栅极元件GD、第m个栅极元件GD及第l个栅极元件GD的第n转接元件200、第m转接元件200及第l转接元件200；第m转接元件200的周边部220跨越第n转接元件200的周边部220的第一横向段222-1，且第l转接元件200的周边部220跨越第n转接元件200的周边部220的第二横向段222-2。
举例而言，在本实施例中，n、m及l分别为2、3及7，第3转接元件200-2的周边部220跨越第2转接元件200-2的周边部220的第一横向段222-1，且第7转接元件200-7的周边部220跨越第2转接元件200的周边部220的第二横向段222-2。简言之，在本实施例中，至少有一个转接元件200的周边部220可选择性地包括多个横向段222，且多个横向段222可分别被不同的多个转接元件200的多个周边部220所跨越，但本实用新型不以此为限。
请参照图2及图4，在本实施例中，多个栅极元件GD在第二方向d2上依序排列，多个栅极元件GD包括第n个栅极元件GD、第m个栅极元件GD及第r个栅极元件GD，n、m及r为正整数，且n、m及r互不相同；多个转接元件200包括分别电性连接至第n个栅极元件GD、第m个栅极元件GD及第r个栅极元件GD的第n转接元件200、第m转接元件200及第r转接元件200；第r转接元件200的周边部220更包括一第一横向段222-1及一第二直向段221-2，第r转接元件200的周边部220的第一横向段222-1在第一方向d1上延伸，第r转接元件200的周边部220的第一直向段221-1电性连接至第r转接元件200的周边部220的第一横向段222-1，第r转接元件200的周边部220的第二直向段221-2在第二方向d2上延伸，第r转接元件200的周边部220的第二直向段221-2电性连接至第r转接元件200的周边部220的第一横向段222-1，第r转接元件200的周边部220的第一横向段222-1属于第一导电层，第r转接元件200的第一直向段221-1及第二直向段221-2属于第二导电层；第n转接元件200的周边部220的第一直向段221-1与第r转接元件200的周边部220的第二直向段221-2在第二方向d2上实质上对齐。
举例而言，n、m及r分别为2、3及9，第3转接元件200-3的周边部220跨越第2转接元件200-2的周边部220的第一横向段222-1；第9转接元件200-9的周边部220还包括一第一横向段222-1及一第二直向段221-2，第9转接元件200的周边部220的第一横向段222-1在第一方向d1上延伸，第9转接元件200的第一直向段221-1电性连接至第9转接元件200的第一横向段222-1，第9转接元件200-9的周边部220的第二直向段221-2在第二方向d2上延伸，第9转接元件200-9的周边部220的第二直向段221-2电性连接至第9转接元件200的第一横向段222-1；特别是，第2转接元件200的周边部220的第一直向段221-1与第9转接元件200的周边部220的第二直向段221-2在第二方向d2上实质上对齐。
简言之，在本实施例中，一个转接元件200的周边部220的第一直向段221-1与另一转接元件200的周边部220的第二直向段221-2可在第二方向d2上实质上对齐，但本实用新型不以此为限。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。
图6为本实用新型一实施例的像素阵列基板10A的上视示意图。
图7为本实用新型一实施例的像素阵列基板10A的局部r1的放大示意图。
图7对应图6的局部r1。
图8为本实用新型一实施例的多个转接元件200的多个周边部220的放大示意图。图8对应图7的周边区100b上的多个转接元件200的多个周边部220。
在图7及图8中，是以细线代表属于第一导电层的横向段222，以粗线代表属于第二导电层的直向段221。
请参照图6、图7及图8，本实施例的像素阵列基板10A与上述的像素阵列基板10类似，两者的主要差异在于：在本实施例中，同一像素列C的多个像素结构PX可选择性地电性连接至不同的多条数据线DL，每一个栅极元件GD可包括相邻的两条栅极线GL，且相邻的两像素行R的多个像素结构PX可分别电性连接至同一个栅极元件GD的两条栅极线GL。简言之，在本实施例中，像素阵列基板10可采二条数据线半条栅极线(two data lines and halfgate line，2DhG)的驱动方式。
请参照图6、图7及图8，此外，本实施例的像素阵列基板10A的多个周边部220的彼此跨越关系与前述像素阵列基板10的多个周边部220的彼此跨越关系也略有差异，本领域具有通常知识者，对照图2及图7(及/或对照图4及图8)即可知晓，于此便不再逐一详述。
图9为本实用新型一实施例的像素阵列基板10B的上视示意图。
图10为本实用新型一实施例的像素阵列基板10B的局部r1的放大示意图。
图10对应图9的局部r1。
图11为本实用新型一实施例的多个转接元件200的多个周边部220的放大示意图。图11对应图10的周边区100b上的多个转接元件200的多个周边部220。
在图10及图11中，是以细线代表属于第一导电层的横向段222，以粗线代表属于第二导电层的直向段221。
请参照图9、图10及图11，本实施例的像素阵列基板10B与上述的像素阵列基板10A类似，两者的主要差异在于：在图6、图7及图8的实施例中，电性连接至同一栅极元件GD的转接元件200的数量为4个；但图9、图10及图11的实施例中，电性连接至同一栅极元件GD的转接元件200的数量为3个。
请参照图9、图10及图11，此外，本实施例的像素阵列基板10B的多个周边部220的彼此跨越关系与前述像素阵列基板10A的多个周边部220的彼此跨越的关系也略有差异，本领域具有通常知识者，对照图7及图10(及/或对照8及图11)即可知晓，于此便不再逐一详述。
当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型做出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (10)

1.一种像素阵列基板，其特征在于，包括：
一基底，具有一主动区及该主动区外的一周边区；
多条数据线，设置于该基底上，且在一第一方向上排列；
多个栅极元件，设置于该基底上，且在一第二方向上排列，其中该第一方向与该第二方向交错；
多个像素结构，设置于该基底的主动区上，且电性连接至该些数据线及该些栅极元件；以及
多个转接元件，设置于该基底上，且分别电性连接至该些栅极元件，其中每一该转接元件包括设置于该主动区的一主要部及设置于该周边区的一周边部，且该些转接元件的多个主要部在该第一方向上排列；
该些栅极元件在该第二方向上依序排列，该些栅极元件包括第n个栅极元件及第m个栅极元件，n及m为正整数，且n与m不同；
该些转接元件包括分别电性连接至该第n个栅极元件及该第m个栅极元件的一第n转接元件及一第m转接元件；
每一该转接元件的该周边部包括在该第二方向延伸的一第一直向段，且该第一直向段具有一信号输入端；
该第n转接元件的该周边部更包括一第一横向段，该第一横向段在该第一方向上延伸，该第n转接元件的该周边部的该第一直向段电性连接至该第n转接元件的该周边部的该第一横向段，且该第n转接元件的该周边部的该第一横向段及该第n转接元件的该周边部的该第一直向段分别属于不同的一第一导电层及一第二导电层；
该第m转接元件的该周边部跨越该第n转接元件的该周边部的该第一横向段。
2.如权利要求1所述的像素阵列基板，其特征在于，该第n转接元件的该周边部的该第一直向段及该第m转接元件的该周边部的该第一直向段在该第一方向上依序排列，该第n转接元件的该主要部及该第m转接元件的该主要部在一第三方向上依序排列，且该第一方向与该第三方向相反。
3.如权利要求1所述的像素阵列基板，其特征在于，该些栅极元件在该第二方向上依序排列，该些栅极元件包括第k个栅极元件，k为正整数，n、m及k互不相同；该些转接元件更包括电性连接至该第k个栅极元件的一第k转接元件；该第k转接元件的该周边部更包括一第一横向段，该第k转接元件的该周边部的该第一横向段在该第一方向延伸，该第k转接元件的该周边部的该第一横向段及该第k转接元件的该周边部的该第一直向段分别属于不同的该第一导电层及该第二导电层；该些转接元件的a个转接元件的该周边部跨越该第n转接元件的该周边部的该第一横向段，该些转接元件的b个转接元件的该周边部跨越该第k转接元件的该周边部的该第一横向段，a及b为正整数，且a与b不同。
4.如权利要求1所述的像素阵列基板，其特征在于，该些栅极元件更包括一第p个栅极元件及一第q个栅极元件，该第n个栅极元件、该第m个栅极元件、该第p个栅极元件及该第q个栅极元件在该第二方向上依序排列，p及q为正整数，且n<m<p<q；
该些转接元件更包括分别电性连接至该第p个栅极元件及该第q个栅极元件的一第p转接元件及一第q转接元件，且该第n转接元件的该周边部的该第一直向段、该第m转接元件的该周边部的该第一直向段、该第p转接元件的该周边部的该第一直向段及该第q转接元件的该周边部的该第一直向段在该第一方向上依序排列；
该第q转接元件的该周边部更包括一第一横向段，该第q转接元件的该周边部的该第一横向段由该第q转接元件的该周边部的该第一直向段沿一第三方向延伸，该第一方向与该第三方向相反，该第q转接元件的该周边部的该第一直向段电性连接至该第q转接元件的该周边部的该第一横向段，且该第q转接元件的该周边部的该第一直向段及该第q转接元件的该周边部的该第一横向段分别属于不同的该第一导电层及该第二导电层；
该第p转接元件的该周边部跨越该第q转接元件的该周边部的该第一横向段。
5.如权利要求1所述的像素阵列基板，其特征在于，该第n转接元件的该周边部更包括一第二直向段及一第二横向段，该第二直向段在该第二方向上延伸，该第二横向段在该第一方向上延伸，该第n转接元件的该周边部的该第一横向段电性连接至该第n转接元件的该周边部的该第二直向段，该第n转接元件的该周边部的该第二直向段电性连接至该第n转接元件的该周边部的该第二横向段，该第n转接元件的该周边部的该第一横向段及该第二横向段属于该第一导电层，且该第n转接元件的该周边部的该第一直向段及该第二直向段属于该第二导电层。
6.如权利要求5所述的像素阵列基板，其特征在于，该些栅极元件更包括一第l个栅极元件，l为正整数，n、m及l互不相同；该些转接元件更包括电性连接至该第l个栅极元件的一第l转接元件；该第l转接元件跨越该第n转接元件的该周边部的该第二横向段。
7.如权利要求1所述的像素阵列基板，其特征在于，该些栅极元件更包括一第r个栅极元件，r为正整数，n、m及r互不相同；该些转接元件更包括电性连接至该第r个栅极元件的一第r转接元件；该第r转接元件的该周边部更包括一第一横向段及一第二直向段，该第r转接元件的该周边部的该第一横向段在该第一方向上延伸，该第r转接元件的该周边部的该第一直向段电性连接至该第r转接元件的该周边部的该第一横向段，该第r转接元件的该周边部的该第二直向段在该第二方向上延伸，该第r转接元件的该周边部的该第二直向段电性连接至该第r转接元件的该周边部的该第一横向段，该第r转接元件的该周边部的该第一横向段属于该第一导电层，该第r转接元件的该周边部的该第一直向段及该第二直向段属于该第二导电层；该第n转接元件的该周边部的该第一直向段与该第r转接元件的该周边部的该第二直向段在该第二方向上实质上对齐。
8.一种像素阵列基板，其特征在于，包括：
一基底，具有一主动区及该主动区外的一周边区；
多条数据线，设置于该基底上，且在一第一方向上排列；
多个栅极元件，设置于该基底上，且在一第二方向上排列，其中该第一方向与该第二方向交错；
多个像素结构，设置于该基底的主动区上，且电性连接至该些数据线及该些栅极元件；
多个转接元件，设置于该基底上，其中每一该转接元件包括设置于该主动区的一主要部，且该些转接元件的多个主要部在该第一方向上排列；以及
一绝缘层，设置于该些转接元件的多个主要部及该些栅极元件之间，其中该些转接元件的该些主要部通过该绝缘层的多个接触窗电性连接至该些栅极元件；
该些像素结构排成多个像素行及多个像素列，其中该些像素列在该第一方向上依序排列，该些像素行在该第二方向上依序排列，位于第x个像素列及第y个像素行的一该像素结构的一坐标为(x-1,y-1)，且x及y为正整数；
该些接触窗包括一第一接触窗及一第二接触窗；
该些像素结构包括紧邻该第一接触窗的一第一像素结构；
该些像素结构包括紧邻该第二接触窗的一第二像素结构；
该第一像素结构的一坐标为(x1-1,y1-1)，其中x1、y1满足下列一：(x1-1)＝[(a/c)·(y1-1)]+b1，其中a为该主动区在该第一方向上的一宽度与该主动区在该第二方向上的一宽度的一比例，c为电性连接至一该栅极元件的转接元件的一数量，且|b1|>1；
该第二像素结构的一坐标为(x2-1,y2-1)，其中x2、y2满足下列二：(x2-1)＝[(a/c)·(y2-1)]+b2，其中a为该主动区在该第一方向上的该宽度与该主动区在该第二方向上的该宽度的该比例，c为电性连接至一该栅极元件的转接元件的该数量，且|b2|>1；
|b1|不等于|b2|。
9.如权利要求8所述的像素阵列基板，其特征在于，1<|b1|<20。
10.如权利要求9所述的像素阵列基板，其特征在于，1<|b2|<20。
CN202021698994.6U 2019-08-20 2020-08-14 像素阵列基板 Withdrawn - After Issue CN212783448U (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201962889181P 2019-08-20 2019-08-20
US62/889,181 2019-08-20
US201962901837P 2019-09-18 2019-09-18
US62/901,837 2019-09-18
US201962943450P 2019-12-04 2019-12-04
US62/943,450 2019-12-04
TW109126801A TWI738454B (zh) 2019-08-20 2020-08-07 畫素陣列基板
TW109126801 2020-08-07

Publications (1)

Publication Number Publication Date
CN212783448U true CN212783448U (zh) 2021-03-23

Family

ID=74646038

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010821393.8A Active CN112420737B (zh) 2019-08-20 2020-08-14 像素阵列基板
CN202021698994.6U Withdrawn - After Issue CN212783448U (zh) 2019-08-20 2020-08-14 像素阵列基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010821393.8A Active CN112420737B (zh) 2019-08-20 2020-08-14 像素阵列基板

Country Status (2)

Country Link
US (1) US11574935B2 (zh)
CN (2) CN112420737B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420737A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 像素阵列基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039023B1 (ko) * 2004-04-19 2011-06-03 삼성전자주식회사 액정 표시 장치
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
US9646559B2 (en) 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板
US9990904B2 (en) * 2014-01-23 2018-06-05 E Ink Holdings Inc. Pixel array suitable for slim border designs
CN103926774B (zh) * 2014-04-02 2016-11-16 京东方科技集团股份有限公司 阵列基板、柔性显示器件及电子设备
JP2016142880A (ja) * 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置
CN104637958B (zh) * 2015-03-11 2017-10-17 京东方科技集团股份有限公司 阵列基板及显示装置
CN104680967A (zh) 2015-03-20 2015-06-03 京东方科技集团股份有限公司 一种显示面板及显示装置
TW201636690A (zh) * 2015-04-01 2016-10-16 中華映管股份有限公司 主動元件陣列基板
US10839733B2 (en) * 2015-09-21 2020-11-17 Apple Inc. Display having gate lines with zigzag extensions
CN112420737B (zh) * 2019-08-20 2024-12-31 友达光电股份有限公司 像素阵列基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420737A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 像素阵列基板
CN112420737B (zh) * 2019-08-20 2024-12-31 友达光电股份有限公司 像素阵列基板

Also Published As

Publication number Publication date
US20210057453A1 (en) 2021-02-25
CN112420737A (zh) 2021-02-26
US11574935B2 (en) 2023-02-07
CN112420737B (zh) 2024-12-31

Similar Documents

Publication Publication Date Title
US8952878B2 (en) Display device
CN100357815C (zh) 液晶显示器及其驱动方法
CN106707646A (zh) 一种阵列基板和显示面板
CN101251660A (zh) 显示装置
US11586085B2 (en) Display apparatus
WO2022052759A1 (zh) 显示基板和显示装置
CN212783448U (zh) 像素阵列基板
US11462148B2 (en) Pixel array substrate
US10553617B2 (en) Pixel array having a plurality of pixel unit
TWI738454B (zh) 畫素陣列基板
CN112415823B (zh) 显示面板
WO2020258583A1 (zh) 显示面板以及显示装置
KR20050064356A (ko) 액정표시장치 및 그 제조방법
CN106293242A (zh) 一种触控显示面板及显示装置
TWI766291B (zh) 顯示裝置
CN113838865B (zh) 像素阵列基板
US11502114B2 (en) Display panel
CN114120925A (zh) 源极驱动电路及显示装置
TWI863699B (zh) 畫素陣列
US11443669B2 (en) Driving circuit and display device for improving electrical performance of circuit unit
CN113471222B (zh) 像素阵列基板
TWI830215B (zh) 畫素陣列基板
TWI802393B (zh) 畫素陣列基板
US11049891B2 (en) Pixel array substrate
CN109870241A (zh) 一种增加电容密度的红外探测器芯片

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20210323

Effective date of abandoning: 20241231

AV01 Patent right actively abandoned

Granted publication date: 20210323

Effective date of abandoning: 20241231

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned