CN212518757U - 一种基于lm5050芯片的冗余电路 - Google Patents

Abstract

本实用新型提供了一种基于LM5050芯片的冗余电路，包括：并联输出至电源总线上的多个供电支路，每个供电支路包括控制模块；该控制模块包括：LM5050控制芯片和MOS管，MOS管的G极连接LM5050控制芯片的控制引脚，MOS管的S极接本供电支路的供电端，MOS管的D极接本供电支路的输出端；本供电支路的供电端接LM5050控制芯片的检测输入引脚，本供电支路的输出端接LM5050控制芯片的检测输出引脚。本实用新型的冗余电路，在每个供电支路增加LM5050MK‑1/NOPB控制芯片检测供电端与输出端的压差，来控制MOS管的通断，实现冗余功能。具有压降小、功耗小、设计简单、易操作等特点。

Description

一种基于LM5050芯片的冗余电路

技术领域

本实用新型涉及电源电路领域，尤其涉及一种基于LM5050芯片的冗余电路。

背景技术

在电源应用和电力电子应用领域，电源或电池在给设备供电时，有些设备需要高可靠性的电源系统进行供电。为了提高供电系统的稳定性，增长使用时间，减小供电系统的故障率，会给供电系统做冗余处理。最简单的冗余就是在供电线路的输出端加肖特基二极管，但由于二极管压降大，当电流过大时，二极管上功耗高，效率低。

实用新型内容

本实用新型的目的是解决冗余设计中二极管压降大、功耗高、效率低的问题。

为此，本实用新型提供了一种基于LM5050芯片的冗余电路，实现本实用新型目的的技术方案如下：

一种基于LM5050芯片的冗余电路，包括：并联输出至电源总线上的多个供电支路，每个供电支路包括控制模块；

该控制模块包括：LM5050控制芯片、MOS管、连接在LM5050控制芯片和MOS管供电端的滤波电容，该滤波电容用于储能和滤波；

MOS管的G极连接LM5050控制芯片的控制引脚，MOS管的S极接本供电支路的供电端，MOS管的D极接本供电支路的输出端；本供电支路的供电端接LM5050控制芯片的检测输入引脚，本供电支路的输出端接LM5050控制芯片的检测输出引脚；

LM5050控制芯片持续监测供电端与输出端的压差，当供电端电压比输出端电压高时，MOS管导通，使本供电支路工作；当供电端电压比输出端电压低时，MOS关断，使本供电支路断开。

作为本实用新型的进一步改进，每个所述供电支路还包括供电端和滤波电容，供电端通过滤波电路进行滤波后才与MOS管的S极连接，所述滤波电容一端接供电端，另一端接地。

作为本实用新型的进一步改进，所述MOS管的D先接电阻、再接第一电容最后接地，电阻和第一电容串联，LM5050控制芯片的供电引脚连接在电阻和第一电容之间。

作为本实用新型的进一步改进，MOS管的D极通过第二电容接地。

与现有技术相比，本实用新型的有益效果是：

1、本实用新型的冗余电路，在每个供电支路增加LM5050MK-1/NOPB控制芯片检测供电端与输出端的压差，来控制MOS管的通断，实现冗余功能。具有压降小、功耗小、设计简单、易操作等特点。

2、相对于LM5050芯片中文资料中的电路图，本实用新型增加了输入的滤波电容C1和滤波电容C2，此电容有储能及滤波的作用，对于供电电路纹波大、负载纹波要求比较小的电路应用，可以通过增加滤波电容来提高和改善供电源质量，并且此电容类型和容值可以根据实际要求进行调整。

附图说明

图1为基于LM5050芯片的冗余电路原理图。

具体实施方式

下面结合附图所示的各实施方式对本实用新型进行详细说明，但应当说明的是，这些实施方式并非对本实用新型的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本实用新型的保护范围之内。

解决冗余设计中二极管压降大、功耗高、效率低的问题，本实施例提供了一种如图1所示的基于LM5050芯片的冗余电路。包含多个并联的供电支路及电源的输出端。其中，每个供电支路包括：供电端、滤波电路及控制电路。供电端为电池或电源模块输出端V1、V2，滤波电路为电容C1、C2，控制电路包括控制芯片U1、U2及MOS管Q1、Q2。

其中，控制芯片U1和U2包括控制引脚、检测引脚。所述控制引脚接MOS管的G极，检测引脚一端接供电端，另一端接输出端，通过检测压差控制MOS的开断，控制芯片U1，U2的供电引脚连接着电阻和电容之间。MOS管Q1的D极接电阻R1、电容C3到地，Q2的D极接电阻R2、电容C4到地，MOS管Q1的D极，通过电容C5接地，MOS管Q2的D极，通过电容C6接地。

本实施例提供的这种基于LM5050芯片的冗余电路，在每个供电支路增加控制芯片LM5050MK-1/NOPB检测供电端与输出端的压差，来控制MOS的通断，实现冗余功能。具有压降小、功耗小、设计简单、易操作等特点。

更具体地，如图1所示，实现输出为28V/10A的冗余设计。两个供电支路的供电端V1及V2正常输出均为28V，带载能力满足10A要求。第一个供电支路：供电端V1滤波电容C1(50V/220μF)，供电支路的控制电路包括控制芯片U1(型号LM5050MK-1/NOPB)及MOS管Q1(型号IPP060N06N,Vds＝60V，Imax＝35A).Q1的G极连接控制芯片U1的驱动端，S极接供电端V1；D极通过电容C5(50V/1μF)接地；D极接输出端,D极接电阻R1(100Ω)、电容C3(0.1μF)到地。U1的供电引脚连接着电阻R1(100Ω)和电容C3(0.1μF)之间，U1的IN脚接供电端及Q1的S极，U1的OUT脚接输出端。U1持续监测供电端V1与输出端Vout的压差，当V1电压比Vout电压高时，MOS管Q1导通，使本供电支路工作；当V1电压比Vout电压低时，MOS管Q1关断，使本供电支路与输出端断开。

更具体地，如图1所示，第二个供电支路：供电端V1滤波电容C2(50V/220μF)，供电支路的控制电路包括控制芯片U2(型号LM5050MK-1/NOPB)及MOS管Q2(型号IPP060N06N,Vds＝60V，Imax＝35A).Q1的G极连接控制芯片U2的驱动端，S极接供电端V2；D极通过电容C6(50V/1μF)接地；D极接输出端,D极接电阻R2(100Ω)、电容C4(0.1μF)到地。U1的供电引脚连接着电阻R2(100Ω)和电容C4(0.1μF)之间，U2的IN脚接供电端及Q2的S极，U2的OUT脚接输出端。两个支路的输出端接在一起。U2持续监测供电端V2与输出端Vout的压差，当V2电压比Vout电压高时，MOS管Q2导通，使本供电支路工作；当V2电压比Vout电压低时，MOS管Q2关断，使本供电支路与输出端断开。

以上实施例中，两个或多个支路的输出端接在一起，就形成了(n+1)冗余的电路设计。

上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种基于LM5050芯片的冗余电路，其特征在于，包括：并联输出至电源总线上的多个供电支路，每个供电支路包括控制模块；

该控制模块包括：LM5050控制芯片、MOS管、连接在LM5050控制芯片和MOS管供电端的滤波电容，该滤波电容用于储能和滤波；

MOS管的G极连接LM5050控制芯片的控制引脚，MOS管的S极接本供电支路的供电端，MOS管的D极接本供电支路的输出端；本供电支路的供电端接LM5050控制芯片的检测输入引脚，本供电支路的输出端接LM5050控制芯片的检测输出引脚；

LM5050控制芯片持续监测供电端与输出端的压差，当供电端电压比输出端电压高时，MOS管导通，使本供电支路工作；当供电端电压比输出端电压低时，MOS关断，使本供电支路断开。

2.根据权利要求1所述的冗余电路，其特征在于，每个所述供电支路还包括供电端和滤波电容，供电端通过滤波电路进行滤波后才与MOS管的S极连接，所述滤波电容一端接供电端，另一端接地。

3.根据权利要求1所述的冗余电路，其特征在于，所述MOS管的D先接电阻、再接第一电容最后接地，电阻和第一电容串联，LM5050控制芯片的供电引脚连接在电阻和第一电容之间。

4.根据权利要求1-3任一项所述的冗余电路，其特征在于，MOS管的D极通过第二电容接地。

Images