CN211320101U - 半导体结构 - Google Patents

Abstract

本实用新型涉及一种半导体结构，所述半导体结构包括：第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。所述半导体结构的性能不受压合过程的溢胶影响。

Description

半导体结构

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术

半导体晶圆的某些制造工艺中，比如图像传感器(CIS，MOS Image Sensor)的TSV(Through Silicon Via，硅通孔)工艺等，就包含了压合的工艺，将两片晶圆或者一片晶圆与一片基板通过压合(bonding)的工艺，粘合成一片集成的晶圆，形成产品功能，在一些工艺之中，还形成了空腔腔体。在此过程中，压合过程需要用到一些胶合的材料，使两片需要粘合的材料能够很好的结合在一起；而用于胶合的材料，大多数是液体状态，在胶合过程中，需要严格控制剂量，用量的控制失误或者控制困难，会出现溢胶现象，溢出至两片晶圆之间的空腔结构中，会导致液体材料流入到晶圆上的芯片图形上，例如图像传感单元被胶合材料覆盖，对产品性能及良率造成影响。

如何避免压合过程中，胶体溢出至芯片图形上，是目前亟待解决的问题。

实用新型内容

本实用新型所要解决的技术问题是，提供一种半导体结构，避免压合过程中的溢胶对产品性能的影响。

为了解决上述问题，本实用新型提供了一种半导体结构，包括：第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。

可选的，所述支撑结构形成于所述第一基底表面，所述第二基底通过粘胶压合于与所述支撑结构顶部。

可选的，所述支撑结构形成于所述第二基底表面，所述支撑结构通过粘胶压合于所述第一基底表面。

可选的，所述阻挡坝结构包括一个呈闭环图形的阻挡坝。

可选的，所述阻挡坝结构包括两个及两个以上呈闭环图形套嵌设置的阻挡坝，相邻阻挡坝之间具有一定间距。

可选的，所述器件图形包括凸起图形、凹陷图形中的至少一种。

可选的，所述阻挡坝结构的高度与所述器件图形高度相同或高于所述器件图形的高度。

可选的，所述第一基底上具有多个图形区域和多个阻挡坝结构，每个所述图形区域分别被所述阻挡坝结构及所述支撑结构包围。

本实用新型的半导体结构的形成方法，在两片基底进行压合的过程中，通过位于图形区域外围的阻挡坝结构阻挡溢出的粘胶，从而避免溢出的粘胶影响到器件图形，提高产品的良率。

附图说明

图1a至图1b为本实用新型现有技术的粘胶溢出覆盖芯片图形的结构示意图；

图2a至图3b为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图；

图4至图5为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术中，两片晶圆通过粘胶压合固定过程中，粘胶容易溢出，对晶圆表面的芯片性能造成影响。

请参考图1a和图1b，为压合过程中，粘胶溢出覆盖芯片图形的结构示意图。其中图1a为俯视示意图(未示出第二晶圆120)；图1b为剖面示意图。

第二晶圆120压合于所述第一晶圆110表面，第一晶圆110表面形成有芯片图形111，所述第一晶圆110和所述第二晶圆120之间形成有支撑结构130，围绕芯片图形111所在区域，使得所述第一晶圆110和所述第二晶圆120之间构成空腔140，所述芯片图形111位于所述空腔140内。所述支撑结构130顶部与所述第二晶圆120之间通过粘胶层131粘结。

由于粘胶在固化前是液态，在进行压合过程中，部分会溢出进入空腔140内覆盖边缘的芯片图形111，从而影响产品性能。

为了解决上述问题，实用新型人提出一种新的半导体结构的形成方法，避免压合过程中的溢胶影响产品性能。

以下面结合附图对本实用新型提供的半导体结构及其形成方法的具体实施方式做详细说明。

请参考图2a至图3b，为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图。

请参考图2a和图2b，提供第一基底200，所述第一基底200表面具有图形区域，所述图形区域内形成有器件图形201，所述第一基底200表面设置具有一定高度的阻挡坝结构210，以及支撑结构220，所述支撑结构220位于所述阻挡坝结构210外围，围绕所述图形区域设置，呈一封闭图形。图2a为所述第一基底200的俯视示意图，图2b为剖面示意图，其中仅示出了部分器件图形201。

所述第一基底200可以包括半导体衬底，例如单晶硅、绝缘体上硅等，还可以包括位于所述半导体衬底表面的介质层、金属连接层等。所述第一基底200可以为形成有若干芯片的晶圆，所述第一基底200表面具有芯片图形，所述芯片图形包括若干器件图形。所述器件图形201可以为凸起的图形结构，也可以为凹陷的图形结构，可以为长方形、圆形、矩形或者多边形等图形中的一种或多种，例如长条线、凹槽、通孔等。在一些具体实施方式中，所述器件图形201可以为图像传感器的像元阵列图形。该具体实施方式中，所述器件图形201为凸起图形。

所述支撑结构220环绕所述器件图形201所在的图形区域设置，用于支撑后续待压合于所述第一基底200上方的第二基底，从而在所述第一基底200与所述第二基底之间构成空腔，使得所述器件图形201位于空腔内。

所述阻挡坝结构210位于所述图形区域与所述支撑结构220之间，该具体实施方式中，所述阻挡坝结构210仅包括一个成闭环图形的阻挡坝，所述阻挡坝为单层的围栏形状，环绕所述图形区域设置，成为封闭图形。该具体实施方式中，所述阻挡坝结构210围成的区域为矩形，在其他具体实施方式中，也可以根据所述第一基底200上器件图形201的分布，围成圆形、多边形等其他封闭图形。所述阻挡坝结构210与所述支撑结构220之间的间距范围可以为1μm～1000μm，可以根据实际的材料解析能力及空间来设置，以使得所述阻挡坝结构210与所述支撑结构220之间有足够的空间容纳溢出的胶水。

该具体实施方式中，所述器件图形201为凸起图形结构，所述阻挡坝结构210可以与所述器件图形201的高度相同，或者高于所述器件图形201的高度。

在一个具体实施方式中，所述阻挡坝结构210还可以与所述器件图形201位于同一个光刻层，在通过刻蚀工艺在所述第一基底200表面形成所述器件图形201的同时，形成所述阻挡坝结构210，无需增加工艺步骤。此时，所述器件图形201与所述阻挡坝结构210的高度相同。

在其他具体实施方式中，也可以单独形成所述阻挡坝结构210，所述阻挡坝结构210的高度大于所述器件图形201的高度。

请参考图3a和图3b，在所述支撑结构220顶部涂敷粘胶301，将所述第二基底300压合于所述支撑结构220顶部，通过所述粘胶301固定。所述支撑结构220环绕所述图形区域设置使得所述第一基底200与所述第二基底300之间构成空腔302，所述器件图形201和所述阻挡坝结构210位于所述空腔302内。

所述第二基底300可以为半导体衬底，例如晶圆；也可以为其他基材，例如玻璃、塑料板等。该具体实施方式中，所述第一基底200上形成的器件图形为图像传感单元，所述第二基底300为玻璃。

该具体实施方式中，所述器件图形201均为凸起图形，所述阻挡坝结构210的高度与所述器件图形高度相同。所述阻挡坝结构210与所述器件图形201可以位于同一光刻层，可以在通过光刻、刻蚀工艺形成所述器件图形201的过程中，同时形成所述阻挡坝结构210。所述阻挡坝结构210与所述器件图形201可以通过对半导体衬底进行刻蚀，或对半导体衬底表面的外延层或介质层等材料层进行刻蚀得到。

在其他具体实施方式中，所述阻挡坝结构210的高度还可以高于所述器件图形201的高度，以进一步提高对粘胶301的阻挡效果。此时，可以单独形成所述阻挡坝结构210，具体的，可以在所述器件图形201形成之后，形成覆盖第一基底200以及所述器件图形201的阻挡材料层，然后对所述阻挡材料层进行刻蚀，形成所述阻挡坝结构210。

在所述支撑结构220的顶部涂敷液态的粘胶301，将所述第二基底300朝向所述第一基底200，压合于所述支撑结构220上。所述液态的粘胶受到挤压会溢出，进入所述第一基底200和所述第二基底300之间的空腔内。部分粘胶301也会溢出至所述支撑结构220的外侧(图中未示出)。

由于所述器件图形201所在图形区域外围设置有阻挡坝结构210，能够阻挡溢出的胶体，避免粘胶301进入到器件图形201所在区域内。

并且，由于所述溢出的粘胶301覆盖所述支撑结构220的至少部分侧壁，以及阻挡坝结构210的至少部分侧壁，提高了所述粘胶301与第一基底200之间的接触面积，从而可以进一步提高所述第一基底200与所述第二基底300之间的粘结强度，提高半导体结构的可靠性。

在其他具体实施方式中，所述支撑结构220还可以形成于所述第二基底300表面，此时，在进行压合时，在所述第二基底300上的支撑结构220的顶部涂覆粘胶，然后将所述第二基底300压合于所述第一基底200表面，所述支撑结构220位于所述阻挡坝结构210外围。压合过程中，粘胶溢出沿所述支撑结构侧壁以及所述阻挡坝结构210爬升，所述阻挡坝结构210依然能够阻挡粘胶进入器件图形201所在区域。

在其他具体实施方式中，还可以在所述第一基底200和第二基底300压合之后，在两者之间形成电连接，例如在第一基底200背面形成布线层，通过引线键合工艺，将所述第二基底300上的电连接结构与所述第一基底200背面的布线层连接；或者通过竖直的金属通孔实现两者之间的电连接等。在其他具体实施方式中，所述第一基底200和第二基底300之间也可以不用形成电学连接。本领域技术人员，可以根据具体的产品需求，合理进行设计，在此不再赘述。

上述半导体结构的形成方法，在两片基底进行压合的过程中，通过位于图形区域外围的阻挡坝结构阻挡溢出的粘胶，从而避免溢出的粘胶影响到器件图形，提高半导体结构的可靠性。

在其他具体实施方式中，在所述第一基底上可以形成多个图形区域和多个阻挡坝结构，每个所述图形区域分别被所述阻挡坝结构及所述支撑结构包围。例如，所述第一基底和第二基底均为晶圆，第一基底上形成有多个芯片结构，相邻芯片结构被支撑结构隔离，第二基底与第一基底压合后形成多个空腔，每个空腔内具有一个芯片结构。

请参考图4至图5，为本实用新型另一具体实施方式的半导体结构的形成过程的结构示意图。

请参考图4，该具体实施方式中，所述第一基底200表面的阻挡坝结构包括两个具有一定间距且套嵌设置的阻挡坝，分别为阻挡坝401和阻挡坝402。

在溢出粘胶较多的情况下，如图3a所示的单一围栏结构的阻挡坝结构201将无法完全挡住溢出的粘胶，部分溢出的粘胶会自所述阻挡坝结构201与支撑结构220之间的空间溢出，到达器件图形201所在区域。

为了进一步提高对溢出胶体的阻挡效果，该具体实施方式中，所述阻挡坝结构包括两个围栏状的阻挡坝401以及阻挡坝402，能够对溢出胶水进行双重阻挡。

在其他具体实施方式中，所述阻挡坝结构还可以包括三个或三个以上的套嵌设置的阻挡坝。相邻所述阻挡坝之间的间距范围可以为1μm～1000μm，根据实际的材料解析能力以及空间进行设置，以使得相邻阻挡坝之间有足够空间容纳溢出的胶水。

请参考图5，在所述支撑结构220顶部涂敷粘胶501，将所述第二基底300压合于所述支撑结构220顶部，通过所述粘胶501固定。所述支撑结构220环绕所述图形区域设置使得所述第一基底200与所述第二基底300之间构成空腔502，所述器件图形201和所述阻挡坝401和402位于所述空腔502内。

本实用新型的具体实施方式，还提供一种半导体结构。

请参考图3a和图3b，为本实用新型一具体实施方式的半导体结构的结构示意图。

该具体实施方式中，所述半导体结构包括：第一基底200，所述第一基底200表面具有图形区域，所述图形区域内形成有器件图形201；第二基底300，所述第二基底300通过支撑结构220压合于所述第一基底200表面，所述支撑结构220通过粘胶301与所述第一基底200和/或第二基底300粘结，所述支撑结构220环绕所述图形区域设置使得所述第一基底200与所述第二基底300之间构成空腔302，所述图形区域位于所述空腔302内；所述第一基底200表面还设置有位于所述空腔302内具有一定高度的阻挡坝结构210，所述阻挡坝结构210位于所述支撑结构220与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底200和第二基底300之间溢出的粘胶。

在一个具体实施方式中，所述支撑结构220形成于所述第一基底200表面，所述第二基底300通过粘胶301压合于与所述支撑结构220顶部。

在另一具体实施方式中，所述支撑结构220形成于所述第二基底300表面，所述支撑结构300通过粘胶压合于所述第一基底200表面。

所述第一基底200表面的器件图形201包括凸起图形、凹陷图形中的至少一种，可以为长方形、圆形、矩形或者多边形等图形中的一种或多种，例如长条线、凹槽、通孔等。在一些具体实施方式中，所述器件图形201可以为图像传感器的像元阵列图形。

该具体实施方式中，所述阻挡坝结构210为单层的围栏，环绕所述图形区域设置，成为封闭图形。该具体实施方式中，所述阻挡坝结构210围成的区域为矩形，在其他具体实施方式中，也可以根据所述第一基底200上器件图形201的分布，围成圆形、多边形等其他封闭图形。

在本实用新型的具体实施方式中，所述器件图形201为凸起图形结构，所述阻挡坝结构210与所述器件图形201的高度相同。进一步的，所述阻挡坝结构210与所述器件图形201的高度相同，位于同一个光刻层，可以同时形成。

在其他具体实施方式中，所述器件图形201高于所述器件图形201，以提高对粘胶301的阻挡效果。

请参考图5，为本实用新型另一具体实施方式的半导体结构的结构示意图。

该具体实施方式中，所述第一基底200表面的阻挡坝结构包括两个具有一定间距且套嵌设置的阻挡坝，分别为阻挡坝401和阻挡坝402，均为围栏状，能够对溢出胶水进行双重阻挡。

在其他具体实施方式中，所述阻挡坝结构还可以包括三个或三个以上的套嵌设置的阻挡坝。相邻所述阻挡坝之间的间距范围可以为1μm～1000μm，根据实际的材料解析能力以及空间进行设置，以使得相邻阻挡坝之间有足够空间容纳溢出的胶水。

在其他具体实施方式中，在所述第一基底上可以形成多个图形区域和多个阻挡坝结构，每个所述图形区域分别被所述阻挡坝结构及所述支撑结构包围。例如，所述第一基底和第二基底均为晶圆，第一基底上形成有多个芯片结构，相邻芯片结构被支撑结构隔离，第二基底与第一基底压合后形成多个空腔，每个空腔内具有一个芯片结构。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (8)

1.一种半导体结构，其特征在于，包括：

第一基底，所述第一基底表面具有图形区域，所述图形区域内形成有器件图形；

第二基底，所述第二基底通过支撑结构压合于所述第一基底表面，所述支撑结构通过粘胶与所述第一基底和/或第二基底粘结，所述支撑结构环绕所述图形区域设置使得所述第一基底与所述第二基底之间构成空腔，所述图形区域位于所述空腔内；

所述第一基底表面还设置有位于所述空腔内具有一定高度的阻挡坝结构，所述阻挡坝结构位于所述支撑结构与所述图形区域之间，呈一封闭图形，围绕所述图形区域设置，阻挡自所述第一基底和第二基底之间溢出的粘胶。

2.根据权利要求1所述的半导体结构，其特征在于，所述支撑结构形成于所述第一基底表面，所述第二基底通过粘胶压合于与所述支撑结构顶部。

3.根据权利要求1所述的半导体结构，其特征在于，所述支撑结构形成于所述第二基底表面，所述支撑结构通过粘胶压合于所述第一基底表面。

4.根据权利要求1所述的半导体结构，其特征在于，所述阻挡坝结构包括一个呈闭环图形的阻挡坝。

5.根据权利要求1所述的半导体结构，其特征在于，所述阻挡坝结构包括两个及两个以上呈闭环图形套嵌设置的阻挡坝，相邻阻挡坝之间具有间距。

6.根据权利要求1所述的半导体结构，其特征在于，所述器件图形包括凸起图形、凹陷图形中的至少一种。

7.根据权利要求1所述的半导体结构，其特征在于，所述阻挡坝结构的高度与所述器件图形高度相同或高于所述器件图形的高度。

8.根据权利要求1所述的半导体结构，其特征在于，所述第一基底上具有多个图形区域和多个阻挡坝结构，每个所述图形区域分别被所述阻挡坝结构及所述支撑结构包围。

Images