CN209927982U - 一种m.2 pcie信号测试治具 - Google Patents
一种m.2 pcie信号测试治具 Download PDFInfo
- Publication number
- CN209927982U CN209927982U CN201920486633.6U CN201920486633U CN209927982U CN 209927982 U CN209927982 U CN 209927982U CN 201920486633 U CN201920486633 U CN 201920486633U CN 209927982 U CN209927982 U CN 209927982U
- Authority
- CN
- China
- Prior art keywords
- pcie
- signal
- layer
- test fixture
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 95
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- 239000007787 solid Substances 0.000 claims abstract 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 238000009434 installation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012093 association test Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型提出了一种M.2 PCIE信号测试治具，测试治具为NVME固态硬盘结构。测试治具板卡的前端为M.2 PCIE金手指，且PCIE金手指上设置有安装孔，测试治具板卡的尾端设置有卡扣凹槽。其中安装孔的位置可以在金手指中线的上方或者下方，在M.2连接器与PCIE金手指上的安装孔连接测试时，安装孔的位置使Clock信号和TX信号位于测试治具板卡的表层，增加了测试的便利性。测试治具板卡的底层包括线缆固定卡扣；固定卡扣为分片式卡扣，方便测试线缆的固定与引出，同时避免安装过程中测试点的松动造成的不稳定连接。本实用新型可满足任意结构下的PCIE信号的测试，保证板卡信号完整性测试，提供产品性能。
Description
技术领域
本实用新型涉及信号测试治具技术领域，具体提供了一种M.2 PCIE信号测试治具。
背景技术
M.2接口，是Intel推出的一种替代MSATA新的接口规范。与MSATA相比， M.2主要有两个方面的优势。第一是速度方面的优势。M.2接口有两种类型： Socket 2(B key——ngff)和Socket 3(M key——nvme)。Socket2支持SATA、PCI-E X2接口，而如果采用PCI-E×2接口标准，最大的读取速度可以达到700MB/s，写入也能达到550MB/s。而其中的Socket 3可支持PCI-E×4 接口，理论带宽可达4GB/s。第二个是体积方面的优势。虽然，MSATA的固态硬盘体积已经足够小了，但相比M.2接口的固态硬盘，MSATA仍然没有任何优势可言。M.2标准的SSD同mSATA一样可以进行单面NAND闪存颗粒的布置，也可以进行双面布置，其中单面布置的总厚度仅有2.75mm，而双面布置的厚度也仅为3.85mm。而mSATA在体积上的劣势就明显的多。另外，即使在大小相同的情况下，M.2也可以提供更高的存储容量。
目前M.2 PCIE业界常用的是Wilder Technology设计的2款测试治具， Socket 2与Socket 3，Socket 2治具板卡尺寸较大，测试时经常会遇到结构干涉无法测试的情况。PCI-E Socket 3试治具板卡尺寸较大，且连接稳定性差，测试时经常会遇到结构干涉无法测试的情况，导致存在很大的局限性。
发明内容
针对以上缺点，本实用新型实施例提出了一种M.2 PCIE信号测试治具，可以满足不同结构下链路的M.2 PCIE信号的全覆盖测试。
一种M.2 PCIE信号测试治具，所述测试治具为NVME固态硬盘结构；
所述测试治具板卡的前端为M.2 PCIE金手指，且所述PCIE金手指上设置有安装孔；所述测试治具板卡的尾端设置有卡扣凹槽；
在M.2连接器与PCIE金手指上的安装孔连接测试时，所述安装孔的位置使Clock信号和TX信号位于所述测试治具板卡的表层；
所述测试治具板卡的底层包括线缆固定卡扣；所述固定卡扣为分片式卡扣。
进一步的，所述安装孔的位置位于所述PCIE金手指中线的上方或下方。
进一步的，所述线缆固定卡扣包括第一固定卡扣、第二固定卡扣和L型弹片；
所述L型弹片的一端与第一固定卡扣的上端固定，并且所述L型弹片绕第一固定卡扣旋转至与所述第二固定卡扣重合。
进一步的，所述测试治具为4层PCB板，包括表层、底层、L2层和L3层；
所述表层为Clock与PCIE TX信号的连接器层；
所述底层为PCIE RX连接器层；
所述L2层和L3层均为信号层。
进一步的，所述L2层用于传输4对PCIE TX信号及4对Clock信号；
所述L3层用于传输4对RX信号。
进一步的，所述L2层与L3层之间设置用于隔离信号的PP层。
进一步的，所述PCIE TX信号的走线线长、Clock信号的走线线长和RX 信号的走线线长均相同。
进一步的，所述PCIE TX信号与RX信号采用垂直交叉走线。
进一步的，所述测试治具的连接器为SMP连接器。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本实用新型实施例提出了一种M.2 PCIE信号测试治具，测试治具为NVME 固态硬盘结构。测试治具板卡的前端为M.2 PCIE金手指，且PCIE金手指上设置有安装孔，测试治具板卡的尾端设置有卡扣凹槽，其中安装孔的位置可以在金手指中线的上方或者下方，在M.2连接器与PCIE金手指上的安装孔连接测试时，安装孔的位置使Clock信号和TX信号位于测试治具板卡的表层，增加了测试的便利性。测试治具板卡的底层包括线缆固定卡扣；固定卡扣为分片式卡扣，方便测试线缆的固定与引出，同时避免安装过程中测试点的松动造成的不稳定连接。另外该测试治具采用4层板卡设计，表层为Clock与 PCIE TX信号的连接器层，底层为PCIE RX连接器层；L2和L3层为信号层，采用双信号层设计，且L2与L3层间采用PP层进行隔离，L2层走PCIE TX信号和Clock信号以及L3层走RX信号的走线线长做等长处理，保证引入损耗的一致性。且TX信号与RX信号走线避免平行布线，尽量走垂直交叉模式尽可能的避免信号串扰较大。本实用新型提出一种M.2 PCIE信号测试治具板。结构设计与NVMW固态硬盘一致，可满足任意结构下的PCIE信号的测试，保证板卡信号完整性测试，提供产品性能。
附图说明
图1是本实用新型实施例1提出的一种M.2 PCIE信号测试治具平面示意图；
图2是本实用新型实施例1提出的一种M.2 PCIE信号测试治具的表层结构示意图；
图3是本实用新型实施例1提出的一种M.2 PCIE信号测试治具的底层结构示意图；
图4是本实用新型实施例1提出的一种M.2 PCIE信号测试治具的底层线缆卡扣结构示意图；
图5是本发明实施例1提出的一种M.2 PCIE信号测试治具板卡设计叠层示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。
实施例1
本实用新型实施例1一种M.2 PCIE信号测试治具，如图1所示是本实用新型实施例1提出的一种M.2 PCIE信号测试治具平面示意图；
该测试治具采用固态硬盘结构，测试治具板卡的前端为M.2 PCIE金手指，尾端设置有卡扣凹槽。与卡扣搭配可实现测试治具稳定、可靠的连接。另外硬盘接口方向的水平方向是没有结构遮挡，因此也可以方便线缆与测试治具连接后的走线引出。
PCIE金手指上设置有安装孔，在M.2连接器与PCIE金手指上的安装孔连接测试时，安装孔的位置使Clock信号和TX信号位于测试治具板卡的表层；安装孔的位置位于PCIE金手指中线的上方或下方。
测试治具板卡的底层包括线缆固定卡扣；固定卡扣为分片式卡扣。
测试治具采用4层PCB板，包括表层、底层、L2层和L3层；如图2所示为本实用新型实施例1提出的一种M.2 PCIE信号测试治具的表层结构示意图。表层用于Clock与PCIE TX信号的连接器层。测试PCIE信号时需要同时使用到Clock与TX信号，因此测试时表层需要连接4根线缆，为方便操作，金手指开口设计两个方向，保证在不同开口方向下测试时Clock及TX信号始终在表层。
底层为PCIE RX连接器层，如图3所示为本实用新型实施例1提出的一种M.2 PCIE信号测试治具的底层结构示意图。为了方便底层线缆的出线空间，在底层设计有线缆固定卡扣，方便测试线缆的固定与引出，同时避免安装过程中测试点的松动造成的不稳定连接。如图4所示为本实用新型实施例1提出的一种M.2 PCIE信号测试治具的底层线缆卡扣结构示意图。线缆固定卡扣包括第一固定卡扣、第二固定卡扣和L型弹片；L型弹片的一端与第一固定卡扣的上端固定，并且L型弹片绕第一固定卡扣旋转至与第二固定卡扣重合。底层线缆卡扣采用分片式卡扣，上方采用别针的原理设计，操作简单方便，且重复使用率高，使用周期长。
底层线缆固定卡扣的设计采用塑料材质，避免使用铁质材料，一来防止铁质卡扣接触板卡导电，二来防止铁质卡扣对线缆信号的屏蔽作用。
如图5所示为本发明实施例1提出的一种M.2 PCIE信号测试治具板卡设计叠层示意图。L2层和L3层均为信号层，L2层用于传输4对PCIE TX信号及4对Clock信号；L3层用于传输4对RX信号。为避免双信号层串扰较大， L2与L3层间采用PP层进行隔离，而且，PCIE TX信号的走线线长、Clock信号的走线线长和RX信号的走线线长均相同，保证引入损耗的一致性，例如走线线长均设定为2000+-mil。TX信号与RX信号走线避免平行布线，尽量走垂直交叉模式。为对信号进行区分，在表层对各个信号线使用丝印进行区分，方便量测，金手指尺寸设计遵从NVME固态硬盘尺寸。
为保证PCIE测试一致性，测试治具的连接器为SMP连接器，SMP连接器体积较小，可节约板卡空间，另外协会测试PCIE均使用SMA-SMP线缆，本治具采用SMP连接器也可避免引入不必要的线缆转接线，减少整链路的能量衰减。
在测试时首先将测试线缆连接到示波器上，然后将测试线缆连接到M.2 信号测试治具上，如测试TX链路则连接Clock及对应的TX链路，如测试RX 链路则需连接Clock、对应的TX链路以及对应的RX链路，并将连接RX链路的线缆使用底层固定卡扣进行固定；然后将M.2金手指链接到待测板卡M.2 连接器上，然后用卡扣将尾部固定，完成测试治具与示波器的连接，进而实现PCIE TX、RX链路的信号测试。
尽管说明书及附图和实施例对本实用新型创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本实用新型创造进行修改或者等同替换；而一切不脱离本实用新型创造的精神和范围的技术方案及其改进，其均涵盖在本实用新型创造专利的保护范围当中。
Claims (9)
1.一种M.2 PCIE信号测试治具，其特征在于，所述测试治具为NVME固态硬盘结构；
所述测试治具板卡的前端为M.2 PCIE金手指，且所述PCIE金手指上设置有安装孔；所述测试治具板卡的尾端设置有卡扣凹槽；
在M.2连接器与PCIE金手指上的安装孔连接测试时，所述安装孔的位置使Clock信号和TX信号位于所述测试治具板卡的表层；
所述测试治具板卡的底层包括线缆固定卡扣；所述固定卡扣为分片式卡扣。
2.根据权利要求1所述的一种M.2 PCIE信号测试治具，其特征在于，所述安装孔的位置位于所述PCIE金手指中线的上方或下方。
3.根据权利要求1所述的一种M.2 PCIE信号测试治具，其特征在于，所述线缆固定卡扣包括第一固定卡扣、第二固定卡扣和L型弹片；
所述L型弹片的一端与第一固定卡扣的上端固定，并且所述L型弹片绕第一固定卡扣旋转至与所述第二固定卡扣重合。
4.根据权利要求1所述的一种M.2 PCIE信号测试治具,其特征在于，所述测试治具为4层PCB板，包括表层、底层、L2层和L3层；
所述表层为Clock与PCIE TX信号的连接器层；
所述底层为PCIE RX连接器层；
所述L2层和L3层均为信号层。
5.根据权利要求4所述的一种M.2 PCIE信号测试治具,其特征在于，
所述L2层用于传输4对PCIE TX信号及4对Clock信号；
所述L3层用于传输4对RX信号。
6.根据权利要求4或5所述的一种M.2 PCIE信号测试治具,其特征在于，所述L2层与L3层之间设置用于隔离信号的PP层。
7.根据权利要求5所述的一种M.2 PCIE信号测试治具,其特征在于，所述PCIE TX信号的走线线长、Clock信号的走线线长和RX信号的走线线长均相同。
8.根据权利要求5所述的一种M.2 PCIE信号测试治具,其特征在于，所述PCIE TX信号与RX信号采用垂直交叉走线。
9.根据权利要求1所述的一种M.2 PCIE信号测试治具，其特征在于，所述测试治具的连接器为SMP连接器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920486633.6U CN209927982U (zh) | 2019-04-11 | 2019-04-11 | 一种m.2 pcie信号测试治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920486633.6U CN209927982U (zh) | 2019-04-11 | 2019-04-11 | 一种m.2 pcie信号测试治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209927982U true CN209927982U (zh) | 2020-01-10 |
Family
ID=69073115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920486633.6U Active CN209927982U (zh) | 2019-04-11 | 2019-04-11 | 一种m.2 pcie信号测试治具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209927982U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111579825A (zh) * | 2020-05-28 | 2020-08-25 | 浪潮电子信息产业股份有限公司 | 一种pcie信号测试治具及其测试线缆辅助支撑工装 |
| CN112601235A (zh) * | 2020-11-20 | 2021-04-02 | 浪潮电子信息产业股份有限公司 | 一种wlan接口的测试系统及测试方法 |
-
2019
- 2019-04-11 CN CN201920486633.6U patent/CN209927982U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111579825A (zh) * | 2020-05-28 | 2020-08-25 | 浪潮电子信息产业股份有限公司 | 一种pcie信号测试治具及其测试线缆辅助支撑工装 |
| CN112601235A (zh) * | 2020-11-20 | 2021-04-02 | 浪潮电子信息产业股份有限公司 | 一种wlan接口的测试系统及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105319787B (zh) | 液晶显示模组 | |
| CN209927982U (zh) | 一种m.2 pcie信号测试治具 | |
| US20130115819A1 (en) | Adapter card for pci express x1 to compact pci express x1 | |
| US8834184B2 (en) | Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates | |
| CN108153630A (zh) | 一种信号测试装置 | |
| CN107145416A (zh) | 一种支持ocp接口的pcie信号测试方法及测试治具系统 | |
| CN103630824A (zh) | 芯片同测系统 | |
| CN202217264U (zh) | 一种整机调试系统 | |
| CN108089955A (zh) | 一种基于OCuLink接口的PCIE信号测试治具及测试方法 | |
| CN203365483U (zh) | 用于电路板的金手指探测的探测装置 | |
| CN204102578U (zh) | 嵌入式单板的ddr颗粒信号测试治具 | |
| CN108107237A (zh) | 一种Slimline接口的SATA信号测试治具及测试方法 | |
| CN202694326U (zh) | 一种测试装置 | |
| CN201035106Y (zh) | 测试模块 | |
| CN102686007B (zh) | 具有高速差分信号布线结构的印刷电路板 | |
| US20120217977A1 (en) | Test apparatus for pci-e signals | |
| US7868625B2 (en) | Slot interposer probe | |
| CN201238138Y (zh) | 连接背板的sas线缆 | |
| CN206178773U (zh) | 一种改进的nvme ssd测试治具 | |
| CN102567167A (zh) | mSATA接口测试卡及测试系统 | |
| CN100401084C (zh) | 一种插卡测试装置 | |
| CN101131398B (zh) | 集成电路测试装置 | |
| CN201141871Y (zh) | 晶圆针测机的转换接口装置 | |
| CN211292983U (zh) | 一种sata测试治具 | |
| US20140028338A1 (en) | Shield pin arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |