[go: up one dir, main page]

CN208706624U - 电子集成电路芯片 - Google Patents

电子集成电路芯片 Download PDF

Info

Publication number
CN208706624U
CN208706624U CN201821113815.0U CN201821113815U CN208706624U CN 208706624 U CN208706624 U CN 208706624U CN 201821113815 U CN201821113815 U CN 201821113815U CN 208706624 U CN208706624 U CN 208706624U
Authority
CN
China
Prior art keywords
chip
groove
integrated circuit
insulating layer
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201821113815.0U
Other languages
English (en)
Inventor
M·罗维瑞
M·布夫尼彻尔
E·拉孔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Application granted granted Critical
Publication of CN208706624U publication Critical patent/CN208706624U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

本公开的实施例涉及电子集成电路芯片。该电子集成电路芯片，包括：半导体衬底；形成在所述半导体衬底中的一个或多个电子部件；以及聚氟乙烯的绝缘层，所述聚氟乙烯的绝缘层的厚度介于100nm和3μm之间，所述聚氟乙烯的绝缘层覆盖所述半导体衬底的限定所述集成电路芯片的外周界的侧向面。

Description

电子集成电路芯片
技术领域
本申请涉及电子集成电路芯片领域。
背景技术
电子集成电路芯片常规上包括在半导体晶圆被切块之前被形成在半导体晶圆中的一个或多个电子部件，并且在一个面上包括一个或多个接触金属化(例如焊盘)，该接触金属化期望被焊接到集成电路芯片外侧的外部器件，例如印刷电路板或另一集成电路芯片。
在某些应用中，需要可以被直接使用而无需封装的集成电路芯片，特别地是二极管，更特别地是保护二极管，其中集成电路芯片的侧向面或侧部被涂覆有电气绝缘层。以这种方式对集成电路芯片进行侧向绝缘使得尤其可以当进行焊接时防止焊料向集成电路芯片的侧部(侧面)的潜在蠕动，这可能导致在集成电路芯片的衬底与电极之间形成短路。
图1是由虚线界定并且由半导体晶圆3(例如硅晶圆)的上表面形成的二极管1的截面视图。在这个阶段，二极管1与晶圆3是一体的。
二极管1由位于半导体晶圆3的p掺杂区域7内的n掺杂阱5所形成。阱5例如由区域7的上表面形成并且在区域7的上表面处形成。
接触区域9、接触区域11分别被形成在阱5和区域7中。区域9是n掺杂的并且具有高于n掺杂阱的掺杂水平的n+掺杂水平。区域11是p掺杂的并且具有高于区域7的掺杂水平的p+掺杂水平。
阴极接触13和阳极接触15被形成在接触区域9、接触区域11上。阳极接触15被形成在接触区域11上(图1中的右侧)。阴极接触13被形成在接触区域9上(图1中的左侧)。接触13和接触15由金属制成、由金属的叠加制成、或者由各种金属的合金制成。
除了接触13、接触15之外，这一结构的上表面被覆盖有钝化层17。
实际上，可以从同一个半导体晶圆3同时制造多个二极管或其他电子部件。为简单起见，这里仅示出了单个二极管1。
图2是用于制造侧向绝缘的集成电路芯片19的方法的步骤的截面视图。该集成电路芯片19是期望在没有封装的情况使用的集成电路芯片。举例来说，集成电路芯片19包括二极管，该二极管与参照图1所描述的二极管1相同。
在该步骤中，完全包围(当从上方看时，环绕)集成电路芯片19的沟槽23被加以蚀刻。沟槽23限定集成电路芯片19的侧向面。沟槽23延伸到晶圆3中的深度大于或等于集成电路芯片19的期望厚度。沟槽23不是贯通的沟槽，即它不会一直延伸到晶圆3的下表面。
常规地，沟槽23借助于深反应离子蚀刻工艺或借助于被称为Bosch(博世)工艺的蚀刻工艺来制造(这种类型的工艺在美国专利第5,501,893号中描述，该专利通过引用被并入)。这种工艺导致在沟槽23的壁上形成聚合物层。该聚合物层通常被认为是污染物。因此，蚀刻工艺之后是用以除去聚合物层的化学清洁步骤。
接下来，例如二氧化硅层的绝缘层被保形地沉积在沟槽23中，以使沟槽的壁绝缘，如上所述，沟槽的壁形成集成电路芯片19的侧向壁。然后，半导体晶圆3经由其背面被切割，以通过将集成电路芯片19与晶圆3分离来单个化集成电路芯片19。
本领域需要一种改进的电子集成电路芯片。
实用新型内容
本公开的实施例提供至少部分地现有技术的上述问题的电子集成电路芯片。
在一个实施例中，一种电子集成电路芯片包括：半导体衬底；被形成在所述半导体衬底中的一个或多个电子部件；以及聚氟乙烯的绝缘层，所述聚氟乙烯的绝缘层的厚度介于100nm和3μm之间，所述聚氟乙烯的绝缘层覆盖所述电子集成电路芯片的侧向面。
由此，提供了电子集成电路芯片的改进方案。
附图说明
这些特征和优势以及其他特征和优势将在以下参考附图中给出的特定实施例的非限制性描述中进行详细描述，其中
图1，如上所述，是二极管的横截面图；
图2，如上所述，是一种用于制造侧向绝缘的集成电路芯片的方法的步骤的横截面图；以及
图3A至图3F是一种用于制造侧向绝缘的集成电路芯片的方法的一个实施例的步骤的横截面图。
具体实施方式
在各附图中，相同元件已经由相同的标号来表示，并且，另外，各附图并未按照比例绘制。为清楚起见，仅示出了用于理解所描述的实施例的那些元件，并且对其进行了详细描述。特别是，并未对集成电路中容易包含的各种电子设备进行详细描述，所述实施例与通常包含于集成电路芯片中的大多数电子电路相兼容。
在以下描述中，当引用绝对位置的修饰符时，例如术语“左”、“右”等，或者是相对位置的修饰符时，例如术语“上”、“下”等，或者是定向的修饰符时，例如术语“垂直”等，参考图中所讨论的元件的定向。除非另有说明，否则“大约”意味着在10％以内，以及优选地意味着在5％以内。
图3A至图3F是用于制造如图1所示的集成电路芯片1的类型的侧向绝缘的集成电路芯片25的方法的一个实施例的相继步骤的横截面图。集成电路芯片25是用于在无封装情况下使用的集成电路芯片。以示例的方式，集成电路芯片25包括与参照图1所述的二极管相同的二极管。在这些图中，与图1中相同的元件由相同的标号来表示。
本文所呈现方法允许集成电路芯片25从处理半导体晶圆中单个化，并且具有待绝缘的侧面。为实现这一点，将完全围绕集成电路芯片25的外围沟槽33蚀刻进半导体晶圆29中，其中形成集成电路芯片25。然后，经由半导体晶圆29的背面来减薄半导体晶圆29，以便通过将集成电路芯片25与半导体晶圆29分离来使集成电路芯片25单个化。
在图3A的步骤中，二极管被形成在晶圆29中，然后通过掩模层31掩蔽该结构。掩模层31是，例如，抗蚀剂或者由二氧化硅层和抗蚀剂层组成。掩模层31被蚀刻，例如，通过光刻法，以便于形成蚀刻掩模。
下一步，通过遵循由掩模层31施加的形状来蚀刻沟槽33。使用离子束在室温蚀刻沟槽33。该离子束由六氟化硫(SF6)蚀刻等离子体产生。这种类型的蚀刻只是相对地各向异性，即，其在垂直方向蚀刻硅，但是，在水平方向上更少程度地对其进行蚀刻。因此，沟槽33具有相对平的底部以及相对圆的侧向壁。在这个阶段，沟槽还不够深以形成集成电路芯片25的侧向壁。沟槽33的深度在50μm与250μm之间，例如约为150μm，并且其宽度在5μm与80μm之间，例如约为50μm。
在图3B的步骤中，图3A的结构经受钝化等离子体。例如，钝化等离子体是八氟环丁烷(C4F8)等离子体。钝化等离子体在沟槽33的壁上形成电绝缘钝化层35。暴露于钝化等离子体的持续时间在例如1秒到7秒之间，约为3秒。该钝化层的目的是在随后的蚀刻步骤期间保护沟槽33的侧向壁。该钝化层35由聚氟乙烯(CxFy)组成。钝化层35的厚度在例如50nm到100nm之间，例如约为200nm。
在图3C的步骤中，通过与如在参照图3A所述的相同类型的新的相对各向异性的蚀刻操作来加深沟槽。由于沟槽33的侧向壁受钝化层35的保护，因此仅蚀刻沟槽33的底部。新形成部分形状类似于图3A中所描述的蚀刻部分。因此，沟槽33的深度基本上是图3A的沟槽的两倍。
在图3D的步骤中，新沟槽33经受钝化等离子体。该步骤与参考图3B所描述的步骤相同。其允许沟槽33的侧向壁再此受到保护，以用于随后的蚀刻步骤。
图3E示出了在相继地执行参照图3A和图3C描述的那些类型的多个相对各向异性蚀刻步骤以及图3B和图3D描述的那些类型的钝化步骤，直到沟槽33达到大于集成电路芯片25的厚度的深度之后的外围沟槽33的状态。在图3E中，所示的蚀刻和钝化步骤的数目是任意的。外围沟槽33的最终深度，例如比集成电路芯片25的厚度大10μm到50μm。然而，沟槽33仍然不是贯通沟槽，即，其不会一直延伸到晶圆29的下表面。
最后的钝化步骤比先前的每个钝化步骤都长。该步骤的持续时间在10秒到7分钟之间，例如约为2分钟，以便在二极管的侧向面上形成厚度在100nm到3μm之间的聚合物层，例如约为1μm。
然后，例如通过湿法蚀刻来去除掩模层31。
在现有技术中，在Bosch蚀刻工艺类型的蚀刻工艺结束时，执行化学清洁步骤，允许去除形成在沟槽壁上的钝化层，因为其被认为是污染物。因此，该层由另一绝缘层代替，例如氧化硅层。
在本文所述的方法中，替代地保留聚合物层以使集成电路芯片的侧向面绝缘，因为这是制造过程的最后一步，以及因此聚合物层不会污染其他步骤。该方法的一个优势是通过跳过至少一个清洁步骤和一个沉积新绝缘层的步骤来减少步骤的数目。
在图3F的步骤中，半导体晶圆29经由其下表面而被减薄。预先将粘合剂载体膜(也成为处理部(handle)，未在图3F中示出)施加到组件的上表面，以确保在减薄步骤期间将具有集成电路芯片的晶圆保持在适当位置。晶圆29经由其背面被减薄，直到抵达沟槽33的底部，从而将集成电路芯片25与晶圆29的其余部分分离来单个化集成电路芯片25。例如，通过切割晶圆的背面直到集成电路芯片具有期望的厚度来实现衬底或者晶圆29的减薄。在减薄之前，半导体晶圆29的厚度在例如400μm到800μm之间，例如约为600μm。在减薄之后，集成电路芯片25的厚度在100μm到300μm之间，例如约为150μm。
然后可以在粘合膜上提取集成电路芯片25，以便将它们安装在电子设备中。然后，集成电路芯片25具有由聚氟乙烯(CxFy)层电绝缘的侧向壁。
因此，本实施例目的是其中保留和优化在钝化步骤中形成的聚合物层的Bosch蚀刻过程。
已经描述了特定实施例。对于本领域技术人员来说，各种变型和修改是显而易见的。尤其是，已经针对包括二极管的集成电路芯片的情况描述了该方法，但是其可以应用于包括任何其他部件的集成电路芯片。
此外，实际上，在同一个半导体晶圆上同时形成包括各种组件的多个电子集成电路芯片。
在一个实施例中，一种用于从半导体晶圆制造侧向绝缘的集成电路芯片的方法包括下列相继的步骤：形成外围沟槽，所述外围沟槽侧向地界定待形成的所述集成电路芯片，所述外围沟槽的深度大于或等于所述集成电路芯片的期望厚度，其中形成通过重复下列相继的步骤来完成：使用六氟化硫等离子体进行离子蚀刻、以及使用八氟环丁烷等离子体钝化所述外围沟槽部，使得在完成形成所述外围沟槽的步骤时，所述外围沟槽的侧向壁被由聚氟乙烯制成的绝缘层覆盖；以及在不执行移除所述绝缘层的先前步骤的情况下，经由下表面减薄所述半导体晶圆，直到到达所述外围沟槽的底部。
根据一个实施例，最后钝化步骤的持续时间比先前钝化步骤的持续时间长至少50％。
根据一个实施例，最后钝化步骤的持续时间介于10秒和7分钟之间。
根据一个实施例，所述绝缘层的厚度介于100nm和3μm之间。
根据一个实施例，所述沟槽的深度比所述集成电路芯片的期望厚度大10μm至50μm。
根据一个实施例，所述沟槽的宽度介于5μm和80μm之间。

Claims (1)

1.一种电子集成电路芯片，其特征在于，所述电子集成电路芯片包括：
半导体衬底；
形成在所述半导体衬底中的一个或多个电子部件；以及
聚氟乙烯的绝缘层，所述聚氟乙烯的绝缘层的厚度介于100nm和3μm之间，所述聚氟乙烯的绝缘层覆盖所述半导体衬底的限定所述集成电路芯片的外周界的侧向面。
CN201821113815.0U 2017-07-13 2018-07-13 电子集成电路芯片 Withdrawn - After Issue CN208706624U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1756678 2017-07-13
FR1756678A FR3069102A1 (fr) 2017-07-13 2017-07-13 Procede de fabrication de puces isolees lateralement

Publications (1)

Publication Number Publication Date
CN208706624U true CN208706624U (zh) 2019-04-05

Family

ID=60955108

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821113815.0U Withdrawn - After Issue CN208706624U (zh) 2017-07-13 2018-07-13 电子集成电路芯片
CN201810771205.8A Active CN109256334B (zh) 2017-07-13 2018-07-13 用于制造侧向绝缘的集成电路芯片的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810771205.8A Active CN109256334B (zh) 2017-07-13 2018-07-13 用于制造侧向绝缘的集成电路芯片的方法

Country Status (4)

Country Link
US (1) US10643856B2 (zh)
EP (1) EP3432352A1 (zh)
CN (2) CN208706624U (zh)
FR (1) FR3069102A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256334A (zh) * 2017-07-13 2019-01-22 意法半导体(图尔)公司 用于制造侧向绝缘的集成电路芯片的方法
CN112018089A (zh) * 2019-05-31 2020-12-01 芯恩（青岛）集成电路有限公司 半导体电容器及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573558B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
US10840128B2 (en) * 2019-01-14 2020-11-17 Tower Semiconductors Ltd. Semiconductor device having a radio frequency circuit and a method for manufacturing the semiconductor device
TWI757127B (zh) * 2021-02-19 2022-03-01 南亞科技股份有限公司 製造半導體裝置的方法
CN114005849A (zh) * 2021-10-28 2022-02-01 厦门士兰明镓化合物半导体有限公司 微发光二级管的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2378324A1 (fr) * 1977-01-20 1978-08-18 Radiotechnique Compelec Perfectionnement a la realisation de dispositifs d'affichage
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8951915B2 (en) * 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
CN102931095A (zh) * 2012-10-10 2013-02-13 日月光半导体制造股份有限公司 封装基板的制造方法及其半导体封装结构
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
US9496337B2 (en) * 2013-12-19 2016-11-15 Infineon Technologies Austria Ag Method for producing a semiconductor device having a beveled edge termination
FR3040532B1 (fr) * 2015-08-31 2017-10-13 St Microelectronics Tours Sas Puce a montage en surface
FR3069102A1 (fr) * 2017-07-13 2019-01-18 Stmicroelectronics (Tours) Sas Procede de fabrication de puces isolees lateralement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256334A (zh) * 2017-07-13 2019-01-22 意法半导体(图尔)公司 用于制造侧向绝缘的集成电路芯片的方法
CN109256334B (zh) * 2017-07-13 2023-07-21 意法半导体(图尔)公司 用于制造侧向绝缘的集成电路芯片的方法
CN112018089A (zh) * 2019-05-31 2020-12-01 芯恩（青岛）集成电路有限公司 半导体电容器及其制作方法

Also Published As

Publication number Publication date
EP3432352A1 (fr) 2019-01-23
FR3069102A1 (fr) 2019-01-18
US20190019687A1 (en) 2019-01-17
US10643856B2 (en) 2020-05-05
CN109256334B (zh) 2023-07-21
CN109256334A (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
CN208706624U (zh) 电子集成电路芯片
US9312217B2 (en) Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
CN103258744B (zh) 制造半导体器件的方法及半导体器件
US7419906B2 (en) Method for manufacturing a through conductor
US9455192B2 (en) Kerf preparation for backside metallization
TW201803020A (zh) 半導體裝置的形成方法
CN105023909A (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
CN104009069B (zh) 器件和用于制造器件的方法
CN109326579B (zh) 半导体装置及其制作方法
US11935816B2 (en) Conductive feature with non-uniform critical dimension and method of manufacturing the same
TWI871516B (zh) 一種去除在閘極結構上方的階梯高度的方法
EP2693467A1 (en) A method of producing a semiconductor device having an interconnect through the substrate
US8389404B2 (en) Semiconductor device and method for manufacturing the same
KR101503535B1 (ko) 반도체 장치의 제조 방법
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
WO2019193067A1 (en) Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via
US20220076943A1 (en) Semiconductor structure and method for preparing the same
JP3761462B2 (ja) 反応性イオンエッチング時に生じるノッチング低減方法
US9349635B2 (en) Integrated circuits and methods of forming the same with multi-level electrical connection
CN106158726B (zh) 半导体器件的制造方法
JP2015228473A (ja) 半導体装置およびその製造方法
WO2013052935A1 (en) Lateral etch stop for nems release etch for high density nems/cmos monolithic integration
CN117059565A (zh) 封装方法
CN105097661B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20190405

Effective date of abandoning: 20230721

AV01 Patent right actively abandoned

Granted publication date: 20190405

Effective date of abandoning: 20230721

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned