[go: up one dir, main page]

CN208028069U - 具有埋层结构的新型双面阶梯埋氧型soi ldmos - Google Patents

具有埋层结构的新型双面阶梯埋氧型soi ldmos Download PDF

Info

Publication number
CN208028069U
CN208028069U CN201820105023.2U CN201820105023U CN208028069U CN 208028069 U CN208028069 U CN 208028069U CN 201820105023 U CN201820105023 U CN 201820105023U CN 208028069 U CN208028069 U CN 208028069U
Authority
CN
China
Prior art keywords
buried
layer
doping
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820105023.2U
Other languages
English (en)
Inventor
马中发
彭雨程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Enbiens Photoelectric Co Ltd
Original Assignee
Xi'an Enbiens Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Enbiens Photoelectric Co Ltd filed Critical Xi'an Enbiens Photoelectric Co Ltd
Priority to CN201820105023.2U priority Critical patent/CN208028069U/zh
Application granted granted Critical
Publication of CN208028069U publication Critical patent/CN208028069U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本实用新型公开了一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,包括第一掺杂类型的衬底,所述衬底上设有双面阶梯埋氧层,所述双面阶梯埋氧层的上侧阶梯处通过离子注入的方式还设有多个第一掺杂类型且掺杂浓度不等的埋层,所述埋层的掺杂浓度按照从靠近漏端到远离漏端的顺序逐渐增高。本实用新型所述一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS通过提高SOI LDMOS的耐压进一步提高了SOI LDMOS的击穿电压。

Description

具有埋层结构的新型双面阶梯埋氧型SOI LDMOS
技术领域
本实用新型涉及一种SOI LDMOS,尤其设计涉及一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS。
背景技术
横向双扩散金属氧化物半导体(LDMOS,Lateral double-diffused MOStransistors)器件是本领域公知的一种良好的半导体,满足了高耐压,实现功率控制等方面的要求。LDMOS是DMOS的一种,而DMOS的另一种为垂直双扩散金属氧化物半导体(VDMOS,Vertical double-diffused MOS transistors MOSFET),LDMOS作为一种近似于传统的场效应晶体管(FET)器件的一种场效应晶体器件,LDMOS包括在半导体衬底重形成沟道区域所分隔的源漏区域,并依次于沟道区域上方形成栅电极。
传统的绝缘体上硅的横向双扩散金属-氧化物场效应晶体管(SOI LDMOS)能够消除LDMOS中PN结的泄漏电流,减小寄生电容,提高了器件的速度和增益,但是阻止了耗尽层向衬底扩展,存在纵向耐压低和纵向击穿电压较低的缺陷。众所周知,SOI LDMOS的击穿电压是由横向击穿电压和纵向击穿电压中的较小者决定的,而对SOI LDMOS来说,其衬底是不参与耐压的,所以在横向击穿电压确定的前提下,器件的纵向击穿电压如果可较传统SOILDMOS来说有大幅度提升时,那么器件的击穿电压就可得到很大地改进。为了提高SOILDMOS器件的纵向耐压,最有效的方法是提高介质层的电场。
发明内容
为了解决现有技术中存在的技术问题,本实用新型提供了一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,更好地改善了SOI LDMOS在纵向上击穿电压的问题。
为了达到上述目的,本实用新型采取的技术方案如下:
一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,包括第一掺杂类型的衬底1,所述衬底1上设有双面阶梯埋氧层2,所述双面阶梯埋氧层2上设有第二掺杂类型的轻掺杂漂移区7,所述轻掺杂漂移区7上表面的左右两端分别设有第一掺杂类型的沟道区5和第二掺杂类型的重掺杂漏区6,所述沟道区5上表面的左右两端分别设有第一掺杂类型的重掺杂区3和第二掺杂类型的重掺杂源区4;所述双面阶梯埋氧层2、轻掺杂漂移区7、沟道区5、重掺杂漏区6、重掺杂区3和重掺杂源区4构成了SOI LDMOS的中间层,所述中间层的上表面包括源极金属区8、栅区9、漏极金属区10和绝缘氧化层11;所述双面阶梯埋氧层2和轻掺杂漂移区7的阶梯接触面上还设有多个第一掺杂类型的埋层12。
进一步地,所述双面阶梯埋氧层2和轻掺杂漂移区7的阶梯接触面上通过离子注入的方式还设有多个第一掺杂类型且掺杂浓度不等的埋层12。
进一步地,所述埋层12包括3个,分别为第一埋层121、第二埋层122和第三埋层123,所述第三埋层123、第二埋层122和第一埋层121从靠近重掺杂漏区6的一端沿双面阶梯埋氧层2的阶梯面依次排布,且埋层的掺杂浓度依次升高。
进一步地,所述双面阶梯埋氧层2任意一面的阶梯数大于等于4。
进一步地,所述埋层12的第一掺杂类型浓度远远大于轻掺杂漂移区7的第二掺杂类型浓度。
进一步地,所述源极金属区8位于重掺杂源区4的上方,所述漏极金属区10位于重掺杂漏区6的上方,所述栅区9位于沟道区5的上方;所述绝缘氧化层11位于SOI LDMOS中间层的上表面,设于源极金属区8、栅区9和漏极金属区10之间。
进一步地,所述衬底1的上表面为阶梯状结构,所述阶梯状结构与双面阶梯埋氧层2的下表面阶梯状结构相一致。
进一步地,所述第一掺杂类型和第二掺杂类型分别为P型和N型。
进一步地,所述第一掺杂类型和第二掺杂类型分别为N型和P型。
有益效果:与现有技术相比,本实用新型所述具有埋层结构的新型双面阶梯埋氧型SOILDMOS在双面阶梯埋氧层中引入具有反型电荷埋层,一方面,当器件处于反偏的状态时,顶部的阶梯处表面发生反型,反型层被束缚在每层阶梯处,埋层与被束缚在阶梯处的反型电荷共同作用,使得每层阶梯处的反型电荷浓度相比于无埋层的存在大幅度增加,所以在阶梯埋氧层的下表面产生的相应的感生电荷也会大幅增加;另一方面改善了漂移区的电场分布,两方面共同作用,提高了器件的击穿电压。
同时,所述埋层采用了靠近漏端的掺杂浓度低,越远离漏端埋层掺杂浓度越高,能够降低漏端附近表面电场的附加电场,有益于提高器件的击穿电压。
附图说明
为了更清楚地说明本实用新型的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实施例具有埋层结构的新型双面阶梯埋氧型SOI LDMOS的结构示意图。
其中,1-衬底、2-双面阶梯埋氧层、3-重掺杂区、4-源区、5-沟道区、6-漏区、7-漂移区、8-源极金属区、9-栅区、10-漏极金属区、11-绝缘氧化层、12-埋层、121-第一埋层、122-第二埋层、123-第三埋层。
具体实施方式
在本实用新型的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,除非另有说明,“多个”的含义是两个或两个以上。
下面结合附图及实施例对本实用新型作进一步描述。
实施例
参考图1,一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,包括第一掺杂类型的衬底1,所述衬底1上设有双面阶梯埋氧层2,所述双面阶梯埋氧层2上设有第二掺杂类型的轻掺杂漂移区7,所述轻掺杂漂移区7上表面的左右两端分别设有第一掺杂类型的沟道区5和第二掺杂类型的重掺杂漏区6,所述沟道区5上表面的左右两端分别设有第一掺杂类型的重掺杂区3和第二掺杂类型的重掺杂源区4;所述双面阶梯埋氧层2、轻掺杂漂移区7、沟道区5、重掺杂漏区6、重掺杂区3和重掺杂源区4构成了SOI LDMOS的中间层,所述中间层的上表面包括源极金属区8、栅区9、漏极金属区10和绝缘氧化层11;所述双面阶梯埋氧层2和轻掺杂漂移区7的阶梯接触面上还设有多个第一掺杂类型的埋层12。
进一步地,所述双面阶梯埋氧层2和轻掺杂漂移区7的阶梯接触面上通过离子注入的方式还设有多个第一掺杂类型且掺杂浓度不等的埋层12。
进一步地,所述埋层12包括3个,分别为第一埋层121、第二埋层122和第三埋层123,所述第三埋层123、第二埋层122和第一埋层121从靠近重掺杂漏区6的一端沿双面阶梯埋氧层2的阶梯面依次排布,且埋层的掺杂浓度依次升高。
需要说明的是,第一埋层(P-buried1)121,第二埋层(P-buried2)122,第三埋层(P-buried3)123的长度分别与双面阶梯埋氧层2的阶梯的长度相等。
进一步地,所述双面阶梯埋氧层2任意一面的阶梯数大于等于4。
进一步地,所述埋层12的第一掺杂类型浓度远远大于轻掺杂漂移区7的第二掺杂类型浓度。
进一步地,所述源极金属区8位于重掺杂源区4的上方,所述漏极金属区10位于重掺杂漏区6的上方,所述栅区9位于沟道区5的上方;所述绝缘氧化层11位于SOI LDMOS中间层的上表面,设于源极金属区8、栅区9和漏极金属区10之间。
进一步地,所述衬底1的上表面为阶梯状结构,所述阶梯状结构与双面阶梯埋氧层2的下表面阶梯状结构相一致。
进一步地,所述第一掺杂类型和第二掺杂类型分别为P型和N型。
进一步地,所述第一掺杂类型和第二掺杂类型分别为N型和P型。
需要说明的是,如图1所述的一种具有埋层结构的新型双面阶梯埋氧型SOINLDMOS,以所述第一掺杂类型和第二掺杂类型分别为P型和N型为例,在正常工作下,源极接地,漏极接高压,漂移区为N型,沟道区为P型。当漏极加高压时,最容易发生击穿的部位就是沟道区和漂移区PN结表面、漏区附近和纵向的击穿。所以,在原有的LDMOS的基础上,结合现有的SOILDMOS,将衬底上的埋氧层改进成具有双面阶梯埋氧层的LDMOS,并且在顶部每层阶梯表面引入P型埋层。当漏极加高压时,每层阶梯处会聚集P型反型层,再加上P型埋层的共同加强作用,使埋氧层下表面产生相应的感生电荷大幅度增加,也大大地增强了埋氧层的电场,提高了器件的击穿电压。
本实施例所述的一种具有埋层结构的新型双面阶梯埋氧型SOI NLDMOS的制造方法如下:
衬底的制造工艺:首先加工半导体,形成硅衬底;然后用干法刻蚀法在衬底表面刻蚀成具有一定长和宽的阶梯状硅。
阶梯埋氧层的制造工艺:在每层阶梯处用二氧化硅淀积与阶梯高度等厚的埋氧层,最后用二氧化硅根据等厚原则将每一层的埋氧层通过淀积连接形成阶梯状埋氧层,并平坦化二氧化硅。
埋层P-buried的制造工艺:在埋氧层的阶梯处淀积与阶梯长度相等且厚度相同的薄层硅,再通过离子注入形成P-buried,且P-buried的掺杂浓度靠近漏端的浓度低,越远离漏端P-buried的掺杂浓度越高。
需要说明的是,对于NLDMOS来说,采用P型注入,选择硼离子进行P-buried注入;而对于PLDMOS来说,采用N型注入,选择磷离子进行N-buried注入。
然后在P-buried上低温淀积多晶硅后再平坦化多晶硅,使硅层水平。
接着进行漂移区,源区,漏区和沟道区的制造工艺。需要说明的是,所述漂移区,源区,漏区和沟道区的制造工艺采用现有技术中记载的相应的制造工艺即可,在此,不在加以详细描述。
最后源极金属区和漏极金属区的制造工艺:在源漏接触区表面淀积一层金属,然后快速退火处理形成硅化物构成器件的源极金属区和漏极金属区。最后进行栅的形成。
需要说明的是,本实用新型要解决的技术问题在于,针对现有SOI LDMOS技术所存在的纵向击穿电压较低的缺陷,结合已有的双面阶梯埋氧型SOI LDMOS,提供一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,该结构首先将埋氧层制作成双面阶梯形,并且在埋氧层顶部的每层阶梯处通过离子注入形成具有反型电荷且具有不同浓度的薄埋层,使靠近漏端的埋层浓度低,远离漏端的埋层浓度高,当器件处于反偏状态时,顶部每层阶梯处发生电荷发生反型,反型电荷被束缚在阶梯处,与该处具有反型电荷结构的埋层共同作用,使得阶梯处的反型电荷浓度相比于无埋层时大幅度增加,所以在埋氧层下表面产生的相应的感生电荷也会大幅度增加,双面阶梯处的电荷增强埋氧层电场,从而提高器件的耐压,而埋层的存在优化了漂移区的电场分布,在漂移区内引入多个电场峰值,提高了器件的击穿电压,降低了导通电阻,且靠近漏端的埋层浓度低,可以降低漏端表面电场的附加电场,提高器件的击穿电压。
以上是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本实用新型的保护范围。

Claims (8)

1.一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,包括第一掺杂类型的衬底(1),所述衬底(1)上设有双面阶梯埋氧层(2),所述双面阶梯埋氧层(2)上设有第二掺杂类型的轻掺杂漂移区(7),所述轻掺杂漂移区(7)上表面的左右两端分别设有第一掺杂类型的沟道区(5)和第二掺杂类型的重掺杂漏区(6),所述沟道区(5)上表面的左右两端分别设有第一掺杂类型的重掺杂区(3)和第二掺杂类型的重掺杂源区(4);所述双面阶梯埋氧层(2)、轻掺杂漂移区(7)、沟道区(5)、重掺杂漏区(6)、重掺杂区(3)和重掺杂源区(4)构成了SOI LDMOS的中间层,所述中间层的上表面包括源极金属区(8)、栅区(9)、漏极金属区(10)和绝缘氧化层(11);所述双面阶梯埋氧层(2)和轻掺杂漂移区(7)的阶梯接触面上还设有多个第一掺杂类型的埋层(12)。
2.根据权利要求1所述的一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述双面阶梯埋氧层(2)和轻掺杂漂移区(7)的阶梯接触面上通过离子注入的方式还设有多个第一掺杂类型且掺杂浓度不等的埋层(12)。
3.根据权利要求1或2所述的一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述埋层(12)包括3个,分别为第一埋层(121)、第二埋层(122)和第三埋层(123),所述第三埋层(123)、第二埋层(122)和第一埋层(121)从靠近重掺杂漏区(6)的一端沿双面阶梯埋氧层(2)的阶梯面依次排布,且埋层的掺杂浓度依次升高。
4.根据权利要求3所述的一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述双面阶梯埋氧层(2)的任意一面的阶梯数大于等于4。
5.根据权利要求1所述的一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述源极金属区(8)位于重掺杂源区(4)的上方,所述漏极金属区(10)位于重掺杂漏区(6)的上方,所述栅区(9)位于沟道区(5)的上方;所述绝缘氧化层(11)位于SOI LDMOS中间层的上表面,设于源极金属区(8)、栅区(9)和漏极金属区(10)之间。
6.根据权利要求1所述的一种具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述衬底(1)的上表面为阶梯状结构,所述阶梯状结构与双面阶梯埋氧层(2)的下表面阶梯状结构相一致。
7.根据权利要求1所述的具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述第一掺杂类型和第二掺杂类型分别为P型和N型。
8.根据权利要求1所述的具有埋层结构的新型双面阶梯埋氧型SOI LDMOS,其特征在于,所述第一掺杂类型和第二掺杂类型分别为N型和P型。
CN201820105023.2U 2018-01-23 2018-01-23 具有埋层结构的新型双面阶梯埋氧型soi ldmos Active CN208028069U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820105023.2U CN208028069U (zh) 2018-01-23 2018-01-23 具有埋层结构的新型双面阶梯埋氧型soi ldmos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820105023.2U CN208028069U (zh) 2018-01-23 2018-01-23 具有埋层结构的新型双面阶梯埋氧型soi ldmos

Publications (1)

Publication Number Publication Date
CN208028069U true CN208028069U (zh) 2018-10-30

Family

ID=63902187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820105023.2U Active CN208028069U (zh) 2018-01-23 2018-01-23 具有埋层结构的新型双面阶梯埋氧型soi ldmos

Country Status (1)

Country Link
CN (1) CN208028069U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436051A (zh) * 2020-11-03 2021-03-02 西安电子科技大学 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管
CN113270480A (zh) * 2021-05-19 2021-08-17 济南大学 一种氮化镓功率器件及其制备方法
CN116344437A (zh) * 2023-04-13 2023-06-27 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436051A (zh) * 2020-11-03 2021-03-02 西安电子科技大学 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管
CN113270480A (zh) * 2021-05-19 2021-08-17 济南大学 一种氮化镓功率器件及其制备方法
CN116344437A (zh) * 2023-04-13 2023-06-27 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法
CN116344437B (zh) * 2023-04-13 2023-10-20 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Similar Documents

Publication Publication Date Title
US8659076B2 (en) Semiconductor device structures and related processes
US7923804B2 (en) Edge termination with improved breakdown voltage
US9923556B2 (en) Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US20090053869A1 (en) Method for producing an integrated circuit including a trench transistor and integrated circuit
US7989293B2 (en) Trench device structure and fabrication
CN102376762B (zh) 超级结ldmos器件及制造方法
US9741844B2 (en) Lateral double-diffused MOS transistor having deeper drain region than source region
CN102751332B (zh) 耗尽型功率半导体器件及其制造方法
US7253459B2 (en) Semiconductor devices and methods of manufacture thereof
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN106887451B (zh) 超结器件及其制造方法
US9466707B2 (en) Planar mosfets and methods of fabrication, charge retention
US8575688B2 (en) Trench device structure and fabrication
US20160181409A1 (en) Bidirectional Power Switching with Bipolar Conduction and with Two Control Terminals Gated by Two Merged Transistors
CN106298926A (zh) 一种垂直双扩散金属氧化物半导体晶体管及其制作方法
CN108565286B (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN102130176B (zh) 一种具有缓冲层的soi超结ldmos器件
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN211455694U (zh) 一种平面vdmos器件
CN104701368B (zh) 射频ldmos器件及其制造方法
CN202736927U (zh) 耗尽型功率半导体器件
CN208336236U (zh) 一种具有埋层结构的新型双面电荷槽型soi ldmos
TW201407779A (zh) 橫向擴散金屬氧化物半導體電晶體結構
CN102339853B (zh) p沟道横向双扩散金属氧化物半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 "change of name, title or address"
CP03 "change of name, title or address"

Address after: Room 707-6, building 1, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Suzhou yinbian Photoelectric Technology Co., Ltd

Address before: 710065 A206 1, Taibai South Road, Xi'an high tech Zone, Shaanxi, China, 1

Patentee before: XI'AN ENBIENS PHOTOELECTRIC Co.,Ltd.