CN208001287U - 一种智能bypass控制系统 - Google Patents

Abstract

本实用新型提供了一种智能BYPASS控制系统，包括第一变压器、第一继电器开关电路、第二继电器开关电路、第一接口、第二变压器、第三继电器开关电路、第四继电器开关电路、第二接口和锁存继电器控制电路，所述第一变压器连接于所述第一继电器开关电路和所述第二继电器开关电路，所述第一继电器开关电路和所述第二继电器开关电路还连接于所述第一接口，所述第二变压器连接于所述第三继电器开关电路和所述第四继电器开关电路，所述第三继电器开关电路和所述第四继电器开关电路还连接于所述第二接口，所述锁存继电器控制电路连接于所述第一继电器开关电路和所述第四继电器开关电路之间，所述第二继电器开关电路与所述第三继电器开关电路相连。

Description

一种智能BYPASS控制系统

技术领域

本实用新型涉及网络通讯技术领域，更具体地说，涉及一种单GPIO信号控制的智能BYPASS控制系统。

背景技术

网络安全主机通常板载多个网口，用于与局域网端的多个网络进行连接，从而实现多网络段之间的相互通信。但是当安全主机发生故障时，比如异常断电或者关机，那通过这台设备所连接的所有网络都会终止，并且设备的网口之间也会失去联系。为了在断电和关机情况下还能实现内部网络之间的互通，大多数主机和设备都会采用BYPASS功能。BYPASS功能可以在设备发生故障时，通过旁路把所有网络直接连通，保持通信。

目前的BYPASS方案主要包括普通BYPASS和智能BYPASS两种。普通BYPASS通过GPIO(General Purpose Input Output，通用输入/输出)和单稳态继电器的切换来控制BYPASS回路的通断，但单稳态继电器在断电情况下会恢复到初始状态，即默认BYPASS打开，无法关闭。而智能BYPASS则是在普通BYPASS的基础上增加了2个GPIO信号和1个锁存继电器来控制网口中第1对网络信号的导通，使得设备在断电情况下也可以控制BYPASS的通断。

在以前的智能BYPASS方案中，需要使用2个GPIO信号来控制锁存继电器的状态。而现在大型的网络主机上都配置了多组BYPASS，这样就需要使用大量的GPIO信号。另外每个GPIO信号的电平状态都需要在BIOS中一一进行设置，如果GPIO信号过多，设置起来会相当浪费时间。

实用新型内容

本实用新型的目的在于针对上述问题，采用单GPIO信号来控制锁存继电器的通断，不仅节省了芯片中GPIO信号的数量，而且简化了BIOS中GPIO信号的设置流程。

一方面，本实用新型实施例提供一种智能BYPASS控制系统，包括第一变压器、第一继电器开关电路、第二继电器开关电路、第一接口、第二变压器、第三继电器开关电路、第四继电器开关电路、第二接口和锁存继电器控制电路，所述第一变压器连接于所述第一继电器开关电路和所述第二继电器开关电路，所述第一继电器开关电路和所述第二继电器开关电路还连接于所述第一接口，所述第二变压器连接于所述第三继电器开关电路和所述第四继电器开关电路，所述第三继电器开关电路和所述第四继电器开关电路还连接于所述第二接口，所述锁存继电器控制电路连接于所述第一继电器开关电路和所述第四继电器开关电路之间，所述第二继电器开关电路与所述第三继电器开关电路相连。

在本实用新型提供的智能BYPASS控制系统中，所述锁存继电器控制电路包括GPIO信号控制电路、第一锁存器、第二锁存器和GPIO信号锁存电路，所述GPIO信号控制电路连接于所述第一锁存器和所述第二锁存器，所述第一锁存器和所述第二锁存器还连接于所述GPIO信号锁存电路。

在本实用新型提供的智能BYPASS控制系统中，所述GPIO信号控制电路包括电阻R22和MOS管Q5，电阻R22的一端连接于电源V5_RE，另一端连接于MOS管Q5的漏极，MOS管Q5的栅极接收GPIO信号，MOS管Q5的源极接地，MOS管Q5的漏极连接于所述第二锁存器的第一输入端。

在本实用新型提供的智能BYPASS控制系统中，所述第一锁存器的第一输入端接收GPIO信号，所述第一锁存器和所述第二锁存器的第二输入端接地，所述第一锁存器和所述第二锁存器的输出端接所述GPIO信号锁存电路。

在本实用新型提供的智能BYPASS控制系统中，所述GPIO信号锁存电路包括电阻R21、电阻R23和锁存继电器RE9，锁存继电器RE9的第1脚连接于所述第一锁存器的输出端，锁存继电器RE9的第8脚连接于所述第二锁存器的输出端，电阻R21连接于锁存继电器RE9的第2脚与第3脚之间，电阻R23连接于锁存继电器RE9的第6脚与第7脚之间。

在本实用新型提供的智能BYPASS控制系统中，所述第一继电器开关电路包括电阻R1、电阻R3、电阻R5、电阻R7、电阻R9、MOS管Q1、继电器RE1和继电器RE3，电阻R3的一端接连接于电源V5_RE，另一端连接于MOS管Q1的漏极，MOS管Q1的栅极接收GPIO信号，MOS管Q1的源极接地，MOS管Q1的漏极连接于继电器RE1的第8脚和继电器RE3的第8脚，继电器RE1的第1脚和继电器RE3的第1脚连接于电源V5_RE；继电器RE1的第2脚连接于锁存继电器RE9的第2脚，继电器RE1的第7脚连接于锁存继电器RE9的第7脚，继电器RE1的第3脚经电阻R1连接到继电器RE1的第4脚，继电器RE1的第5脚经电阻R5连接到继电器RE1的第6脚；继电器RE3的第3脚经电阻R7连接到继电器RE3的第4脚，继电器RE3的第5脚经电阻R9连接到继电器RE3的第6脚；继电器RE1的第3脚和第6脚接收来自第一接口的第一对差分信号，继电器RE1的第4脚和第5脚接收来自第一变压器的第一对差分信号；继电器RE3的第3脚和第6脚接收来自第一接口的第二对差分信号，继电器RE3的第4脚和第5脚接收来自第一变压器的第二对差分信号。

在本实用新型提供的智能BYPASS控制系统中，所述第四继电器开关电路包括电阻R11、电阻R13、电阻R15、电阻R17、电阻R19、MOS管Q3、继电器RE5和继电器RE7，电阻R13的一端接连接于电源V5_RE，另一端连接于MOS管Q3的漏极，MOS管Q3的栅极接收GPIO信号，MOS管Q3的源极接地，MOS管Q3的漏极连接于继电器RE5的第8脚和继电器RE7的第8脚，继电器RE5的第1脚和继电器RE7的第1脚连接于电源V5_RE；继电器RE5的第2脚连接于锁存继电器RE9的第3脚，继电器RE5的第7脚连接于锁存继电器RE9的第6脚，继电器RE5的第3脚经电阻R11连接到继电器RE5的第4脚，继电器RE5的第5脚经电阻R15连接到继电器RE5的第6脚；继电器RE7的第3脚经电阻R17连接到继电器RE7的第4脚，继电器RE7的第5脚经电阻R19连接到继电器RE7的第6脚，继电器RE7的第2脚连接于继电器RE3的第2脚，继电器RE7的第7脚连接于继电器RE3的第7脚；继电器RE5的第3脚和第6脚接收来自第二接口的第一对差分信号，继电器RE5的第4脚和第5脚接收来自第二变压器的第一对差分信号；继电器RE7的第3脚和第6脚接收来自第二接口的第二对差分信号，继电器RE7的第4脚和第5脚接收来自第二变压器的第二对差分信号。

在本实用新型提供的智能BYPASS控制系统中，所述第二继电器开关电路包括电阻R2、电阻R4、电阻R6、电阻R8、电阻R10、MOS管Q2、继电器RE2和继电器RE4，电阻R4的一端接连接于电源V5_RE，另一端连接于MOS管Q2的漏极，MOS管Q2的栅极接收GPIO信号，MOS管Q2的源极接地，MOS管Q2的漏极连接于继电器RE2的第8脚和继电器RE4的第8脚，继电器RE2的第1脚和继电器RE4的第1脚连接于电源V5_RE；继电器RE2的第3脚经电阻R2连接到继电器RE2的第4脚，继电器RE2的第5脚经电阻R6连接到继电器RE2的第6脚；继电器RE4的第3脚经电阻R8连接到继电器RE4的第4脚，继电器RE4的第5脚经电阻R10连接到继电器RE4的第6脚；继电器RE2的第3脚和第6脚接收来自第一接口的第三对差分信号，继电器RE2的第4脚和第5脚接收来自第一变压器的第三对差分信号；继电器RE4的第3脚和第6脚接收来自第一接口的第四对差分信号，继电器RE4的第4脚和第5脚接收来自第一变压器的第四对差分信号。

在本实用新型提供的智能BYPASS控制系统中，所述第三继电器开关电路包括电阻R12、电阻R14、电阻R16、电阻R18、电阻R20、MOS管Q4、继电器RE6和继电器RE8，电阻R14的一端接连接于电源V5_RE，另一端连接于MOS管Q4的漏极，MOS管Q4的栅极接收GPIO信号，MOS管Q4的源极接地，MOS管Q4的漏极连接于继电器RE6的第8脚和继电器RE8的第8脚，继电器RE6的第1脚和继电器RE8的第1脚连接于电源V5_RE；继电器RE6的第3脚经电阻R12连接到继电器RE6的第4脚，继电器RE6的第5脚经电阻R16连接到继电器RE6的第6脚，继电器RE6的第2脚连接于继电器RE2的第2脚，继电器RE6的第7脚连接于继电器RE2的第7脚；继电器RE8的第3脚经电阻R18连接到继电器RE8的第4脚，继电器RE8的第5脚经电阻R20连接到继电器RE8的第6脚，继电器RE8的第2脚连接于继电器RE4的第2脚，继电器RE8的第7脚连接于继电器RE4的第7脚；继电器RE6的第3脚和第6脚接收来自第二接口的第三对差分信号，继电器RE6的第4脚和第5脚接收来自第二变压器的第三对差分信号；继电器RE8的第3脚和第6脚接收来自第二接口的第四对差分信号，继电器RE8的第4脚和第5脚接收来自第二变压器的第四对差分信号。

实施本实用新型实施例，具有如下有益效果：本实用新型提供的BYPASS控制系统中，只需要设置单GPIO信号BYPASS_N_A的电平，我们就可以控制设备在上电、关机以及断电后的状态。利用1个GPIO信号来控制BYPASS电路，可以减少对CPU中资源的占用，并且在设置时更加简单方便。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本实用新型一实施例提供的智能BYPASS控制系统的原理图；

图2示出了图1所示的锁存继电器控制电路的电路图；

图3示出了图1所示的第一继电器开关电路的电路图；

图4示出了图1所示的第二继电器开关电路的电路图；

图5示出了图1所示的第三继电器开关电路的电路图；

图6示出了图1所示的第四继电器开关电路的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1示出了本实用新型一实施例提供的智能BYPASS控制系统的原理图。如图1所示，该智能BYPASS控制系统包括第一变压器10、第一继电器开关电路20、第二继电器开关电路30、第一接口40、第二变压器50、第三继电器开关电路60、第四继电器开关电路70、第二接口80和锁存继电器控制电路90，所述第一变压器10连接于所述第一继电器开关电路20和所述第二继电器开关电路30，所述第一继电器开关电路20和所述第二继电器开关电路30还连接于所述第一接口40，所述第二变压器50连接于所述第三继电器开关电路60和所述第四继电器开关电路70，所述第三继电器开关电路60和所述第四继电器开关电路70还连接于所述第二接口80，所述锁存继电器控制电路90连接于所述第一继电器开关电路20和所述第四继电器开关电路70之间，所述第二继电器开关电路30与所述第三继电器开关电路60相连。

图2示出了图1所示的锁存继电器控制电路的电路图。如图2所示，锁存继电器控制电路90包括GPIO信号控制电路91、第一锁存器92、第二锁存器93和GPIO信号锁存电路94，所述GPIO信号控制电路91连接于所述第一锁存器92和所述第二锁存器93，所述第一锁存器92和所述第二锁存器93还连接于所述GPIO信号锁存电路94。所述GPIO信号控制电路91包括电阻R22和MOS管Q5，电阻R22的一端连接于电源V5_RE，另一端连接于MOS管Q5的漏极，MOS管Q5的栅极接收GPIO信号，MOS管Q5的源极接地，MOS管Q5的漏极连接于所述第二锁存器93的第一输入端。所述第一锁存器92的第一输入端接收GPIO信号，所述第一锁存器92和所述第二锁存器93的第二输入端接地，所述第一锁存器92和所述第二锁存器93的输出端接所述GPIO信号锁存电路94。

具体地，如图2所示，从CPU输出的GPIO信号BYPASS_N_A分为2路输入，其中1路输入到MOS管Q5的栅极后再输入到第二锁存器U1B中(型号为SN74AHCT125PWR)，另外1路则直接输入到第一锁存器U1A。锁存器U1A和U1B的控制逻辑如下:

可以看到，当OE#为低电平时，输出信号Y跟随输入信号A的状态；当OE#为高电平时，输出Y为高阻状态。本方案中，我们将OE#置为低电平。另外，锁存器的输出无论怎么变化都不会影响输入信号的状态，因此采用锁存器可以避后端的信号对前端造成干扰。

进一步地，所述GPIO信号锁存电路94包括电阻R21、电阻R23和锁存继电器RE9，锁存继电器RE9的第1脚连接于所述第一锁存器92的输出端，锁存继电器RE9的第8脚连接于所述第二锁存器93的输出端，电阻R21连接于锁存继电器RE9的第2脚与第3脚之间，电阻R23连接于锁存继电器RE9的第6脚与第7脚之间。具体地，将锁存器U1A的输出端信号BYPASS1_N输入到锁存继电器RE9的第1脚，而锁存器U1B的输出端信号BYPASS1_EN则输入到锁存继电器RE9的第8脚，锁存继电器的型号为FTR-B4CB4。锁存继电器的特点是当继电器第1脚和第8脚之间的压差大于3.3V，且保持3秒以上时间，之后继电器的状态不会再变化。从电路逻辑和锁存器的工作原理可以看到，当GPIO信号BYPA SS_N_A为高电平时，U1A的输出信号BYPASS1_N也为高电平，而U1B的输出信号BYPASS1_EN为低电平；而当BYPASS_N_A为低时，BYPASS1_N为低，BYPASS1_EN为高。所以，只要输入的GPIO信号BYPASS_N_A的电平确定，锁存继电器的两端压差即恒为3.3V，可以锁存掉电前的状态。在本方案中，锁存继电器的导通状态为：当BYPASS1_N为高电平，BYPSS1_EN为低电平时，继电器的3-4脚和5-6脚导通；而当BYPASS1_N为低电平，BYPSS1_EN为高电平时，继电器的2-3脚和6-7脚导通。

图3示出了图1所示的第一继电器开关电路的电路图；如图3所示，所述第一继电器开关电路20包括电阻R1、电阻R3、电阻R5、电阻R7、电阻R9、MOS管Q1、继电器RE1和继电器RE3，电阻R3的一端接连接于电源V5_RE，另一端连接于MOS管Q1的漏极，MOS管Q1的栅极接收GPIO信号，MOS管Q1的源极接地，MOS管Q1的漏极连接于继电器RE1的第8脚和继电器RE3的第8脚，继电器RE1的第1脚和继电器RE3的第1脚连接于电源V5_RE；继电器RE1的第2脚连接于锁存继电器RE9的第2脚，继电器RE1的第7脚连接于锁存继电器RE9的第7脚，继电器RE1的第3脚经电阻R1连接到继电器RE1的第4脚，继电器RE1的第5脚经电阻R5连接到继电器RE1的第6脚；继电器RE3的第3脚经电阻R7连接到继电器RE3的第4脚，继电器RE3的第5脚经电阻R9连接到继电器RE3的第6脚；继电器RE1的第3脚和第6脚接收来自第一接口的第一对差分信号，继电器RE1的第4脚和第5脚接收来自第一变压器的第一对差分信号；继电器RE3的第3脚和第6脚接收来自第一接口的第二对差分信号，继电器RE3的第4脚和第5脚接收来自第一变压器的第二对差分信号。

图4示出了图1所示的第二继电器开关电路的电路图；如图4所示，所述第四继电器开关电路70包括电阻R11、电阻R13、电阻R15、电阻R17、电阻R19、MOS管Q3、继电器RE5和继电器RE7，电阻R13的一端接连接于电源V5_RE，另一端连接于MOS管Q3的漏极，MOS管Q3的栅极接收GPIO信号，MOS管Q3的源极接地，MOS管Q3的漏极连接于继电器RE5的第8脚和继电器RE7的第8脚，继电器RE5的第1脚和继电器RE7的第1脚连接于电源V5_RE；继电器RE5的第2脚连接于锁存继电器RE9的第3脚，继电器RE5的第7脚连接于锁存继电器RE9的第6脚，继电器RE5的第3脚经电阻R11连接到继电器RE5的第4脚，继电器RE5的第5脚经电阻R15连接到继电器RE5的第6脚；继电器RE7的第3脚经电阻R17连接到继电器RE7的第4脚，继电器RE7的第5脚经电阻R19连接到继电器RE7的第6脚，继电器RE7的第2脚连接于继电器RE3的第2脚，继电器RE7的第7脚连接于继电器RE3的第7脚；继电器RE5的第3脚和第6脚接收来自第二接口的第一对差分信号，继电器RE5的第4脚和第5脚接收来自第二变压器的第一对差分信号；继电器RE7的第3脚和第6脚接收来自第二接口的第二对差分信号，继电器RE7的第4脚和第5脚接收来自第二变压器的第二对差分信号。

图5示出了图1所示的第三继电器开关电路的电路图；如图5所示，所述第二继电器开关电路30包括电阻R2、电阻R4、电阻R6、电阻R8、电阻R10、MOS管Q2、继电器RE2和继电器RE4，电阻R4的一端接连接于电源V5_RE，另一端连接于MOS管Q2的漏极，MOS管Q2的栅极接收GPIO信号，MOS管Q2的源极接地，MOS管Q2的漏极连接于继电器RE2的第8脚和继电器RE4的第8脚，继电器RE2的第1脚和继电器RE4的第1脚连接于电源V5_RE；继电器RE2的第3脚经电阻R2连接到继电器RE2的第4脚，继电器RE2的第5脚经电阻R6连接到继电器RE2的第6脚；继电器RE4的第3脚经电阻R8连接到继电器RE4的第4脚，继电器RE4的第5脚经电阻R10连接到继电器RE4的第6脚；继电器RE2的第3脚和第6脚接收来自第一接口的第三对差分信号，继电器RE2的第4脚和第5脚接收来自第一变压器的第三对差分信号；继电器RE4的第3脚和第6脚接收来自第一接口的第四对差分信号，继电器RE4的第4脚和第5脚接收来自第一变压器的第四对差分信号。

图6示出了图1所示的第四继电器开关电路的电路图。如图6所示，所述第三继电器开关电路60包括电阻R12、电阻R14、电阻R16、电阻R18、电阻R20、MOS管Q4、继电器RE6和继电器RE8，电阻R14的一端接连接于电源V5_RE，另一端连接于MOS管Q4的漏极，MOS管Q4的栅极接收GPIO信号，MOS管Q4的源极接地，MOS管Q4的漏极连接于继电器RE6的第8脚和继电器RE8的第8脚，继电器RE6的第1脚和继电器RE8的第1脚连接于电源V5_RE；继电器RE6的第3脚经电阻R12连接到继电器RE6的第4脚，继电器RE6的第5脚经电阻R16连接到继电器RE6的第6脚，继电器RE6的第2脚连接于继电器RE2的第2脚，继电器RE6的第7脚连接于继电器RE2的第7脚；继电器RE8的第3脚经电阻R18连接到继电器RE8的第4脚，继电器RE8的第5脚经电阻R20连接到继电器RE8的第6脚，继电器RE8的第2脚连接于继电器RE4的第2脚，继电器RE8的第7脚连接于继电器RE4的第7脚；继电器RE6的第3脚和第6脚接收来自第二接口的第三对差分信号，继电器RE6的第4脚和第5脚接收来自第二变压器的第三对差分信号；继电器RE8的第3脚和第6脚接收来自第二接口的第四对差分信号，继电器RE8的第4脚和第5脚接收来自第二变压器的第四对差分信号。

下面结合图2-6，我们讲述单GPIO信号如何在上电、关机以及断电时控制BYPASS电路的通断。如图3-6电路所示，在上电时首先在BIOS中将GPIO控制信号BYPASS_N_A置为低电平，则8个普通继电器RE1～RE8的第8脚均为高电平，继电器1脚和8脚的两端不存在压差，恢复到默认状态，即2-3脚和6-7脚导通。这时从变压器1端和变压器2端输出的4对差分信号LAN1_TX0～4(+/-)和LAN2_TX0～4(+/-)与网口RJ45-1和网口RJ45-2的4对差分信号LAN1_TX0～4(+/-)_CN和LAN2_TX0～4(+/-)_CN断开，设备与外网不再有连接。同时，RJ45-1端口中的三对差分信号LAN1_TX2～4(+/-)_CN和RJ45-2端口中的三对差分信号LAN2_TX2～4(+/-)_CN对应连接，而两个网口的第一对差分信号Middleman_A+/-和Middleman_R_A+/-是否有连接则取决于锁存继电器RE9的工作状态。从图2可以看到，当GPIO信号BYPASS_N_A为低电平时，BYPASS1_N也为低电平，而BYPASS1_EN为高电平。此时锁存继电器的2-3脚和6-7脚合上，信号Middleman_A+/-与信号Middleman_R_A+/-导通。在此情况下，两个RJ45端口的4对差分信号一一连接，BYPASS电路打开。当关机或断电后，锁存继电器的状态不会再变化，BYPASS电路依然导通。

下面讨论另外一种情况，在上电时将GPIO信号BYPASS_N_A置为高电平，则普通继电器RE1～RE8的第8脚均为低电平，继电器1脚和8脚的两端压差为5V，使得3-4脚和5-6脚导通。这时从变压器1端和变压器2端输出的4对差分信号LAN1_TX0～4(+/-)和LAN2_TX0～4(+/-)与网口RJ45-1和RJ45-2的4对差分信号LAN1_TX0～4(+/-)_CN和LAN2_TX0～4(+/-)_CN连接导通，这时BYPASS电路关闭，锁存继电器不再起作用。当设备关机和断电后，网口依然维持断电前的状态。

从上述内容可以看到，只需要设置单GPIO信号BYPASS_N_A的电平，我们就可以控制设备在上电、关机以及断电后的状态。利用1个GPIO信号来控制BYPASS电路，可以减少对CPU中资源的占用，并且在设置时更加简单方便。

接下来，我们讲述如何在一块网络主板上同时兼容无BYPASS，普通BYPASS以及智能BYPASS等三种功能。

1.智能BYPASS功能

当设备需要智能BYPASS功能时，普通继电器RE1～RE8和锁存继电器RE9都需要上件，同时去掉电阻R1，R2，R5～R12，R15～R21和R23。这些电阻为0欧姆电阻，封装大小为0603；其中电阻R1，R2，R7，R8，R11，R12，R17，R18分别放置在普通继电器RE1～RE8的3-4脚之间；而R5，R6，R9，R10，R15，R16，R19，R20则放置在普通继电器RE1～RE8的5-6脚之间。另外电阻R21和R23的位置在锁存继电器RE9的2-3脚和6-7脚之间。

2.普通BYPASS功能

当设备只需要普通BYPASS功能时，锁存继电器RE9不能上件。可以看到，在去掉锁存继电器RE9后，信号Middleman_A(+/-)和信号Middleman_R_A(+/-)断开。当打开BYPASS功能时，网口1和网口2中的第2～4对差分信号连接在一起，但第1对差分信号LAN1_TX0(+/-)_CN和LAN2_TX0(+/-)_CN却无法接通，导致BYPASS功能失效。本方案中，我们将电阻R21和R23与锁存继电器Co-lay，在使用普通BYPASS功能时，去掉RE9，改上电阻R21和R23。这样在BYPASS ON时，网口1中的第一对差分信号LAN1_TX0(+/-)_CN就能与网口2中的第一对差分信号LAN2_TX0(+/-)_CN连接在一起了。

3.无BYPASS功能

当设备不需要任何BYPASS功能时，此时我们需要保证从2个变压器端输出的信号直接接到2个RJ45接口中，即LAN1(2)_TX0～4(+/-)信号接到LAN1(2)_TX0～4(+/-)_CN中，这时将电阻R1，R2，R5～R12，R15～R21和R23全部上件即可。

上述为网络安全主机中三种BYPASS状态的切换方法，通过将零欧姆电阻与继电器COLAY，可以让同一块主板上兼容不同的BYPASS功能。

以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本实用新型权利要求所作的等同变化，仍属于实用新型所涵盖的范围。

Claims (9)

1.一种智能BYPASS控制系统，其特征在于，包括第一变压器(10)、第一继电器开关电路(20)、第二继电器开关电路(30)、第一接口(40)、第二变压器(50)、第三继电器开关电路(60)、第四继电器开关电路(70)、第二接口(80)和锁存继电器控制电路(90)，所述第一变压器(10)连接于所述第一继电器开关电路(20)和所述第二继电器开关电路(30)，所述第一继电器开关电路(20)和所述第二继电器开关电路(30)还连接于所述第一接口(40)，所述第二变压器(50)连接于所述第三继电器开关电路(60)和所述第四继电器开关电路(70)，所述第三继电器开关电路(60)和所述第四继电器开关电路(70)还连接于所述第二接口(80)，所述锁存继电器控制电路(90)连接于所述第一继电器开关电路(20)和所述第四继电器开关电路(70)之间，所述第二继电器开关电路(30)与所述第三继电器开关电路(60)相连。

2.根据权利要求1所述的智能BYPASS控制系统，其特征在于，所述锁存继电器控制电路(90)包括GPIO信号控制电路(91)、第一锁存器(92)、第二锁存器(93)和GPIO信号锁存电路(94)，所述GPIO信号控制电路(91)连接于所述第一锁存器(92)和所述第二锁存器(93)，所述第一锁存器(92)和所述第二锁存器(93)还连接于所述GPIO信号锁存电路(94)。

3.根据权利要求2所述的智能BYPASS控制系统，其特征在于，所述GPIO信号控制电路(91)包括电阻R22和MOS管Q5，电阻R22的一端连接于电源V5_RE，另一端连接于MOS管Q5的漏极，MOS管Q5的栅极接收GPIO信号，MOS管Q5的源极接地，MOS管Q5的漏极连接于所述第二锁存器(93)的第一输入端。

4.根据权利要求3所述的智能BYPASS控制系统，其特征在于，所述第一锁存器(92)的第一输入端接收GPIO信号，所述第一锁存器(92)和所述第二锁存器(93)的第二输入端接地，所述第一锁存器(92)和所述第二锁存器(93)的输出端接所述GPIO信号锁存电路(94)。

5.根据权利要求4所述的智能BYPASS控制系统，其特征在于，所述GPIO信号锁存电路(94)包括电阻R21、电阻R23和锁存继电器RE9，锁存继电器RE9的第1脚连接于所述第一锁存器(92)的输出端，锁存继电器RE9的第8脚连接于所述第二锁存器(93)的输出端，电阻R21连接于锁存继电器RE9的第2脚与第3脚之间，电阻R23连接于锁存继电器RE9的第6脚与第7脚之间。

6.根据权利要求5所述的智能BYPASS控制系统，其特征在于，所述第一继电器开关电路(20)包括电阻R1、电阻R3、电阻R5、电阻R7、电阻R9、MOS管Q1、继电器RE1和继电器RE3，电阻R3的一端接连接于电源V5_RE，另一端连接于MOS管Q1的漏极，MOS管Q1的栅极接收GPIO信号，MOS管Q1的源极接地，MOS管Q1的漏极连接于继电器RE1的第8脚和继电器RE3的第8脚，继电器RE1的第1脚和继电器RE3的第1脚连接于电源V5_RE；继电器RE1的第2脚连接于锁存继电器RE9的第2脚，继电器RE1的第7脚连接于锁存继电器RE9的第7脚，继电器RE1的第3脚经电阻R1连接到继电器RE1的第4脚，继电器RE1的第5脚经电阻R5连接到继电器RE1的第6脚；继电器RE3的第3脚经电阻R7连接到继电器RE3的第4脚，继电器RE3的第5脚经电阻R9连接到继电器RE3的第6脚；继电器RE1的第3脚和第6脚接收来自第一接口的第一对差分信号，继电器RE1的第4脚和第5脚接收来自第一变压器的第一对差分信号；继电器RE3的第3脚和第6脚接收来自第一接口的第二对差分信号，继电器RE3的第4脚和第5脚接收来自第一变压器的第二对差分信号。

7.根据权利要求6所述的智能BYPASS控制系统，其特征在于，所述第四继电器开关电路(70)包括电阻R11、电阻R13、电阻R15、电阻R17、电阻R19、MOS管Q3、继电器RE5和继电器RE7，电阻R13的一端接连接于电源V5_RE，另一端连接于MOS管Q3的漏极，MOS管Q3的栅极接收GPIO信号，MOS管Q3的源极接地，MOS管Q3的漏极连接于继电器RE5的第8脚和继电器RE7的第8脚，继电器RE5的第1脚和继电器RE7的第1脚连接于电源V5_RE；继电器RE5的第2脚连接于锁存继电器RE9的第3脚，继电器RE5的第7脚连接于锁存继电器RE9的第6脚，继电器RE5的第3脚经电阻R11连接到继电器RE5的第4脚，继电器RE5的第5脚经电阻R15连接到继电器RE5的第6脚；继电器RE7的第3脚经电阻R17连接到继电器RE7的第4脚，继电器RE7的第5脚经电阻R19连接到继电器RE7的第6脚，继电器RE7的第2脚连接于继电器RE3的第2脚，继电器RE7的第7脚连接于继电器RE3的第7脚；继电器RE5的第3脚和第6脚接收来自第二接口的第一对差分信号，继电器RE5的第4脚和第5脚接收来自第二变压器的第一对差分信号；继电器RE7的第3脚和第6脚接收来自第二接口的第二对差分信号，继电器RE7的第4脚和第5脚接收来自第二变压器的第二对差分信号。

8.根据权利要求5所述的智能BYPASS控制系统，其特征在于，所述第二继电器开关电路(30)包括电阻R2、电阻R4、电阻R6、电阻R8、电阻R10、MOS管Q2、继电器RE2和继电器RE4，电阻R4的一端接连接于电源V5_RE，另一端连接于MOS管Q2的漏极，MOS管Q2的栅极接收GPIO信号，MOS管Q2的源极接地，MOS管Q2的漏极连接于继电器RE2的第8脚和继电器RE4的第8脚，继电器RE2的第1脚和继电器RE4的第1脚连接于电源V5_RE；继电器RE2的第3脚经电阻R2连接到继电器RE2的第4脚，继电器RE2的第5脚经电阻R6连接到继电器RE2的第6脚；继电器RE4的第3脚经电阻R8连接到继电器RE4的第4脚，继电器RE4的第5脚经电阻R10连接到继电器RE4的第6脚；继电器RE2的第3脚和第6脚接收来自第一接口的第三对差分信号，继电器RE2的第4脚和第5脚接收来自第一变压器的第三对差分信号；继电器RE4的第3脚和第6脚接收来自第一接口的第四对差分信号，继电器RE4的第4脚和第5脚接收来自第一变压器的第四对差分信号。

9.根据权利要求8所述的智能BYPASS控制系统，其特征在于，所述第三继电器开关电路(60)包括电阻R12、电阻R14、电阻R16、电阻R18、电阻R20、MOS管Q4、继电器RE6和继电器RE8，电阻R14的一端接连接于电源V5_RE，另一端连接于MOS管Q4的漏极，MOS管Q4的栅极接收GPIO信号，MOS管Q4的源极接地，MOS管Q4的漏极连接于继电器RE6的第8脚和继电器RE8的第8脚，继电器RE6的第1脚和继电器RE8的第1脚连接于电源V5_RE；继电器RE6的第3脚经电阻R12连接到继电器RE6的第4脚，继电器RE6的第5脚经电阻R16连接到继电器RE6的第6脚，继电器RE6的第2脚连接于继电器RE2的第2脚，继电器RE6的第7脚连接于继电器RE2的第7脚；继电器RE8的第3脚经电阻R18连接到继电器RE8的第4脚，继电器RE8的第5脚经电阻R20连接到继电器RE8的第6脚，继电器RE8的第2脚连接于继电器RE4的第2脚，继电器RE8的第7脚连接于继电器RE4的第7脚；继电器RE6的第3脚和第6脚接收来自第二接口的第三对差分信号，继电器RE6的第4脚和第5脚接收来自第二变压器的第三对差分信号；继电器RE8的第3脚和第6脚接收来自第二接口的第四对差分信号，继电器RE8的第4脚和第5脚接收来自第二变压器的第四对差分信号。