CN206892854U - 一种提高pcie数据通道使用率的主板 - Google Patents
一种提高pcie数据通道使用率的主板 Download PDFInfo
- Publication number
- CN206892854U CN206892854U CN201720415665.8U CN201720415665U CN206892854U CN 206892854 U CN206892854 U CN 206892854U CN 201720415665 U CN201720415665 U CN 201720415665U CN 206892854 U CN206892854 U CN 206892854U
- Authority
- CN
- China
- Prior art keywords
- slot
- lanes
- pcie
- mainboard
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 239000002699 waste material Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012905 input function Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
本实用新型提供了一种提高PCIE数据通道使用率的主板，主板包括通道数与根桥设备的lanes数量相同的第一插槽，所述根桥设备的lanes全部与第一插槽连接，其他PCIE插槽的所有lanes的触点依次顺序连接在第一插槽上相应数量lanes的触点上；PCH的GPIO分别与各个PCIE插槽的在位信号连接，所有的GPIO信号外部均通过电阻R进行上拉；与每个插槽连接的信号线均通过电阻接地。本实用新型的技术方案，根据插槽设备的在位情况，配置桥设备的宽度，使桥设备宽度得到最大化的使用率。
Description
技术领域
本实用新型属于计算机技术领域，尤其涉及一种提高PCIE数据通道使用率的主板。
背景技术
在主板上，PCIE的每一条数据通道，叫做一条Lane，由发送信号Tx和接收信号Rx组成。不同架构的处理器的PCIE数据通道Lane的数量不同，一般在16到48条Lanes之间，数据通道最大可以将16条Lanes配置成一组，也可以将8条Lanes配置成一组，最小可以将4条Lanes配置成一组。配置好以后，每一组可以链接一个外部PCIE设备。处理器有可能有多个桥设备，以处理器一个有16条Lanes的桥设备为例，主板可以设计四种配置，配置1一条x16的插槽，或者配置2两条x8的插槽，或者配置3一条x8及两条x4的插槽，或者配置4四条x4的插槽。
主板设计时，就要选择具体使用哪种配置，设计主板选定PCIE配置后，生产出实物主板后，不可以再对硬件PCIE插槽进行修改。如果客户插入主板的PCIE设备宽度恰好和PCIE插槽支持的最大宽度一致，才能对PCIE数据通道进行最大化使用，但是主板在客户端应用情况众多，PCIE插槽接入设备的情况多种多样，对于PCIE数据通道的限制浪费，就比较常见了。例如处理器的有一个16条数据通道Lanes的桥设备，当选择配置1时，主板上会有一个宽度为x16的PCIE插槽接口，客户可以插入宽度x16及以下的PCIE设备，当客户需要插入宽度为x1的PCIE设备时，其他15条数据通道就会被闲置浪费，即使需要再接一张x1的PCIE设备也无法实现；当选择配置2时，主板上有两个宽度为x8的PCIE插槽接口，客户可以插入宽度x8及以下的PCIE设备，当客户需要插入宽度为x1的PCIE设备时，两个插槽共计有14条数据通道被闲置浪费，同时客户如果有需要运行在宽度为x16 PCIE设备要插入主板，也是不能实现的；当选择配置3时，主板上有一个x8和两个x4的PCIE插槽接口，客户可以插入三张x1的PCIE设备，将有13条数据通道被闲置浪费，同时主板上不能接入一张宽度x16或者同时两张宽度x8的PCIE设备；当选择配置4时，主板上有四个PCIE插槽接口，客户可以接入四张x1的PCIE设备，将有12条数据通道被闲置浪费，同时宽度为x16或者x8的PCIE设备无法插入主板。由此可见，目前主板的PCIE插槽设计，对客户的PCIE设备灵活应用，限制和闲置浪费都是比较严重的。
实用新型内容
针对以上技术问题，本实用新型公开了一种提高PCIE数据通道使用率的主板，根据插入插槽的PCIE设备宽度，实现PCIE数据通道使用率最大化。
对此，本实用新型采用的技术方案为：
一种提高PCIE数据通道使用率的主板，其包括PCH集成南桥芯片、主板处理器和BIOS基本输入输出模块；主板处理器的根桥设备的数据通道lanes的数量为n；主板上的PCIE插槽为m个，其中包括通道数与根桥设备的lanes数量相同的第一插槽，所述根桥设备的lanes全部与第一插槽连接，其他PCIE插槽的所有lanes的触点依次顺序连接在第一插槽上的相应数量lanes的触点上；
PCH集成南桥芯片包含m个GPIO，分别为GPIO0~GPIOm-1，所述GPIO0~GPIOm-1分别与各个PCIE插槽的在位信号PRSNT1#电连接，且所有的GPIO信号外部均通过电阻R与上拉电源连接进行上拉；与每个插槽lanes连接的信号线均通过电阻接地。
其中，BIOS输入输出模块在开机启动过程中，根据GPIO得到的在位信号PRSNT1#，获得PCIE设备的数量，从而配置根桥设备的数据通道宽度。
针对目前的处理器，所述n为16或8。
采用此技术方案，可以根据需要充分使用PCIE数据通道，灵活应对各种PCIE设备的使用。GPIO0~GPIOm-1，分别链接到各个PCIE插槽的在位信号（PRSNT1#）上面，所有GPIO信号外部均通过电阻R进行上拉，如果所有插槽没有设备插入，则所有GPIO输入高电平信号，如果有PCIE设备插入到插槽中，PRSNT1#拉低表示有PCIE设备在插槽内。
作为本实用新型的进一步改进，所述主板上的PCIE插槽包括宽度小于第一插槽的第二插槽、第三插槽和第四插槽，所述第二插槽的宽度大于第三插槽和第四插槽，所述第二插槽、第三插槽的lanes的触点依次顺序连接在第一插槽的相应宽度的lanes的触点上；所述第四插槽的lanes的触点分别与第二插槽的相应宽度的lanes的触点依次顺序连接。
作为本实用新型的进一步改进，主板处理器的根桥设备的每条数据通道lanes的Tx和Rx均通过差分信号线的DN和DP信号与PCIE插槽触点连接，所述DN和DP信号与PCIE插槽触点的位置引出线路通过电阻R接地。
此技术方案，每条数据通道lane，有Tx和Rx组成，Tx和Rx信号都是DP（DataPositive）和DN（Data Negative）的差分信号对，因此每条lane有四条信号线。数据通道lane上面有数据传输时，DN和DP上面传输的是对称的矩形方波，将每条lane的DN和DP信号与插槽接触点的位置，引出线路通过电阻R接地，当插槽内有设备时，DN和DP传输方波信号，接地电阻对信号质量无影响，当插槽没有设备时DN和DP信号通过电阻R接地，对其他插槽串联过来的DN和DP信号没有影响。
优选的，所有插槽上面的所有lanes均通过电阻R接地。
作为本实用新型的进一步改进，所述n为16，所述第一插槽为x16，所述第二插槽为x8，所述第三插槽和第四插槽为x4，所述第二插槽的所有lanes的触点分别依次与第一插槽的第9条到第16条lanes的所有触点连接；所述第三插槽所有lanes的触点分别依次与第一插槽的第5条lanes到第8条lanes的所有触点连接；所述第四插槽的所有lanes的触点分别依次与第二插槽的第5条lanes到第8条lanes的所有触点连接。
这样设计以后，具备上面配置四种设计的能力，可以插入1个宽度为x16的PCIE设备，或者插入2个宽度为x8的PCIE设备，或者插入1个宽度x8和2个宽度为x4的设备，或者插入4个宽度为x4或者x1的PCIE设备，充分使用PCIE数据通道，灵活应对各种PCIE设备的使用。
作为本实用新型的进一步改进，所述主板上的PCIE插槽包括第一插槽和第二插槽，所述n为8，所述第一插槽为x8，所述第二插槽为x4，所述第二插槽的lanes的触点分别依次顺序与第一插槽的第5条lanes到第8条lanes所有触点连接。
上述提高PCIE数据通道使用率的主板采用以下步骤提高PCIE数据通道使用率：
步骤S1，启动BIOS程序，初始化GPIO，将GPIO0~GPIOm-1设置为输入功能，然后读取GPIO0~GPIOm-1输入的数据值，得到PCIE插槽的在位信号PRSNT1#；
步骤S2，PCIE插槽的在位信号PRSNT1#通过GPIO传递给BIOS基本输入输出模块，根据各个插槽设备的在位情况，BIOS程序配置桥设备的宽度。
采用此技术方案，通过硬件线路设计和BIOS程序设计，根据插入插槽的PCIE设备宽度，实现PCIE数据通道使用率最大化。本方法中，通过BIOS程序开机过程侦测PCIE设备数量及宽度，灵活配置根桥设备的数据通道宽度，使之与外部设备PCIE数据通道宽度吻合度最佳化，充分使用根桥设备的PCIE数据通道，同时对客户插入不同PCIE设备需求达到最大化满足。
进一步的，步骤S1中，根据GPIO0~GPIOm-1输入的数据值检测GPIO0~GPIOm-1的输入电平情况；步骤S2中，如果所有GPIO0~GPIOm-1的电平均为高电平，则所有插槽没有任何PCIE设备插入， BIOS基本输入输出模块将桥设备的配置成默认带宽配置；当GPIO0~GPIOm-1的电平出现低电平时，则有PCIE设备接入，BIOS基本输入输出模块配置根桥设备的带宽，连接所有PCIE设备并完成初始化。
进一步的，所述n为16，m为4，所述主板上的PCIE插槽包括带宽为x16的第一插槽，带宽为x8的第二插槽，带宽为x4的第三插槽和第四插槽；所述第二插槽的所有lanes的触点分别依次与第一插槽的第9条到第16条lanes的所有触点连接；所述第三插槽所有lanes的触点分别依次与第一插槽的第5条lanes到第8条lanes的所有触点连接；所述第四插槽的所有lanes的触点分别依次与第二插槽的第5条lanes到第8条lanes的所有触点连接；所述BIOS基本输入输出模块采用以下方式配置根桥设备的宽度：
当四个插槽都有设备时，四个插槽的PRSNT1#拉低，配置成x4 x4 x4 x4；
当只有第一个插槽有设备时，宽度配置x16；
当第一插槽和第三插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x4 x4 x4x4；
当第一插槽和第二插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x8 x8；
当第一插槽和第四插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x8 x4 x4；
当只有第三插槽有设备时，宽度配置x4 x4 x4 x4；
当第三插槽和第二插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x4 x4 x8；
当第三插槽和第四插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x4 x4 x4x4；
当只有第二插槽有设备时，宽度配置x8 x8；
当第二插槽和第四插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x8 x4 x4；
当只有第四插槽有设备时，宽度配置x8 x4 x4。
与现有技术相比，本实用新型的有益效果为：
第一，本实用新型的技术方案，通过硬件线路设计和BIOS程序设计，根据插入插槽的PCIE设备宽度，实现PCIE数据通道使用率最大化。即通过BIOS程序开机过程侦测PCIE设备数量及宽度，灵活配置根桥设备的数据通道宽度，使之与外部设备PCIE数据通道宽度吻合度最佳化，充分使用根桥设备的PCIE数据通道，同时对客户插入不同PCIE设备需求达到最大化满足。
第二，本实用新型的技术方案，通过DN和DP差分信号线与插槽接触点，引线接电阻R到地的方式，创新的硬件设计，再将在位信号PRSNT1#通过GPIO传递给BIOS程序，根据各个插槽设备的在位情况，让BIOS程序灵活配置桥设备的宽度，使桥设备宽度得到最大化的使用率，充分发挥处理器的性能，充分满足客户的多样化需求。
附图说明
图1是本实用新型一种实施例的PCIE插槽的连接结构示意图。
图2是本实用新型一种实施例的PCIE插槽与PCH和主板处理器的连接结构示意图。
具体实施方式
下面对本实用新型的较优的实施例作进一步的详细说明。
实施例1
以处理器的一个有16条lanes根桥设备为例，16条lanes，最小配置是4条lanes。
如图1~图2所示，所述主板上的PCIE插槽包括带宽为x16的第一插槽1，带宽为x8的第二插槽2，带宽为x4的第三插槽3和第四插槽4；首先将主板处理器的16条lanes全部链接到第一插槽1上面，将第二组4条lanes链接到第二插槽2上面，将第三和第四组8条lanes链接到第三插槽3上面，同时将第四插槽4条lanes链接到第四插槽4上面。即所述第二插槽2的所有lanes的触点分别依次与第一插槽1的第9条到第16条lanes的所有触点连接；所述第三插槽3所有lanes的触点分别依次与第一插槽1的第5条lanes到第8条lanes的所有触点连接；所述第四插槽4的所有lanes的触点分别依次与第二插槽3的第5条lanes到第8条lanes的所有触点连接。这样设计以后，具备上面配置第一插槽1、第二插槽2、第三插槽3、第四插槽4四种设计的能力，可以插入1个宽度为x16的PCIE设备，或者插入2个宽度为x8的PCIE设备，或者插入1个宽度x8和2个宽度为x4的设备，或者插入4个宽度为x4或者x1的PCIE设备，充分使用PCIE数据通道，灵活应对各种PCIE设备的使用。图1中，只显示了插槽首尾的lanes的连接线，插槽的其他lanes也是如此连接。
如图2所示，以处理器的一个有16条lanes的桥设备为例，选4个GPIO，GPIO0~GPIO3，分别链接到x16插槽、x4插槽、x8插槽、x4插槽的在位信号（PRSNT1#）上面，所有GPIO信号外部均通过电阻R进行上拉，图2中只画出了其中与GPIO0连接的插槽的情况，其他插槽也是如此。
如果所有插槽没有设备插入，则所有GPIO输入高电平信号，如果有PCIE设备插入到插槽中，PRSNT1#拉低表示有PCIE设备在插槽内。
如图2所示，每条数据通道lane，有Tx和Rx组成，Tx和Rx信号都是DP（DataPositive）和DN（Data Negative）的差分信号对，因此每条lane有四条信号线。数据通道lane上面有数据传输时，DN和DP上面传输的是对称的矩形方波，将每条lane的DN和DP信号与插槽接触点的位置，引出线路通过电阻R接地，当插槽内有设备时，DN和DP传输方波信号，接地电阻对信号质量无影响，当插槽没有设备时DN和DP信号通过电阻R接地，对其他插槽串联过来的DN和DP信号没有影响。第一插槽、第二插槽、第三插槽、第四插槽上面的所有lanes均通过电阻R接地。
上述本实用新型的提高PCIE数据通道使用率的主板中的BIOS基本输入输出模块采用以下步骤进行配置桥设备的宽度：
以处理器的一个有16条lanes的桥设备为例， BIOS程序启动以后，首先初始化GPIO，将GPIO0~GPIO3设置为输入功能，然后读取GPIO0~GPIO3输入的数据值，检测GPIO0~GPIO3的输入电平情况，如果所有电平均为高电平，则所有插槽没有任何设备插入，将桥设备的配置成默认宽度配置，例如x4x4x4x4配置，当有设备接入时，情况比较多，由于GPIO和PRSNT#信号时对应的，就以PRSNT#信号来说明，更加明了。
1）当四个插槽都有设备时，四个插槽PRSNT1#拉低，配置成x4x4x4x4；
2）当只有第一个插槽有设备时，宽度配置x16；
3）当第一个插槽和第二个插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x4x4x4x4；
4）当第一个插槽和第三个插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x8x8；
5）当第一个插槽和第四个插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x8x4x4；
6）当只有第二个插槽有设备时，宽度配置x4x4x4x4；
7）当第二个插槽和第三个插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x4x4x8；
8）当第二个插槽和第四个插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x4x4x4x4；
9）当只有第三个插槽有设备时，宽度配置x8x8；
10）当第三个插槽和第四个插槽有设备时，这两个插槽的PRSNT1#拉低，配置成x8x4x4；
11）当只有第四个插槽有设备时，宽度配置x8x4x4；
以上涵盖了所有插槽插入设备情况的，根桥设备的宽度配置情况。 配置完桥设备宽度以后，开始链接PCIE设备，并进行初始化设置，完成PCIE设备功能。
本实用新型中所涉及的常用术语解释如下：
BIOS (Basic Input Output System)：基本输入输出系统，主要用于计算机开机过程中各种硬件设备的初始化和检测。
PCH (Platform Controller Hub)：Intel公司的集成南桥。
PCIE（PCI-Express）：一种高速串行总线接口技术标准。
GPIO（General Purpose Input Output）：通用输入/输出。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
Claims (5)
1.一种提高PCIE数据通道使用率的主板，其特征在于：其包括PCH集成南桥芯片、主板处理器和BIOS基本输入输出模块；主板处理器的根桥设备的数据通道lanes的数量为n；主板上的PCIE插槽为m个，其中包括通道数与根桥设备的lanes数量相同的第一插槽，所述根桥设备的lanes全部与第一插槽连接，其他PCIE插槽的所有lanes的触点依次顺序连接在第一插槽上的相应数量lanes的触点上；
PCH集成南桥芯片包含m个GPIO，分别为GPIO0~GPIOm-1，所述GPIO0~GPIOm-1分别与各个PCIE插槽的在位信号PRSNT1#电连接，且所有的GPIO信号外部均通过电阻R与上拉电源连接进行上拉；与每个插槽lanes连接的信号线均通过电阻接地。
2.根据权利要求1所述的提高PCIE数据通道使用率的主板，其特征在于：所述主板上的PCIE插槽包括宽度小于第一插槽的第二插槽、第三插槽和第四插槽，所述第二插槽的宽度大于第三插槽和第四插槽，所述第二插槽、第三插槽的lanes的触点依次顺序连接在第一插槽的相应宽度的lanes的触点上；所述第四插槽的lanes的触点分别与第二插槽的相应宽度的lanes的触点依次顺序连接。
3.根据权利要求2所述的提高PCIE数据通道使用率的主板，其特征在于：主板处理器的根桥设备的每条数据通道lanes的Tx和Rx均通过差分信号线的DN和DP信号与PCIE插槽触点连接，所述DN和DP信号与PCIE插槽触点的位置引出线路通过电阻R接地。
4.根据权利要求3所述的提高PCIE数据通道使用率的主板，其特征在于：所述n为16，所述第一插槽为x16，所述第二插槽为x8，所述第三插槽和第四插槽为x4，所述第二插槽的所有lanes的触点分别依次与第一插槽的第9条到第16条lanes的所有触点连接；所述第三插槽所有lanes的触点分别依次与第一插槽的第5条lanes到第8条lanes的所有触点连接；所述第四插槽的所有lanes的触点分别依次与第二插槽的第5条lanes到第8条lanes的所有触点连接。
5.根据权利要求1所述的提高PCIE数据通道使用率的主板，其特征在于：所述n为8，所述主板上的PCIE插槽包括第一插槽和第二插槽，所述第一插槽为x8，所述第二插槽为x4，所述第二插槽的lanes的触点分别依次顺序与第一插槽的第5条lanes到第8条lanes所有触点连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720415665.8U CN206892854U (zh) | 2017-04-19 | 2017-04-19 | 一种提高pcie数据通道使用率的主板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720415665.8U CN206892854U (zh) | 2017-04-19 | 2017-04-19 | 一种提高pcie数据通道使用率的主板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206892854U true CN206892854U (zh) | 2018-01-16 |
Family
ID=61323381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720415665.8U Active CN206892854U (zh) | 2017-04-19 | 2017-04-19 | 一种提高pcie数据通道使用率的主板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206892854U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113220618A (zh) * | 2021-04-23 | 2021-08-06 | 山东英信计算机技术有限公司 | 一种位宽调控方法、系统及介质 |
-
2017
- 2017-04-19 CN CN201720415665.8U patent/CN206892854U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113220618A (zh) * | 2021-04-23 | 2021-08-06 | 山东英信计算机技术有限公司 | 一种位宽调控方法、系统及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106951383A (zh) | 一种提高pcie数据通道使用率的主板及方法 | |
| US7673092B2 (en) | PCI Express interface | |
| US9043528B2 (en) | Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device | |
| EP2987087A1 (en) | Device, method and system for operation of a low power phy with a pcie protocol stack | |
| CN208188815U (zh) | Bmc模块化系统 | |
| CN204650513U (zh) | 分布式架构设备及其串口复用电路 | |
| CN111538689B (zh) | 两端异构的多通道pcie转接卡 | |
| CN100468378C (zh) | Spi设备通信电路 | |
| CN211427337U (zh) | 基于申威处理器的计算机主板 | |
| CN100480923C (zh) | I2c总线从控制器软实现方法 | |
| CN206892854U (zh) | 一种提高pcie数据通道使用率的主板 | |
| CN107480085A (zh) | 多接口综合测试系统 | |
| CN210123977U (zh) | 中继线缆及增强现实系统 | |
| CN205692167U (zh) | 基于PowerPC架构中央处理器的通用核心板 | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| US8954623B2 (en) | Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same | |
| CN205809774U (zh) | 一种服务器及其内部的服务器主板 | |
| CN105354165A (zh) | 一种pcie网卡和服务器系统 | |
| CN112821156B (zh) | 一种电子标签芯片与type-c数据线 | |
| CN108536633A (zh) | 一种即插即用otg设备的接口电路及终端 | |
| CN211349344U (zh) | 一种主机板及服务器 | |
| CN107070547A (zh) | 一种具有故障监控能力的cpci型千兆以太网装置 | |
| CN210324198U (zh) | 嵌入式核心板和设备 | |
| CN210924562U (zh) | 一种背板通讯装置 | |
| CN207319794U (zh) | 一种增强抗干扰能力的i2c 总线 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |