CN206193081U

CN206193081U - 基于fpga的信号源、示波器、万用表一体机

Info

Publication number: CN206193081U
Application number: CN201621288784.3U
Authority: CN
Inventors: 陈紫业; 丰泳翔; 刘宁; 郭恩泽; 陈小桥
Original assignee: Wuhan University WHU
Current assignee: Wuhan University WHU
Priority date: 2016-11-29
Filing date: 2016-11-29
Publication date: 2017-05-24
Anticipated expiration: 2026-11-29

Abstract

本实用新型涉及电子仪器领域，具体涉及基于FPGA的信号源、示波器、万用表一体机，包括壳体，还包括壳体内设置的FPGA板、PCB板，以及壳体上设置的高清触摸屏；PCB板上设置有信号源系统、示波器系统和万用表系统；FPGA板内设置有控制与显示模块；信号源系统、示波器系统和万用表系统分别连接控制与显示模块，控制与显示模块连接高清触摸屏。该一体机采用FPGA和内嵌其中的Niosii软核为测量和控制核心，以高性能的AD、DA、程控放大器、高性能运算放大器、高精度电阻和电容、555定时器、集成芯片E1648等为主要器件，以高清的电容式触摸屏作为显示工具和控制工具，制成了性能好、价格低、成本低、环境适应性强、体积小、重量轻、易携带的信号源、示波器、万用表一体机。

Description

基于FPGA的信号源、示波器、万用表一体机

技术领域

本实用新型涉及电子仪器技术领域，尤其涉及基于FPGA的信号源、示波器、万用表一体机。

背景技术

信号源、示波器、万用表是电子实验室日常使用频率最高的三种仪器。

传统的信号源采用模拟电子技术，由分立元件或模拟集成电路构成，其电路结构复杂、尺寸大、价格贵、功耗大，仅能产生正弦波、方波、锯齿波和三角波等几种简单波形，且漂移较大，使输出的波形的幅度稳定性差。

采用微处理器对DAC进行程序控制，就可以得到各种波形，然而软件控制波形的一个最大缺点就是输出波形的频率低，这主要是由CPU的工作速度决定的。

传统的模拟示波器采用的是模拟电路(示波管，其基础是电子枪)电子枪向屏幕发射电子,发射的电子经聚焦形成电子束,并打到屏幕上。屏幕的内表面涂有荧光物质,这样电子束打中的点就会发出光来。这种示波器虽然其实时性很好，但带宽不是很高，目前最高的就1G带宽，而且功能单一，操作复杂，不能连接电脑形成系统化测试，提高测试效率，也不能进行复杂的数学运算如FFT。

传统的万用表使用磁石偏转指针的表盘，测量不够精确，调零和从仪表面板上准确的读数都容易产生偏差。而且其内阻较小，多采用分立元件构成分流分压电路，所以频率特性不太均匀。目前市场上的数字万用表都是采用由外围电路、双积分A/D转换器及显示器组成。其中，测量方法基本上是将跟踪被测参量转换为电压、电流量进行间接测量，由于AD转换有误差、量程较大，较难精确测量。

市场上的信号源、示波器、万用表不仅价格昂贵(三者相加可能会超万元)，还存在体积较大、功耗较高、使用不方便等问题。

实用新型内容

本实用新型的目的是提出一种性能好、环境适应性强、体积小、重量轻、易携带且价格合理、成本低的实验平台。即基于FPGA的信号源、示波器、万用表一体机。

这实现上述目的，本实用新型采用的技术方案是：基于FPGA的信号源、示波器、万用表一体机，包括壳体，还包括壳体内设置的FPGA板、PCB板，以及壳体上设置的高清触摸屏；PCB板上设置有信号源系统、示波器系统和万用表系统；FPGA板内设置有控制与显示模块；信号源系统、示波器系统和万用表系统分别连接控制与显示模块，控制与显示模块连接高清触摸屏。

在上述的基于FPGA的信号源、示波器、万用表一体机中，FPGA板采用ALTERA公司的EP4CE40F23C8芯片，用于数字信号的运算和处理；控制与显示模块采用EP4CE40F23C8芯片内嵌入NIOSⅡ嵌入式处理器，用于人机交互。

在上述的基于FPGA的信号源、示波器、万用表一体机中，信号源系统包括DDS模块、信号调制模块、DAC904数模转换模块、第一无源低通滤波模块和后级程控放大模块；控制与显示模块的输出与DDS模块输入相连，控制与显示模块的输出和DDS模块的输出分别与信号调制模块的输入相连，DDS模块的输出和信号调制模块的输出通过一个二选一开关与DAC904数模转换模块的输入相连，控制与显示模块的输出与二选一开关的控制端相连，DAC904数模转换模块的输出与第一无源低通滤波模块的输入相连，控制与显示模块的输出与第一无源低通滤波模块的输出分别与后级程控放大模块的输入相连。

在上述的基于FPGA的信号源、示波器、万用表一体机中，示波器系统包括前级信号调理模块、第二无源低通滤波模块、MAX1425模数转换模块、触发信号产生模块、短时间ΔT测量模块、采样数据存储模块、FFT运算模块和第一等精度测频模块；控制与显示模块的输出与前级信号调理模块的控制输入相连，前级信号调理模块的输出与第二无源低通滤波模块的输入相连，第二无源低通滤波模块的输出与第一等精度测频模块的输入与MAX1425模数转换模块的输入相连，第一等精度测频模块输出与控制与显示模块相连，MAX1425模数转换模块的输出与触发信号产生模块的输入相连，MAX1425模数转换模块的输出、触发信号产生模块的输出、短时间ΔT测量模块的输出和控制与显示模块的输出分别与采样数据存储模块的输入相连，采样数据存储模块的输出和FFT运算模块的输入相连，采样数据存储模块的输出和FFT运算模块的输出分别和控制与显示模块的输入相连。

在上述的基于FPGA的信号源、示波器、万用表一体机中，万用表系统包括电阻值和电容值转换成频率模块、电感值转换成频率模块、电压和电流转换成频率模块和第二等精度测频模块；电阻值和电容值转换成频率模块的输出、电感值转换成频率模块的输出、电压和电流转换成频率模块的输出分别通过一个三选一的开关和第二等精度测频模块的输入相连，控制与显示模块的输出与三选一开关控制端相连，控制与显示模块输出与电阻值和电容值转换成频率模块的控制输入和电压和电流转换成频率模块的控制输入相连，第二等精度测频模块输出和控制与显示模块输入相连。

在上述的基于FPGA的信号源、示波器、万用表一体机中，DDS模块包括频率字输入同步寄存器、相位累加器、相位字输入同步寄存器、相位调制器和ROM查找表；频率字输入同步寄存器的输出和相位累加器的输入相连，相位累加器的输出和相位字输入同步寄存器的输出和相位调制器的输入相连，相位调制器的输出和ROM查找表的输入相连，ROM查找表的输出和DAC904数模转换模块的输入相连；信号调制模块用于产生调幅信号、调频信号、移相键控信号、移幅键控信号；DAC904数模转换模块的输出选择高速运放opa690作为电流电压转换器；第一无源低通滤波模块采用7阶的巴特沃斯低通滤波器，其截至频率为50MHz；后级程控放大模块的压控放大器选用AD603；可变增益的范围为：Gain(dB)＝40*V_G+10dB，控制端电压由12位数模转换器TLV5616输出，后级固定放大倍数为10倍。

在上述的基于FPGA的信号源、示波器、万用表一体机中，前级信号调理模块采用三级放大的形式，前后两级采用继电器切换运放和Rg的形式，中间采用PGA芯片THS7001，组合产生10种放大倍数；第二无源低通滤波模块采用7阶巴特沃斯低通滤波器，其截止频率为300MHz；MAX1425模数转换模块采用A/D接口的高速差分运放THS4151提供2.5V的偏置电压；触发信号产生模块采用两个10位寄存器和比较器模块，两个10位寄存器的输入分别与MAX1425模数转换模块的输出相连，两个10位寄存器的输出分别与比较器模块的输入相连，比较器模块的输出和短时间ΔT测量模块的输入及采样数据存储模块的输入相连；短时间ΔT测量模块采用等相位检测模块和计数模块，等相位检测模块的输出与计数模块的输入相连，计数模块的输出与采样数据存储模块的输入相连；采样数据存储模块采用波形暂存模块和波形重构模块，短时间ΔT测量模块的输出、触发信号输出与采样数据存储模块的输入相连，用来使能波形存储；MAX1425模数转换模块的输出和波形暂存模块的输入相连，短时间ΔT测量模块的输出和波形暂存模块的输出分别和波形重构模块的输入相连，用于根据所测得的短时间ΔT对波形数据重新排序，以重构波形；FFT运算模块用于所采波形数据的FFT运算，得到所采信号的频谱并显示；第一等精度测频模块采用等精度测频原理，实现低频信号和高频信号的精确测量。

在上述的基于FPGA的信号源、示波器、万用表一体机中，电阻值和电容值转换成频率模块采用555定时器构成振荡电路，电容采用多层陶瓷电容，电阻采用高精度电阻，用于电阻值和电容值转变为频率；电感值转换成频率模块采用集成芯片E1648构成振荡电路,用于电感转换为频率；电压和电流转换成频率模块采用V/F转换芯片LM331，测交流电压时，采用真有效值/直流转换器AD637将交流量转换成与有效值成比例的直流电压，再进行电压和频率的转换；测量电流时，采用运放OPA277把电流转变为电压，再进行电压和频率的转换；第二等精度测频模块用于测量前级转换得到的方波频率，采用等精度测频原理。

在上述的基于FPGA的信号源、示波器、万用表一体机中，高清触摸屏采用TFTLCD电容式触摸屏，分辨率为800*480。

本实用新型的有益效果是：一体机的信号源不仅具有产生任意波形、频率可调、幅值可调的功能，还具有调幅、调频、调相、PSK和ASK等调制功能。示波器具有对频率0.2Hz～100MHz、峰值为2mV～24V信号的测量和显示、单次触发和连续触发、波形平移、存储/回放、测频、测幅、自动测量、光标测量、交/直流耦合切换、FFT频谱分析和探头*1/*10切换等功能。万用表具有精确测量电容、电感、直流电压、直流电流、交流电压、交流电流的功能。采用FPGA将信号源、示波器和万用表三种常用的仪器集成在一起，为电子教学和各种实验活动提供了便利的条件。该一体机具有性能好、价格低、适应环境能力强、体积小、重量轻、易携带等特点。

附图说明

图1为本发明一个实施例的系统框图；

图2为本发明一个实施例的信号源中DDS模块原理图；

图3为本发明一个实施例的信号源中DAC904数模转换模块电路图；

图4为本发明一个实施例的信号源中第一无源低通滤波器模块电路图；

图5为本发明一个实施例的信号源中后级程控放大模块电路图；

图6为本发明一个实施例的示波器中随机等效采样原理图；

图7为本发明一个实施例的示波器中等效排序算法示意图；

图8为本发明一个实施例的示波器中短时间间隔ΔT测量模块原理图；

图9为本发明一个实施例的示波器中等相位检测模块电路图；

图10为本发明一个实施例的示波器中前级信号调理电路；

图11为本发明一个实施例的示波器中比较器模块电路图；

图12为本发明一个实施例的示波器中MAX1425模数转换模块电路图；

图13为本发明一个实施例的万用表中第二等精度测频原理时序图；

图14为本发明一个实施例的万用表中电阻值和电容值转换成频率模块电路图；

图15为本发明一个实施例的万用表中电感值转换成频率模块电路图；

图16为本发明一个实施例的万用表中电压和电流转换成频率模块电路图。

具体实施方式

下面结合附图对本实用新型的实施方式进行详细描述。

本实用新型的描述中，需要说明的是，除非另有规定和限定，术语“相连”“连接"应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于相关领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

本实施例采用如下技术方案：基于FPGA的信号源、示波器、万用表一体机，包括壳体，还包括壳体内设置的FPGA板、PCB板，以及壳体上设置的高清触摸屏；PCB板上设置有信号源系统、示波器系统和万用表系统；FPGA板内设置有控制与显示模块；信号源系统、示波器系统和万用表系统分别连接控制与显示模块，控制与显示模块连接高清触摸屏。

进一步，FPGA板采用ALTERA公司的EP4CE40F23C8芯片，用于数字信号的运算和处理；控制与显示模块采用EP4CE40F23C8芯片内嵌入NIOSⅡ嵌入式处理器，用于人机交互。

进一步，信号源系统包括DDS模块、信号调制模块、DAC904数模转换模块、第一无源低通滤波模块和后级程控放大模块；控制与显示模块的输出与DDS模块输入相连，控制与显示模块的输出和DDS模块的输出分别与信号调制模块的输入相连，DDS模块的输出和信号调制模块的输出通过一个二选一开关与DAC904数模转换模块的输入相连，控制与显示模块的输出与二选一开关的控制端相连，DAC904数模转换模块的输出与第一无源低通滤波模块的输入相连，控制与显示模块的输出与第一无源低通滤波模块的输出分别与后级程控放大模块的输入相连。

进一步，示波器系统包括前级信号调理模块、第二无源低通滤波模块、MAX1425模数转换模块、触发信号产生模块、短时间ΔT测量模块、采样数据存储模块、FFT运算模块和第一等精度测频模块；控制与显示模块的输出与前级信号调理模块的控制输入相连，前级信号调理模块的输出与第二无源低通滤波模块的输入相连，第二无源低通滤波模块的输出与第一等精度测频模块的输入与MAX1425模数转换模块的输入相连，第一等精度测频模块输出与控制与显示模块相连，MAX1425模数转换模块的输出与触发信号产生模块的输入相连，MAX1425模数转换模块的输出、触发信号产生模块的输出、短时间ΔT测量模块的输出和控制与显示模块的输出分别与采样数据存储模块的输入相连，采样数据存储模块的输出和FFT运算模块的输入相连，采样数据存储模块的输出和FFT运算模块的输出分别和控制与显示模块的输入相连。

进一步，万用表系统包括电阻值和电容值转换成频率模块、电感值转换成频率模块、电压和电流转换成频率模块和第二等精度测频模块；电阻值和电容值转换成频率模块的输出、电感值转换成频率模块的输出、电压和电流转换成频率模块的输出分别通过一个三选一的开关和第二等精度测频模块的输入相连，控制与显示模块的输出与三选一开关控制端相连，控制与显示模块输出与电阻值和电容值转换成频率模块的控制输入和电压和电流转换成频率模块的控制输入相连，第二等精度测频模块输出和控制与显示模块输入相连。

进一步，DDS模块包括频率字输入同步寄存器、相位累加器、相位字输入同步寄存器、相位调制器和ROM查找表；频率字输入同步寄存器的输出和相位累加器的输入相连，相位累加器的输出和相位字输入同步寄存器的输出和相位调制器的输入相连，相位调制器的输出和ROM查找表的输入相连，ROM查找表的输出和DAC904数模转换模块的输入相连；信号调制模块用于产生调幅信号、调频信号、移相键控信号、移幅键控信号；DAC904数模转换模块的输出选择高速运放opa690作为电流电压转换器；第一无源低通滤波模块采用7阶的巴特沃斯低通滤波器，其截至频率为50MHz；后级程控放大模块的压控放大器选用AD603；可变增益的范围为：Gain(dB)＝40*V_G+10dB，控制端电压由12位数模转换器TLV5616输出，后级固定放大倍数为10倍。

进一步，前级信号调理模块采用三级放大的形式，前后两级采用继电器切换运放和Rg的形式，中间采用PGA芯片THS7001，组合产生10种放大倍数；第二无源低通滤波模块采用7阶巴特沃斯低通滤波器，其截止频率为300MHz；MAX1425模数转换模块采用A/D接口的高速差分运放THS4151提供2.5V的偏置电压；触发信号产生模块采用两个10位寄存器和比较器模块，两个10位寄存器的输入分别与MAX1425模数转换模块的输出相连，两个10位寄存器的输出分别与比较器模块的输入相连，比较器模块的输出和短时间ΔT测量模块的输入及采样数据存储模块的输入相连；短时间ΔT测量模块采用等相位检测模块和计数模块，等相位检测模块的输出与计数模块的输入相连，计数模块的输出与采样数据存储模块的输入相连；采样数据存储模块采用波形暂存模块和波形重构模块，短时间ΔT测量模块的输出、触发信号输出与采样数据存储模块的输入相连，用来使能波形存储；MAX1425模数转换模块的输出和波形暂存模块的输入相连，短时间ΔT测量模块的输出和波形暂存模块的输出分别和波形重构模块的输入相连，用于根据所测得的短时间ΔT对波形数据重新排序，以重构波形；FFT运算模块用于所采波形数据的FFT运算，得到所采信号的频谱并显示；第一等精度测频模块采用等精度测频原理，实现低频信号和高频信号的精确测量。

进一步，电阻值和电容值转换成频率模块采用555定时器构成振荡电路，电容采用多层陶瓷电容，电阻采用高精度电阻，用于电阻值和电容值转变为频率；电感值转换成频率模块采用集成芯片E1648构成振荡电路,用于电感转换为频率；电压和电流转换成频率模块采用V/F转换芯片LM331，测交流电压时，采用真有效值/直流转换器AD637将交流量转换成与有效值成比例的直流电压，再进行电压和频率的转换；测量电流时，采用运放OPA277把电流转变为电压，再进行电压和频率的转换；第二等精度测频模块用于测量前级转换得到的方波频率，采用等精度测频原理。

更进一步，高清触摸屏采用TFTLCD电容式触摸屏，分辨率为800*480。

具体实施时，一种基于FPGA的信号源、示波器、万用表一体机，如图1所示，一体机由一块FPGA板、一块3机一体的PCB板、一块高清触摸屏组成，合起来体积只有一般信号源的一半不到，重量只有一般信号源的1/4不到，价格只有一般信号源的一半，性能可以达到一般实验场所的要求。由于FPGA具有并行处理的特点，所以可以将这三个功能同时完成。FPGA主要完成数字信号的处理和运算，而内嵌其中的NIOSII软核则主要负责控制、显示和人机交互。

一体机还包括用于信号源的产生正弦波、三角波等波形的DDS模块，用于信号源的产生调制信号的信号调制模块，用于信号源的DAC904数模转换模块，用于信号源的第一无源低通滤波模块，用于信号源的后级程控放大模块。用于示波器的前级信号调理模块，用于示波器的第二无源低通滤波模块，用于示波器的MAX1425模数转换模块，用于示波器的触发信号产生模块，用于示波器的短时间ΔT测量模块，用于示波器的采样数据存储模块，用于示波器的FFT运算模块，用于示波器的第一等精度测频模块。用于万用表的将电阻值和电容值转换成频率模块，用于万用表的将电感值转换成频率模块，用于万用表的将电压和电流转换成频率模块，用于万用表的第二等精度测频模块，用于整个一体机的控制与显示模块。

在信号源中，控制与显示模块输出和DDS模块输入相连，控制与显示模块输出和DDS模块输出分别与信号调制模块输入相连，DDS模块输出和信号调制模块输出通过一个二选一的开关与DAC904数模转换模块输入相连，控制与显示模块输出与二选一开关控制端相连，DAC904数模转换模块输出与第一无源低通滤波模块输入相连，控制与显示模块输出和第一无源低通滤波模块输出分别与后级程控放大模块输入相连。

在示波器中，控制与显示模块输出和前级信号调理模块控制输入相连，前级信号调理模块输出和第二无源低通滤波模块输入相连，第二无源低通滤波模块输出和第一等精度测频模块输入与MAX1425模数转换模块输入相连，第一等精度测频模块输出和控制与显示模块相连，MAX1425模数转换模块输出和触发信号产生模块输入相连，MAX1425模数转换模块输出、触发信号产生模块输出、短时间ΔT测量模块输出和控制与显示模块输出分别和采样数据存储模块输入相连，采样数据存储模块输出和FFT运算模块输入相连，采样数据存储模块输出和FFT运算模块输出分别和控制与显示模块输入相连。

在万用表中，电阻值和电容值转换成频率模块输出、电感值转换成频率模块输出、电压和电流转换成频率模块输出分别通过一个三选一的开关和第二等精度测频模块输入相连，控制与显示模块输出与三选一开关控制端相连，控制与显示模块输出也与电阻值和电容值转换成频率模块的控制输入和电压和电流转换成频率模块的控制输入相连，第二等精度测频模块输出和控制与显示模块输入相连。

信号源中的DDS模块用于产生正弦波、三角波、方波等波形。DDS模块包括频率字输入同步寄存器、相位累加寄存器、相位字输入同步寄存器、相位调制器和ROM查找表组成。频率字输入同步寄存器输出和相位累加寄存器输入相连，相位累加寄存器输出和相位字输入同步寄存器输出和相位调制器输入相连，相位调制器输出和ROM查找表输入相连，ROM查找表输出和DAC904数模转换模块输入相连。其中，频率字输入同步寄存器用于实现产生波形的频率的改变，相位累加寄存器根据不同的频率字输入同步寄存器的值形成不同间距的相位地址，相位累加寄存器的值和相位字输入同步寄存器的值经过相位调制器相加后形成所对应的相位的地址，最后再由此地址在ROM查找表查得对应的数据。

信号源中的信号调制模块用于产生AM(调幅)信号、FM(调频)信号、PSK(移相键控)信号、ASK(移幅键控)信号等调制信号。其载波和调制波的输入和DDS模块的输出相连，其输出和DDS模块的输出分别通过一个二选一开关和DAC904数模转换模块输入相连。

信号源的DAC904数模转换模块用于将DDS模块输出的数字信号或者信号调制模块输出的数字信号转换成模拟的电压信号。因为DAC904输出的为电流量，所以要用一个运放将电流量转变为电压量。

信号源的第一无源低通滤波模块用于滤除DAC904数模转换模块输出电压信号中的高频杂波。因为DDS模块输出的数字信号是不连续的，其经过DAC904数模转换模块输出的电压信号也是阶梯状的，所以需要经过第一无源低通滤波模块进行波形的平滑。

信号源的后级程控放大模块用于进行信号幅度和功率的放大。后级程控放大模块由DAC数模转换模块、压控放大模块和后级固定放大组成。其中，控制与显示模块输出和DAC数模转换模块输入相连，DAC数模转换模块输出和压控放大模块输入相连，压控放大模块输出和后级固定放大输入相连。DAC数模转换模块用来给压控放大模块提供高精度的控制电压，以实现准确的幅值输出。后级固定放大用来实现信号幅度和功率的进一步放大。

示波器的前级信号调理模块用来将输入信号放大或缩小到MAX1425模数转换模块所能接受的输入电压的范围和进行阻抗匹配与隔离。前级信号调理模块由前级固定放大模块，程控放大模块和后级固定放大模块组成，三者依次级联，共组合产生需要的10多种放大倍数。

示波器的第二无源低通滤波模块用来滤除输入信号的高频噪声，使MAX1425模数转换模块采得的电压更加精确。

示波器的第一等精度测频模块用来准确测得输入信号的频率，以在使用“Auto”功能的情况下自动确定所用的采样频率。测频首先通过高频和低频比较器相结合的方式将输入的波形整形成方波，再将其送到FPGA中进行测频。为了加大比较器抗干扰的能力，电路中采用了滞回比较的方法。测频采用等精度测频原理，实现了低频信号和高频信号都能够精确测量。

示波器的MAX1425模数转换模块用来采集输入电压信号的幅值。利用MAX1425芯片的内部2.5V REF，这样可以产生内部Vrefp＝3.25v，Vcml＝2.25v，Vrefn＝1.25v，可以提供±2V的信号差分输入范围。为了避免前级电路对偏置电压的影响，需要在前级信号中提供相同的直流偏置。

示波器的触发信号产生模块用来产生触发信号使示波器显示的波形稳定，即显示的波形数据都是从任意电压周期的同一个位置开始的。触发信号产生模块和短时间ΔT测量模块一起为采样数据存储模块提供此时刻所采电压值在波形重构模块中的地址值。触发信号采用内部触发且是上升沿触发，触发电平可调。触发信号产生模块由两个10位寄存器和比较器模块构成，MAX1425模数转换模块输出与其中一个10位寄存器的输入相连，其输出和另一个10位寄存器的输入相连。两个10位寄存器的输出和比较器模块的输入相连，比较器模块的输出和短时间ΔT测量模块输入和采样数据存储模块输入相连。

示波器的短时间ΔT测量模块用来测量采样时钟和触发信号之间的时间差，以此来确定本次采样的数据是否有效，若有效又应该存储在采样数据存储模块中的哪一个位置。因为该示波器采用随机等效采样算法，所以短时间ΔT测量模块的地位至关重要。短时间ΔT测量模块由等相位检测模块和计数模块组成。采样时钟信号、系统时钟信号分别与等相位检测模块的输入相连，等相位检测模块的输出和计数模块输入相连。计数模块的输出和采样数据存储模块输入相连。

示波器的采样数据存储模块用来存储MAX1425模数转换模块所采得的数据。其分为两个部分，一个是波形暂存模块，另一个是波形重构模块。短时间ΔT测量模块输出、触发信号输出和采样数据存储模块的输入相连，用来使能波形存储。MAX1425模数转换模块输出和波形暂存模块输入相连，短时间ΔT测量模块输出和波形暂存模块输出分别和波形重构模块输入相连，用来根据所测得的短时间ΔT对波形数据重新排序，以重构波形。

示波器的FFT运算模块用来将所采得的波形数据进行FFT运算，来得到所采信号的频谱，并在控制与显示模块上加以显示。频谱分析是示波器的一个最重要的功能之一，可以获取隐藏在信号中的许多有价值的信息。

万用表的电阻值和电容值转换成频率模块由555定时器等元件构成振荡电路，将电阻值、电容值转变为频率；电感值转换成频率模块由采用由集成芯片E1648构成振荡电路,将电感转换为频率；电压和电流转换成频率模块由V/F转换芯片LM331直接将电压转变为频率，测电流时，先将电流用运放构成的电路转换为电压。以上三模块的输出通过三选一的继电器与万用表的第二等精度测频模块相连。

万用表的第二等精度测频模块用来准确测得前级转换得到的方波频率，其采用等精度测频原理。

显示与控制模块用来进行人机交互，完成显示和控制的功能，其由内嵌FPGA中的NIOSII软核和TFTLCD电容式触摸屏组成。

而且，信号源中的DDS模块中的ROM查找表中采用12位地址，14位数据，以使波形精准地产生。频率字输入同步寄存器和相位累加寄存器的位数均为32位，然后截取高12位形成ROM查找表中的地址，以实现波形频率的精确控制。

而且，信号源的DAC904数模转换模块的输出选择高速运放opa690作为为电流电压转换器。

而且，信号源的第一无源低通滤波模块采用7阶的巴特沃斯低通滤波器，其截至频率为50MHz。

而且，信号源的后级程控放大模块中的压控放大器选用AD603，其可变增益的范围为其增益为：Gain(dB)＝40*V_G+10dB，其控制端电压由精密12位数模转换器TLV5616输出。信号源的后级固定放大倍数为10倍。

而且，示波器的前级信号调理模块采用三级放大的形式，前后两级采用继电器切换运放和Rg的形式，中间采用PGA芯片THS7001，组合产生需要的10种放大倍数。

而且，示波器的第二无源低通滤波模块采用7阶巴特沃斯低通滤波器，其截止频率为300MHz。

而且，示波器的第一等精度测频模块为了提高比较器的抗干扰能力，信号在进入比较器之前用运放放大11倍以提高其边沿斜率，同时为了避免方波信号频率较高时对电路的干扰，高频比较器TL3116的输出经过四分频。然后将比较器输出信号经过一个非门进入FPGA。

而且，示波器的MAX1425模数转换模块采用可以直接提供偏置的适于同A/D接口的高速差分运放THS4151提供2.5V的偏置电压。

而且，示波器的触发信号产生模块采用软件触发。在FPGA的触发电平寄存器中设置比较电平的数字值，将两次A/D采样值同这个值比较，当满足第一次的采样值小于第二次的采样值并且第二次的采样值和比较电平的数字值相接近时产生触发信号。这种方案结构简单，不需要额外的外围芯片，设置和调节方便，容易做到较高精度。

而且，示波器的短时间ΔT测量模块采用游标卡尺法。用FPGA中的一个锁相环来完成采样时钟和系统时钟的频率关系31:30的功能。当系统进入等效采样时，采样时钟始终保持一个固定的频率，比如50MHz。同时利用计数器对两个等相位点之间的采样时钟进行计数，当到达等相位点时清零计数器。触发信号到来时，采样数据存储模块从短时间测量模块中读出计数器的值，以此得知采样时钟相对于触发信号的时间间隔。

而且，示波器的采样数据存储模块调用Quartus中的两片关于RAM的IP核完成。

而且，示波器的FFT运算模块同样调用Quartus中的关于FFT的IP核完成。使用IP核的好处是能够更高速地进行信号的处理。

而且，万用表的电阻值和电容值转换成频率模块中，测电阻时电容为已知,为提高测量精度,电容采用多层陶瓷电容；测电容时电阻为已知,为提高测量精度,电阻采用高精度电阻。

而且，电压和电流转换成频率模块，测交流电压时,首先采用真有效值/直流转换器AD637将交流量转换成与有效值成比例的直流电压，再用V/F转换芯片LM331完成电压和频率的转换。

而且，FPGA芯片是采用ALTERA公司的EP4CE40F23C8芯片，片内嵌入了NIOS Ⅱ嵌入式处理器。

而且，显示屏采用TFTLCD电容式触摸屏，分辨率为800*480。

为了方便本领域普通技术人员理解和实施，下面结合附图作详细说明。

1.数字信号源的具体实施方式：

(1)DDS模块的具体实现：

本实施例中，采用DDS(直接数字式频率合成器，Direct Digital Synthesizer)技术，以奈奎斯特采样定理为基础，在时域中进行频率合成，它可以快速改变频率，并且通过更换波形数据可以实现任意波形功能。

与传统的频率合成器相比，DDS具有相对带宽高，输出频率、相位连续，低成本、低功耗、高分辨率和快速转换时间等优点。其原理如图2所示。

正弦信号发生器的输出可以用s_out＝A sinωt＝A sin(2πf_outt)来描述：

在一个时钟周期T_clk内,相位θ的变化量为：

为了对Δθ进行数字量化,把2π切割成2^N份,由此每个T_clk周期的相位增量Δθ用量化值B_Δθ表示。即

显然,信号发生器的输出可用下式描述。

由上面的推导可以看出,只要对相位的量化值进行简单的累加运算,就可以得到正弦信号的当前相位值,而用于累加的相位增量量化值B_Δθ决定了信号的输出频率f_out并呈线形关系。

如图2所示,相位累加器是整个DDS的核心,在这里完成上述原理推导中的相位累加功能。相位累加器在功能上说实质是一个N位快速可循环累加器(一般N＝32),N位的相位累加器在每一个时钟来临时与频率控制所决定的相位增量BΔθ累加一次,计数大于2的N次方时则自动溢出,保留后面N位数字于累加器中。每当相位累加器计数满后,可自动循环重新累加,所以输出相位可以保持连续变化,这就保证了输出正弦波的连续性。

相位调制器接收相位累加器的相位输出,在这里加上一个相位偏移值,主要用于信号的相位调制,如PM(调幅)、PSK(相移键控)等,在不使用时可以去掉该部分,或者加一个固定的相位字输入。相位字输入也需要用同步寄存器保持同步。

用RAM存储所需波形的量化数据，按照不同频率要求以频率控制字为步进对相位增量进行累加，以累加相位的值作为地址码读取存在存储器内的波形数据，经D/A转换和幅度控制，再滤波即可得到所需的波形。

(2)信号调制模块的具体实现：

①幅度调制(AM)的具体实施方式：

调幅(AM)是指用调制信号去控制载波的振幅，使已调波的包络按照调制信号幅度的规律线性变化的过程。假设调制信号为U_acos ω_at，载波为U_ccosω_ct，则已调信号为:

采用(1)中的改变频率控制字的方法可以获得频率可设定的载波和调制波。由上式可知，在进行调幅时，要进行两次乘法运算，一次用于波形的调制，另一次用于调制度的改变，为提高速度可以使用IP核乘法器实现。

即使使用IP核，FPGA进行两次乘法运算还是需要一定时间的。为了产生频率较高的信号本实施例中把其中一次乘法转变为了加法运算即，只要FPGA的ROM足够，这个改变能够提高载波的频率。

②幅度键控(ASK)的具体实现：

ASK是按载波的幅度受到数字数据的调制而取不同的值，例如对应二进制0，载波振幅为0；对应二进制1，载波振幅为1。调幅技术实现起来简单。设信息源发出消息代码是由二进制符号1、0组成的序列，假定符号1出现的概率为P，符号0出现概率为1-P，它们彼此独立。即

根据幅度调制的原理，一个二进制的振幅键控信号可以表示成一个单极性矩形脉冲序列与一个正弦型载波的相乘，即

它可用在FPGA内部搭建开关电路来实现。

(3)DAC904数模转换模块、第一无源低通滤波模块、后级程控放大模块的具体实现：

电路如图3、图4和图5所示，数字信号经过数模转换器DAC904和电流电压转换器变成模拟的电压信号，再经过第一无源低通滤波模块滤除高频杂波，再经过AD603获得不同的放大倍数来控制信号幅度，再通过后级固定放大电路进行驱动和信号的进一步放大。

如图3所示，DAC904数模转换模块中选择运放opa690为电流电压转换器，其为单位增益稳定的电压反馈型运放。opa690能驱动一个峰值为1v到4v输出摆动，以及150mA驱动电流，150MHz带宽。这组合特征构造opa690一个理想的ADC输出驱动。

如图4所示，第一无源低通滤波模块采用巴特沃斯型滤波器，其幅频特性曲线在通带内十分平坦。所选电阻、电容值根据截止频率和解归一化计算得到，为了增强通带外的衰减故需要较高的阶数，采用如图4所示七阶低通滤波器。

如图5所示，信号首先经过AD603进行程控放大。后级固定放大模块采用两级放大，第一级放大选用TI公司的THS4011，它是高速电压型反馈运放。G＝1时，-3dB带宽为290MHz；摆率为310V/us，最大输出电流为110mA。第二级放大选用高电压低失真电流反馈型运放THS3091，压摆率7300v/us，在G＝2，负载RL＝100Ω时，带宽210MHZ，最大输出电流为100mA.两级级联产生10倍放大。

2.数字示波器的具体实施方式：

(1)采样数据存储模块等效采样的具体实现：

等效采样是用低频时钟采高频信号的一种信号采样方法，等效采样又分为顺序等效采样和随机等效采样。两者的区别在于:随机等效采样不仅局限于在触发点之后，还能在触发点之前进行采样。本实施例中采用随机等效采样。

随机等效采样的测量原理是通过测量从触发时刻起到第一个采样点的时间间隔ΔT，再根据A/D采样周期就能确定本次采样序列在重建的信号波形中的位置。这个时间是随机分布的并且在一定的时间段内遍历一个A/D采样周期内所有可能的取值，通过在这个时间段上的多次采样获得数据序列来重构波形，在采样次数足够大时，可以遍历所有我们需要的等间隔点上的波形数据，从而重构目标信号的完整采样波形。

图6是随机等效时间采样的原理图，我们可以设定每一次触发后采集的点数，采集完后再开始下一次触发采样，每一次采样后测量该次采样的触发时刻到触发后第一个采样点的时间间隔，根据此时间间隔值确定本次采样序列在重建的信号波形中的位置。这里的关键是精确测量这个时间间隔，由于时间很短，直接测量难度很大，我们采用了游标卡尺法去测量两脉冲间极短的时间间隔，能精确到0.7ns的时间间隔的测量。

表1等效采样速率和实时采样速率之间的关系

随机等效排序算法所要解决的是每次采样得到的N个数据如何放到最后的波形数组中。等效采样速率受到实时采样率的限制，不同的实时采样速率和等效采样速度，采样次数和每轮采样数据中有用的采样点数也不同。以采样10MHz信号为例，实时采样频率为100MHz，那么在一个周期我们只能采样10个点，而在某些信号处理算法中经常需要在一个周期中采样几百个点，如果不采用等效采样算法就不能达到要求，表1中为具体随机等效采样的参数，一个周期为例，每次采样数据放在数组a1中，等效后的波形数据放在数组a2中。

表1中实时采样率为100MHz，每次采样的点数为10点，等效采样速率可以根据需要选取不同的值，等效倍率M是等效采样对应实时采样的倍数。每次采样结束后，从FPGA中读取时间差值ΔT，将A/D采样周期T分成等长度的M段，每个段映射一个0～M-1间的整数值I，然后通过ΔT/T+0.5得出对应的I值。之后就可以从数组a1中读取有效数据，进行等效算法排序，然后将排序结果写入a2中。等效排序算法就是按照顺序从数组a1中读取10个有效数据，以a2为基地址，以I为地址偏移量，以M为地址步长，写入数组a2中。

如图7所示，算法公式为：ADD＝BASE+I+K×M，其中ADD为某个数据写入数组a2中对应单元的地址，K为从数组a1中顺序读取的数据的次序值，K的范围是0～9，BASE为数组a2的首地址。

这里需要注意的是把数据写入数组a2对应的地址单元中完成一轮采样只是采集到一个完成波形的一部分数据，要得到完整波形的全部数据须经过多次触发、多轮采样，而每一轮采样并不一定都有效，只有不重复的ΔT值对应的采样才是有效的。经过若干次采样，数组a2写满之后一次完整的等效采样过程就完成了。数组a1和a2存储在FPGA中的RAM中，分别属于采样数据存储模块中的波形暂存RAM模块和波形重构RAM模块，以实现高速采样和排序。

(2)短时间ΔT测量模块的具体实现：

本实施例中利用了游标卡尺的原理，同时也借助FPGA内部的锁相环来实现。如图8所示，系统时钟和采样时钟就好像游标卡尺上的两个刻度，系统时钟就相当于主尺，采样时钟就相当于标尺。不过在这里不是对长度的测量而是对时间的测量。

本实施例用FPGA中的一个锁相环来完成采样时钟和系统时钟的频率关系的功能。当系统进入等效采样时，采样时钟始终保持一个固定的频率(比如50MHz)。同时利用计数器对采样时钟和系统时钟的两个等相位点之间的采样时钟进行计数，当到达等相位点时清零计数器。触发信号到来时，采样数据存储模块从短时间测量模块中读出计数器的值，以此得知采样时钟相对于触发信号的时间间隔。

假设设置输入时钟为50MHz，输出时钟端选择c0为内部时钟网络输出，输入与输出的频率关系设置为31/30，输出时钟频率为51.66667MHz，即为采样频率。根据上面介绍的游标卡尺的原理，当采样的外部触发信号为高电平时，其与采样时钟之间的相位差可以通过对采样时钟的计数得知，系统时钟在经过0～31个时钟后必定与采样时钟出现等相位点，当检测到系统时钟与采样时钟等相位时，停止并清零记数。

等相位检测模块如图9所示。

可以知道第一个采样点相对于触发时刻的时间，其计算公式为：

T＝(20/31)·(N-1)

式中N为触发开始点到等相位点所经过的时间计数器的数值。按此设计的最小精度为0.667ns。因此短时间的测量只需要将触发信号有效后对系统时钟计数，当采样时钟和系统时钟同相位时停止计数，得到的计数器的值就是上面公式中的N的值，就可以计算第一个采样点相对于触发信号的间隔时间。

当进一步缩小系统时钟与采样时钟之间的比值时，误差将会更小。

(3)垂直灵敏度的具体划分和放大倍数的具体选择

垂直刻度为8div，对于不同的垂直灵敏度，示波器满刻度显示时输入信号的峰峰值为：24V、16V、8V、4V、1.6V、0.8V、400mV、160mV、80mV、40mV、16mV、8mV。垂直灵敏度和前级放大倍数成反比例关系，我们将垂直灵敏度档位分为12档，分布如表1所示。

由于我们选用的MAX1425采样所能接受的的范围为-2V+2V，因此系统针对不同信号范围设计了多级放大或者衰减电路。每一档放大电路的增益必须满足下式：

每档对应最佳测量范围用于AUTO功能的实现，即对不同幅度信号自动选择最佳垂直灵敏度档位和根据信号的不同范围自动选择放大和衰减倍数，使波形显示尽可能多的占用整个屏幕。由下表可见，系统能测量的信号峰峰值范围为2mV～24V。

表2垂直灵敏度档位与放大倍数的对应关系

垂直灵敏度/div	3V	2V	1V	500mV	200mV
						测量出入信号	16-24V	8-16V	4-8V	1.6-4V	0.8-1.6V
放大倍数	1/16	1/10	1/5	1/2.5	1
						100mV	50mV	20mV	10mV	5mV	2mV
400-800mV	160-400mV	80-160mV	40-80mV	16-40mV	8-16mV
						2	4	10	20	40	100
1mV
						2-8mV
200

由于本实施例中的放大倍数较多，所以采用继电器选择固定放大倍数和程控放大器THS7001相结合的方式较好地把信号放大到模数转换器MAX1425所能接受和测量准确的范围内。

由于MAX1425的接收信号的范围较窄，输入信号超过该范围可能会损坏ADC芯片，所以本实施例中还采用了比较器判断电压是否超出范围的电路。一旦电压超出范围立刻用继电器切断输入MAX1425的信号，并立刻调整前级调理电路放大倍数，重新自动调整信号调理电路的放大倍数，极大程度地避免了ADC芯片的损坏。

在手动调节中，系统会根据此时所选的垂直电压灵敏度自动调整信号调理电路放大倍数，实现对不同范围的电压信号的精确测量。

(4)扫描速度的具体划分和采样速率的具体选择：

扫描速度反映了示波器在水平方向展宽信号的能力，观察高速瞬变信号或者高频连续信号时，屏幕的现实点必须进行高速水平扫描，观察慢速低频信号时，显示屏幕必须进行相应的慢速扫描。扫描速度表征示波器能够展宽被测信号波形的能力。扫描速度定义为：单位时间内光点在屏幕水平方向移动的距离。扫描速度与该通道采样速率由如下式关系，采样率越高,这说明其捕捉信号的能力越强。公式如下：

扫描速度表征示波器能够展宽被测信号波形的能力。扫描速度定义为：单位时间。为使0.2Hz～100MHz信号在示波器上有较好显示，即任意频率信号的一个周期占1div～10div。

本实施例中水平显示分辨率60点/div，扫描速度共24档，分别为500ms/div、200ms/div、100ms/div、50ms/div、20ms/div、10ms/div、5ms/div、2ms/div、1ms/div、0.5ms/div、200μs/div、100μs/div、50μs/div、20μs/div、10μs/div、5μs/div、2μs/div、1μs/div、0.5μs/div、200ns/div、100ns/div、50ns/div、20ns/div、10ns/div，根据上面公式，可以计算出对应的采样率如下表所示。最佳测量频率范围用于AUTO功能的实现，即根据不同频率信号自动选择最佳扫描速度档位。

表3扫描速度档位与等效采样速率的对应关系

(5)其余各部分电路的具体实现：

①前级信号调理模块的具体实现：

如图10所示，前级采用三级放大的形式，前后两级采用继电器切换运放和Rg的形式，中间采用PGA芯片THS7001，组合产生需要的10种放大倍数，需要注意的是当探笔打到×10档位的时候，探笔的输入阻抗同运放输入偏流对输出信号造成的影响。

②第一等精度测频模块的具体实现：

如图11所示，为了使FPGA能够进行等精度测频，要首先把输入信号用比较器整形成方波。本系统比较器模块采用高低频信号分开处理比较的方案。为了提高比较器的抗干扰能力，信号在进入比较器之前用运放放大11倍以提高其边沿斜率，同时为了避免方波信号频率较高时对电路的干扰，高频比较器TL3116的输出经过四分频。然后将比较器输出信号经过一个非门进入FPGA。

③MAX1425模数转换模块的具体实现：

如图12所示，MAX1425模数转换模块中，采用模数转换芯片MAX1425实现AD采样。MAX1425是10位并口高速模数转换器，最高采样率为20MHz。

信号进入MAX1425之前都要进行相应的处理，以使信号满足MAX1425采样的输入范围和偏置要求，我们采用芯片的内部2.5V REF，这样可以产生内部Vrefp＝3.25v Vcml＝2.25v Vrefn＝1.25v，可以提供±2V的信号差分输入范围。为了避免前级电路对偏置电压的影响，需要在前级信号中提供相同的直流偏置。本实施例中采用可以适于同A/D接口的高速差分运放THS4151直接提供偏置。

④触发信号产生模块的具体实现：

本实施例中选择数字触发方式。触发信号产生模块由两个10位寄存器和比较器模块构成，MAX1425模数转换模块输出一个10位寄存器的输入相连，其输出和另一个10位寄存器的输入相连。两个10位寄存器的输出和比较器模块的输入相连。两个10位寄存器构成移位寄存器。通过ADC对波形信号进行采集，在采样时钟的作用下，采得的数据被依次送到两个10位寄存器中。当第一个寄存器的值小于第二个寄存器的值，并且第二个寄存器的值和预设的电平值之差小于规定值的时候产生触发信号。此方案硬件实现简单，能够排除硬件毛刺产生的干扰，易于触发电平的调整，且可以通过软件做插值找出比较接近触发电平的值，对于抖动问题可以有效去除。

3.数字万用表的具体实施方式：

(1)第二等精度测频模块的具体实现：

如图13所示，本实施例中采用等精度测频法，其精确门限由被测信号和预制门控制共同控制，测量精度与被测信号的频率无关，只与基准信号的频率和稳定度有关，因此可以保证在整个测量频段内测量精度不变。

同时使用两个计数器A和B分别对待测信号频率fx和频标信号频率fm在设定的精确门内进行计数，精确门与预置门的门限周期相同，fx的上升沿触发精确门。用两个计数器在精确门内对fx和fm分别计数，计数值分别为M和N，则待测信号的频率为

fx＝M*fm/N

实现了频率的高精度测量。由于计数由待测信号上升沿控制，计数值M不存在计数误差，N存在±1误差，又频标信号为FPGA内部100MHz的时钟，故理论可达频率测量精度为10^-8，又时钟由外部有源温补晶振提供具有较高的稳定度，所以误差较小，可以10^-4的要求。

(2)电阻值和电容值转换成频率模块的具体实现：

如图14所示，本实施例中采用555时基电路构成的多谐振荡器，测电阻时电容为已知,为提高测量精度,电容采用多层陶瓷电容；测电容时电阻为已知,为提高测量精度,电阻采用高精度电阻。根据FPGA所测得的振荡频率和已知的电容或电阻值，在NiosII软核中反推出未知的电阻或电容值。

本电路的振荡频率为结合(1)中的频率fx＝M*fm/N可以解得被测电阻和被测电容为：

测电容时取R＝R1。

(3)电感值转换成频率模块的具体实现：

如图15所示，为了得到频率、振幅具有较高稳定度的振荡电路,本设计中采用由集成芯片E1648构成的振荡电路,将电感转换为频率。外接电容、电感构成并联振荡,振荡频率由外接的电容、电感决定，其为结合(1)中的频率得被测的电感值为

(4)电压和电流转换成频率模块的具体实现：

如图16所示，本实施例中电路主要元件采用美国NS公司生产的可用作精密电压/频率转换器的LM 331，外接电路简单易行。测交流电压时,首先采用真有效值/直流转换器AD637将交流量转换成与有效值成比例的直流电压。

测量电流时，要先用运放OPA277把电流转变为电压，在按照上面所述的方法，把电压转变为频率。

应当理解的是，本说明书未详细阐述的部分均属于现有技术。

虽然以上结合附图描述了本实用新型的具体实施方式，但是本领域普通技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变形或修改，而不背离本实用新型的原理和实质。本实用新型的范围仅由所附权利要求书限定。

Claims

1.基于FPGA的信号源、示波器、万用表一体机，包括壳体，其特征在于，还包括壳体内设置的FPGA板、PCB板，以及壳体上设置的高清触摸屏；PCB板上设置有信号源系统、示波器系统和万用表系统；FPGA板内设置有控制与显示模块；信号源系统、示波器系统和万用表系统分别连接控制与显示模块，控制与显示模块连接高清触摸屏。

2.如权利要求1所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，FPGA板采用ALTERA公司的EP4CE40F23C8芯片，用于数字信号的运算和处理；控制与显示模块采用EP4CE40F23C8芯片内嵌入NIOSⅡ嵌入式处理器，用于人机交互。

3.如权利要求1所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，信号源系统包括DDS模块、信号调制模块、DAC904数模转换模块、第一无源低通滤波模块和后级程控放大模块；控制与显示模块的输出与DDS模块输入相连，控制与显示模块的输出和DDS模块的输出分别与信号调制模块的输入相连，DDS模块的输出和信号调制模块的输出通过一个二选一开关与DAC904数模转换模块的输入相连，控制与显示模块的输出与二选一开关的控制端相连，DAC904数模转换模块的输出与第一无源低通滤波模块的输入相连，控制与显示模块的输出与第一无源低通滤波模块的输出分别与后级程控放大模块的输入相连。

4.如权利要求1所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，示波器系统包括前级信号调理模块、第二无源低通滤波模块、MAX1425模数转换模块、触发信号产生模块、短时间ΔT测量模块、采样数据存储模块、FFT运算模块和第一等精度测频模块；控制与显示模块的输出与前级信号调理模块的控制输入相连，前级信号调理模块的输出与第二无源低通滤波模块的输入相连，第二无源低通滤波模块的输出与第一等精度测频模块的输入与MAX1425模数转换模块的输入相连，第一等精度测频模块输出与控制与显示模块相连，MAX1425模数转换模块的输出与触发信号产生模块的输入相连，MAX1425模数转换模块的输出、触发信号产生模块的输出、短时间ΔT测量模块的输出和控制与显示模块的输出分别与采样数据存储模块的输入相连，采样数据存储模块的输出和FFT运算模块的输入相连，采样数据存储模块的输出和FFT运算模块的输出分别和控制与显示模块的输入相连。

5.如权利要求1所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，万用表系统包括电阻值和电容值转换成频率模块、电感值转换成频率模块、电压和电流转换成频率模块和第二等精度测频模块；电阻值和电容值转换成频率模块的输出、电感值转换成频率模块的输出、电压和电流转换成频率模块的输出分别通过一个三选一的开关和第二等精度测频模块的输入相连，控制与显示模块的输出与三选一开关控制端相连，控制与显示模块输出与电阻值和电容值转换成频率模块的控制输入和电压和电流转换成频率模块的控制输入相连，第二等精度测频模块输出和控制与显示模块输入相连。

6.如权利要求3所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，DDS模块包括频率字输入同步寄存器、相位累加器、相位字输入同步寄存器、相位调制器和ROM查找表；频率字输入同步寄存器的输出和相位累加器的输入相连，相位累加器的输出和相位字输入同步寄存器的输出和相位调制器的输入相连，相位调制器的输出和ROM查找表的输入相连，ROM查找表的输出和DAC904数模转换模块的输入相连；信号调制模块用于产生调幅信号、调频信号、移相键控信号、移幅键控信号；DAC904数模转换模块的输出选择高速运放opa690作为电流电压转换器；第一无源低通滤波模块采用7阶的巴特沃斯低通滤波器，其截至频率为50MHz；后级程控放大模块的压控放大器选用AD603；可变增益的范围为：Gain(dB)＝40*V_G+10dB，控制端电压由12位数模转换器TLV5616输出，后级固定放大倍数为10倍。

7.如权利要求4所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，前级信号调理模块采用三级放大的形式，前后两级采用继电器切换运放和Rg的形式，中间采用PGA芯片THS7001，组合产生10种放大倍数；第二无源低通滤波模块采用7阶巴特沃斯低通滤波器，其截止频率为300MHz；MAX1425模数转换模块采用A/D接口的高速差分运放THS4151提供2.5V的偏置电压；触发信号产生模块采用两个10位寄存器和比较器模块，两个10位寄存器的输入分别与MAX1425模数转换模块的输出相连，两个10位寄存器的输出分别与比较器模块的输入相连，比较器模块的输出和短时间ΔT测量模块的输入及采样数据存储模块的输入相连；短时间ΔT测量模块采用等相位检测模块和计数模块，等相位检测模块的输出与计数模块的输入相连，计数模块的输出与采样数据存储模块的输入相连；采样数据存储模块采用波形暂存模块和波形重构模块，短时间ΔT测量模块的输出、触发信号输出与采样数据存储模块的输入相连，用来使能波形存储；MAX1425模数转换模块的输出和波形暂存模块的输入相连，短时间ΔT测量模块的输出和波形暂存模块的输出分别和波形重构模块的输入相连，用于根据所测得的短时间ΔT对波形数据重新排序，以重构波形；FFT运算模块用于所采波形数据的FFT运算，得到所采信号的频谱并显示；第一等精度测频模块采用等精度测频原理，实现低频信号和高频信号的精确测量。

8.如权利要求5所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，电阻值和电容值转换成频率模块采用555定时器构成振荡电路，电容采用多层陶瓷电容，电阻采用高精度电阻，用于电阻值和电容值转变为频率；电感值转换成频率模块采用集成芯片E1648构成振荡电路,用于电感转换为频率；电压和电流转换成频率模块采用V/F转换芯片LM331，测交流电压时，采用真有效值/直流转换器AD637将交流量转换成与有效值成比例的直流电压，再进行电压和频率的转换；测量电流时，采用运放OPA277把电流转变为电压，再进行电压和频率的转换；第二等精度测频模块用于测量前级转换得到的方波频率，采用等精度测频原理。

9.如权利要求1所述的基于FPGA的信号源、示波器、万用表一体机，其特征在于，高清触摸屏采用TFTLCD电容式触摸屏，分辨率为800*480。