CN206041940U - 集成放大器设备以及集成电路 - Google Patents

Abstract

本实用新型公开了一种集成放大器设备以及集成电路。提出了一种集成低噪声放大器(2)，包括：电感输入元件(Lin)、放大器电路(CA)、电感输出元件(Lout)以及电感负反馈元件(Ldeg)。根据一般特征，放大器电路(CA)和所述电感输出(Lout)和负反馈(Ldeg)元件位于所述电感输入元件(Lin)的内部。

Description

集成放大器设备以及集成电路

技术领域

本实用新型涉及低噪声放大器，具体地涉及在无线电信系统中使用并且更特定地用于移动电话的低噪声放大器。

背景技术

在用于发送/接收射频信号的系统中，接收级包括天线，允许接收将被传送到放大器电路的信号的接收。诸如滤波器的天线可以被插入在天线和放大器电路之间。放大器的主要目的是使信号成为适合用于解调电路的电平。

在用于无线电信基础设施的接收机的情况下，非常需要以非常低的噪声并且线性地放大接收信号。

低噪声放大器(LNA)同时要求取决于所使用的标准的相对高的增益、低噪声、良好的输入和输出匹配和关于操作电流的固态稳定性。

通常，低噪声放大器配备有通常包括诸如晶体管的有源元件的放大器电路、电感负反馈元件、电感输出元件以及此外用于匹配输入阻抗(或电感输入元件)的电感元件。电感输入元件允许，对于一阶，放大器的输入阻抗的虚部被抵消，以便于具有对应于在放大器的操作频率处连接到输入的系统的阻抗(对于天线通常为50欧姆)的输入阻抗。这允许能量的最佳传输。

为了最小化GHz数量级的频率的噪声，电感输入元件有利地具有最高可能的品质因数“Q”。电感元件的表面积相对于相同电感的更紧凑电感元件的增加使得能够提高品质因数“Q”。为此，通常，对于要求的噪声规范，由于其大的可能尺寸而导致电感输入元件没有被集成在与放大器电路相同的例如硅衬底上。

因此，电感输入元件通常位于集成放大器电路的外部，例如在印刷电路板上。这些外部电感元件，也被称为离散元件，具有高的品质因数“Q”。

目前，特别是在长期演进(LTE)电信标准的框架内，在2.62GHz至2.69GHz的频带中的低噪声放大器的规范是，例如，约13dB的增益、约1dB噪声因数(NF)、约5dBm的三阶输入拦截点(IIP3)和约-20dB的隔离S₁₂。

隔离参数S₁₂表示施加到系统的输出的变化在其输入处被感觉到的方式，并且反之亦然。则，可能提及放大系统的鲁棒性。IIP3参数表示放大的线性。

实用新型内容

根据一个实施例，提出了一种LNA设备，其具有根据LTE标准的规范并且被完全包含在集成电路中，不必需要在集成电路外的连接的电感输入匹配元件(也称为离散元件)。

因此，所提出的设备使得能够例如减少总的放大器电路的尺寸，对应于通常情况下的离散元件和集成放大器电路，并且特别是还有利地使得能够容易地在例如无线电信系统中包含和使用该设备。

所提出的放大器设备有利地通过在配备有线后端(BEOL)部分的一个和相同的半导体衬底上产生有源放大器电路和电感输入元件来获得，放大器电路位于电感输入元件的线圈的内部。

因此，所提出的设备占用相对于传统放大器电路基本上不改变的表面面积，这额外需要离散元件。

提出了一种集成放大器设备(2)，包括：电感输入元件(Lin)、放大器电路(CA)、电感输出元件(Lout)以及电感负反馈元件(Ldeg)，所述放大器电路(CA)和所述电感输出元件(Lout)和所述电感负反馈元件(Ldeg)位于所述电感输入元件(Lin)的内部。

在一个实施例中，所述电感输入元件(Lin)被配置为允许输入电流(IRFin)在第一方向上在输入端子(RF_IN)和所述放大器电路(CA)之间流动，并且所述电感输出元件(Lout)被配置为允许输出电流(IRFout)在与所述第一方向相反的第二方向上在所述放大器电路(CA)和电源端子(Vdd)之间流动。

在一个实施例中，所述放大器电路(CA)包括被配置为处于放大模式的至少一个第一晶体管(M1)。

在一个实施例中，所述放大器电路(CA)包括共源共栅组件，所述共源共栅组件包括所述第一晶体管(M1)和第二晶体管(M2)。

在一个实施例中，所述电感输入元件(Lin)被耦合在所述设备(2)的输入端子(RF_IN)和所述第一晶体管(M1)的栅极之间，所述第一晶体管(M1)的所述栅极被置于与所述电感输入元件(Lin)的端部尽可能地接近。

在一个实施例中，所述电感负反馈元件(Ldeg)被耦合在所述第一晶体管(M1)的源极和接地端子(GND)之间，所述第一晶体管(M1)的源极被置于与所述电感负反馈元件(Ldeg)的一个端部尽可能地接近，并且所述接地端子(GND)被置于与所述电感负反馈元件(Ldeg)的另一个端部尽可能地接近。

在一个实施例中，所述电感输入元件(Lin)包括非交叉螺旋形式的金属迹线。

在一个实施例中，包括根据前述权利要求中的任何一项所述的设备。

因此，根据一个方面，提出了一种有利地具有低噪声类型的集成放大器设备，包括电感输入元件、放大器电路、电感输出元件和电感负反馈元件，放大电路和所述电感输出和负反馈元件位于所述电感输入元件内部。

因此，电感输入元件被包括在例如硅上的集成低噪声放大器电路中，因为硅表面面积相对于在其输入处需要外部电感元件的普通集成放大器电路基本上是未改变的。总的放大器系统的尺寸，即包括电感输入元件，在满足相同规范的同时被显着降低。

根据一个实施例，电感输入元件被配置为允许输入电流在第一方向上在输入端子和放大器电路之间流动，并且电感输出元件被配置为允许输出电流在与第一方向相反的第二方向上在放大器电路和电源端子之间流动。

这使得能够减小在电感输入元件和电感输出元件之间的磁耦合。具体地，在线圈内生成的磁场生成干扰周围的磁场，能够通过相互感应来调节例如相邻电感元件的电感。

根据一个实施例，放大器电路包括配置为处于放大模式的至少一个第一晶体管，并且可以有利地包括共源共栅组件，其包括第一晶体管和第二晶体管。

共源共栅组件通常包括两个串联的晶体管，并且具有确保良好隔离参数S₁₂、几乎没有在输出和输入之间的交互作用的优点。此外，共源共栅组件通常具有良好的稳定性。

根据一个实施例，电感输入元件被耦合在第一晶体管的栅极和所述设备的输入端子之间，第一晶体管的栅极被置于与电感输入元件的端部尽可能地靠接近，即以所讨论的技术的设计规则所允许的最小距离。

另外指出，在输入端子和晶体管的栅极之间的互连被优化，以便于获得所期望的电感“L”和在工作频率处最优的品质因数“Q”。这是使用例如电磁模拟器优化的该互连的整体。

这样的配置通过限制输入损耗来特别允许设备的噪声性能被优化。

根据一个实施例，电感负反馈元件被耦合在第一晶体管的源极和接地端子之间，第一晶体管的源极被置于与所述电感负反馈元件的一端尽可能地接近，并且接地端子被置于与所述电感负反馈元件的另一端尽可能地接近，即处于所讨论的技术的设计规则所允许的最小距离。

另外指出，在第一晶体管的源极和接地端子之间的互连被优化，以便于获得所期望的电感“L”和在工作频率处优化的品质因数“Q”。这也是使用例如电磁模拟器优化的该互连的整体。

为了要经历最小寄生信号，所述电感输入元件可以有利地包括非交叉螺旋形式的金属迹线。事实上，交叉金属迹线引入限制性寄生元件。

还提出了一种包含诸如以上定义的放大器设备的集成电路。

附图说明

本实用新型的其他优点和特征将在检查完全非限制性实施例和附图的具体描述之后变得显而易见，在附图中：

-图1示出了电信系统的示例性接收级；

-图2示出了根据本实用新型的放大器设备的示例性电路图；

-图3示出了根据本实用新型的放大器设备结构的示例性架构。

具体实施方式

图1示出了例如包括直接耦合到低噪声放大器(LNA)2的天线1的电信系统的示例性传统接收级。

从LNA输出的放大的信号是由两个混合器3分别用本地振荡器信号4和由相移器5相移了90°的该本地振荡器信号混合。

在混合器3的输出处，获得了移位到信道I上并且到同相正交Q信道上的模拟信号，这随后将通过滤波器6来滤波并且通过模拟-数字转换器7被转换成数字信号，然后被处理，具体地通过处理级8来被解调。

图2示出了根据本实用新型的有利地低噪声放大器设备的电路器，包括放大器电路CA和电感输入Lin、负反馈Ldeg和输出Lout元件。

放大器电路CA包括有源元件，诸如例如晶体管。

放大器设备2通常包括电源Vdd和接地GND端子、输入RF_IN+VG_GO1、输出RF_OUT和偏置电压端子VG_GO2。

放大器电路CA这里包括串联的两个晶体管M1、M2的共源共栅组件，晶体管M2的源极被连接到晶体管M1的漏极，在放大模式中使用。放大功能可以通过例如共源组件来确保或确保该功能的任何其他组件。

晶体管M1的源极经由电感负反馈元件Ldeg被连接到地。

电感输入元件Lin被连接在晶体管M1的栅极和输入RF_IN+VG_GO1之间。

晶体管M2的栅极被连接到节点，该节点将连接到偏置电压端子VG_GO2的偏置电阻器Rbias和连接到地GND的去耦合电容器Cgo2进行链接。

晶体管M2的漏极被连接到经由输出电容器Cout链接放大器2的输出RF_OUT，以及连接到电源端子Vdd的电感输出元件Lout。电源端子Vdd被直接连接到与地GND链接的去耦合电容器Cvdd。

因此，晶体管M1通过输入信号RF_IN+VG_GO1经由其栅极被控制，所述输入信号包括将为由例如天线发射的放大的RF_IN的信号、以及将晶体管M1偏置为对应于期望功耗的给定导通状态的偏置电压VG_GO1。

输入信号RF_IN+VG_GO1电阻地生成流过电感输入元件Lin的输入电流IRFin。

电感负反馈元件Ldeg具体地允许要结合电感输入元件Lin来优化的输入阻抗匹配。更具体地，对于一阶，电感输入元件Lin允许LNA的输入阻抗的虚部被抵消，并且对于50欧姆的参考阻抗，电感负反馈元件Ldeg允许输入阻抗的实部被设置为50欧姆。

电阻Rbias允许晶体管M2的栅极在表示对输入射频信号的高阻抗的同时被偏置。电容器Cgo2允许在晶体管M2的漏极处进入的射频信号看到地。

晶体管M2由偏置电压VG_GO2来控制，其可以是例如1.5V，以便于在电源电压Vdd处于2.5V的情况下将晶体管M1的漏极偏置到1.2V。

对应于放大的输入电流IRFin的输出电流IRFout流入电感输出元件Lout并且流入输出电容器Cout。

晶体管M1已经以主体接触配置被示出，即，晶体管M1的源极端子和衬底(“主体”)端子被链接，确保放大的良好线性。晶体管M2已经以浮动主体配置被示出，即，其衬底(“主体”)的电势是浮动的，在具有满意的输出阻抗的同时便利架构。

优选地，晶体管M1和M2以硅上绝缘体(SOI)技术来生产。与其他技术相比，SOI技术允许获得更高的品质因数。

然而，晶体管M1和M2可以根据需要分别处于除了主体接触和浮动主体配置之外的配置，或者具有另一性质，例如双极型或CMOS晶体管或以BiCMOS工艺(双极型和CMOS制造)技术生产。

去耦合电容器Cvdd允许电源Vdd上的电势变化被移除并且被滤波到接地。

电感输出元件Lout通常允许输出阻抗与所需要的值进行匹配。电感输出元件Lout和输出电容器Cout的组件允许获得在工作频率处所期望的输出匹配。

图3示出了对应于以上关于图2描述的电路的有利低噪声集成放大器设备结构2的架构，其中，放大器电路CA和电感负反馈Ldeg和输出Lout的元件位于电感输入元件Lin内。

集成放大器设备2根据该架构来在由线后端(BEOL)部分越过的单个半导体衬底上产生，并且通常包括用于连接到电源Vdd、接地GND、输入RF_IN+VG_GO1、输出RF_OUT和偏置电压VG_GO2端子的焊盘。

在图3中示出的用于连接到接地端子GND的各种焊盘全部链接到对应于统一公共接地的该表示中未示出的接地平面。

通常，放大器电路CA在半导体衬底中并且在其上产生，并且电感元件处于线路后端部分的金属化层中。

这些连接焊盘例如意在接收金属凸起以便于倒装芯片互连。这些连接焊盘还可以例如允许应用探针，以便于在小的信号性能、噪声和线性方面特征化电路。

这里，电感输入元件Lin由非交叉平面螺旋形式的金属迹线来形成，即金属迹线在不缠绕的情况下围绕电感输入元件的一端缠绕，该电感输入元件随后位于螺旋外部，并且另一端在螺旋内部。

因此，在该有利地避免电感输入元件Lin的金属迹线的叠加的配置中，这是寄生组件的源，用于连接到输入端子RF_IN+VG_GO2的焊盘位于螺旋的外部。

在该非限制性表示中，用于连接到偏置电压端子VG_GO2的焊盘也位于电感输入元件Lin的外部，但是根据本实用新型的一般特征，没有什么防止包括该焊盘的实施例位于电感输入元件Lin的内部。

晶体管M1被定位为非常接近电感输入元件Lin的内端，以便于最小化将所述电感输入元件Lin链接到晶体管M1的栅极的连接迹线Pg的长度。具体地，这允许在放大器电路CA的输入处的损耗被减小。

电感负反馈元件Ldeg被配置为尽可能紧凑。在电感元件Ldeg的端部处的连接迹线Ps和Pgnd以及电感元件Ldeg被优化在一起，以便于获得期望电感“L”和在工作频率处优化的品质因数“Q”。

具体地，这允许占用电感输入元件Lin的内部的表面积被减小。

在该表示中，与电感输入元件Lin相反，电感负反馈元件Ldeg由本身交叉的平坦螺旋形成，即缠绕和未缠绕的金属迹线的形式，并且其两端位于螺旋外部。

图2的去耦合电容器Cgo2和Cvdd这里以非限制性的方式以电容器对Cgo2_1和Cgo2_2、Cvdd_1和Cvdd_2的相应组合被示出。每对电容器包括例如以包括由氧化空间分离的交叉金属“指”的MOM(金属-氧化物-金属)技术产生的电容器(Cgo2_1、Cvdd_1)，以及例如通过叠加多晶硅、绝缘体和多晶硅的层以PIPCAP(聚酯-绝缘体-聚酯电容器)技术产生的电容器(Cgo2_2、Cvdd_2)。

这两个电容器技术对本领域技术人员来说是公知的，并且以组合被使用，以便于从其中的每一个的优点受益。这些优点基于线性度和密度标准，即每μm²的电容。

电感输出元件Lout以配置被定位，使得在放大器设备2的正常操作期间，流动通过电感输出元件Lout的输出电流部分IRFout在与输入电流IRF在流动通过电感输入元件Lin的旋转方向相反的旋转方向上流动。

具体地，在图3所示的配置中，输入电流IRFin以逆时针方向从输入端子RF_IN+VG_GO1到晶体管M1的栅极流动通过电感输入元件Lin。在该相同的配置中，输出电流部分IRFout在顺时针方向上从晶体管M2的漏极向电源端子Vdd流动通过电感输出元件Lout。

因此，由两个电感输入Lin和输出Lout元件生成的磁场在相反的方向上，并且一个与另一个的耦合被显著减小。

该配置允许获得改进的隔离因数S₁₂，例如关于电流在所述两个电感元件中在相同的方向上流动的配置的基本上6dB的减少。

以上关于图2描述的放大器电路CA的其他部件有利地位于电感输入元件Lin内部的可用表面区域上，并且图3中示出的配置在几何上来说不以任何方式限制。

Claims (8)

1.一种集成放大器设备，其特征在于，包括：电感输入元件(Lin)、放大器电路(CA)、电感输出元件(Lout)以及电感负反馈元件(Ldeg)，所述放大器电路(CA)和所述电感输出元件(Lout)和所述电感负反馈元件(Ldeg)位于所述电感输入元件(Lin)的内部。

2.根据权利要求1所述的设备，其特征在于，所述电感输入元件(Lin)被配置为允许输入电流(IRFin)在第一方向上在输入端子(RF_IN)和所述放大器电路(CA)之间流动，并且所述电感输出元件(Lout)被配置为允许输出电流(IRFout)在与所述第一方向相反的第二方向上在所述放大器电路(CA)和电源端子(Vdd)之间流动。

3.根据权利要求1和2中的任何一项所述的设备，其特征在于，所述放大器电路(CA)包括被配置为处于放大模式的至少一个第一晶体管(M1)。

4.根据权利要求3所述的设备，其特征在于，所述放大器电路(CA)包括共源共栅组件，所述共源共栅组件包括所述第一晶体管(M1)和第二晶体管(M2)。

5.根据权利要求3所述的设备，其特征在于，所述电感输入元件(Lin)被耦合在所述设备(2)的输入端子(RF_IN)和所述第一晶体管(M1)的栅极之间，所述第一晶体管(M1)的所述栅极被置于与所述电感输入元件(Lin)的端部尽可能地接近。

6.根据权利要求3所述的设备，其特征在于，所述电感负反馈元件(Ldeg)被耦合在所述第一晶体管(M1)的源极和接地端子(GND)之间，所述第一晶体管(M1)的源极被置于与所述电感负反馈元件(Ldeg)的一个端部尽可能地接近，并且所述接地端子(GND)被置于与所述电感负反馈元件(Ldeg)的另一个端部尽可能地接近。

7.根据权利要求1和2中的任何一项所述的设备，其特征在于，所述电感输入元件(Lin)包括非交叉螺旋形式的金属迹线。

8.一种集成电路，其特征在于，包括根据前述权利要求中的任何一项所述的设备。