CN205068049U - 一种基于FPGA和LabVIEW的信号发射与控制系统 - Google Patents

Abstract

本实用新型公开了一种基于FPGA和LabVIEW的信号发射与控制系统，其结构特点是：晶振电路输出的50MHz基准时钟经过PLL倍频电路做四倍频输出200MHz的倍频信号，将此倍频信号同时作为USB通信模块、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块和D/A转换器的参考输入时钟，PLL倍频电路、USB通信模块、直流信号产生电路、脉冲信号产生模块和DDS信号发生模块基于FPGA设计，并通过USB通信模块实现FPGA与上位机的双向通信，DDS信号发生模块与D/A转换器连接，直流信号产生电路、脉冲信号产生模块和D/A转换器后面各连接一个信号滤波及放大电路。本实用新型具有可产生任意中低频信号及直流信号且可通过LabVIEW可视化控制界面上位机控制各信号的输出及参数调节的功能及优点。

Description

一种基于FPGA和LabVIEW的信号发射与控制系统

技术领域

本实用新型涉及一种基于FPGA和LabVIEW的信号发射与控制系统。

背景技术

在通信技术和光纤传感领域中，往往需要在信号发射机端发出的信号上叠加或者加载合适的调制信号来对载波信号做相应的调制处理，以便能够在信号接收端接收到按一定规律变化且方便处理的电信号从而有利于在信号接收端对接收到的各种不同信号做解调处理以提取出有用信号。而传统的信号发生设备常常由于其体积大且其价格过于昂贵，加之其功能单一且使用环境受限等因素从而致使其不易广泛推广使用，尤其难于在小型企业以及各高校教学实验中普及应用。因此，针对传统信号发生设备的上述问题，在确保信号发生设备能产生任意中低频信号的同时又能在多种不同场合和环境下使用，还能进行个性化及可视化界面控制操作，同时实现信号发射设备的系统化并大幅度降低设备成本从而推动相应设备的市场化和普及化显得意义重大。

鉴于近年来蓬勃发展的FPGA器件具有低成本、高度集成化与小型化、灵活的接口方式和控制方式、高速的运算能力和高性能等优势，以FPGA为硬件平台，借助相应的开发软件来设计各种硬件电路显得更加方便和灵活。此外，结合近年来被广泛推广使用的LabVIEW图形化开发软件来设计可视化的上位机操作控制界面从而对硬件电路进行操作控制也更为个性化，同时由于上位机操作控制界面以图形化和界面化为特点，用户容易操作和使用此类系统化的设备。因此，利用FPGA器件和LabVIEW图形化开发软件设计系统化的信号发射与控制系统来替代体积庞大而笨重且价格昂贵的传统仪器设备并实现更多的功能，同时也大幅缩减了相关产品的研发成本，有利于促进此类设备的广泛应用。

实用新型内容

本实用新型的目的在于克服传统信号发生设备的功能单一、体积庞大、价格昂贵且使用环境受限等不足，提供一种基于FPGA和LabVIEW的信号发射与控制系统，它具有可产生任意中低频信号、能同时输出一种脉冲信号、一种DDS信号和直流信号、并且能实现可视化界面操作控制的功能和优点。

本实用新型的目的是通过以下技术方案来实现的：一种基于FPGA和LabVIEW的信号发射与控制系统包括晶振电路、PLL倍频电路、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块、D/A转换器、信号滤波及放大电路、USB双向通信线、USB通信模块和LabVIEW可视化控制界面上位机，晶振电路输出的50MHz基准时钟信号经过PLL倍频电路做四倍频后输出200MHz的倍频信号，并将此倍频信号同时作为USB通信模块、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块和D/A转换器的参考输入时钟，PLL倍频电路、USB通信模块、直流信号产生电路、脉冲信号产生模块和DDS信号发生模块是基于FPGA设计的，直流信号产生电路、脉冲信号产生模块和DDS信号发生模块三者之间相互独立，DDS信号发生模块与D/A转换器相连接，直流信号产生电路、脉冲信号产生模块和D/A转换器后面各连接一个信号滤波及放大电路；

所述的FPGA包括PLL倍频电路、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块和USB通信模块，所述的USB通信模块通过USB双向通信线将FPGA和上位机相连接并实现FPGA与上位机之间的双向通信。

一种基于FPGA和LabVIEW的信号发射与控制系统中，所述的上位机由LabVIEW环境下设计的可视化控制界面通过USB通信模块向FPGA发出信号波形选择指令和波形参数调节指令使FPGA控制各信号产生模块输出期望的信号波形。

所述的LabVIEW可视化控制界面上位机可发出控制指令来控制FPGA所属的直流信号产生电路输出或停止输出直流电压信号，同时还可通过可视化控制界面的信号参数输入窗口来输入波形参数从而选择输出单脉冲信号或者双脉冲信号，并可调节当前输出脉冲信号的脉冲宽度及重复频率，同时也能选择DDS信号的输出波形并能调节当前输出的DDS信号的频率、相位和幅值。

所述的FPGA可同时输出一种脉冲信号、一种DDS信号及直流信号；所述的LabVIEW可视化控制界面上位机含有三栏波形显示窗和三栏信号参数输入窗，且三栏波形显示窗均可实时显示当前输出信号的示意波形，上方栏波形显示窗实时显示直流信号波形，中间栏波形显示窗实时显示脉冲信号示意波形，下方栏波形显示窗实时显示DDS信号示意波形，上方栏信号参数输入窗用于选择直流信号的通断状态和电压档位参数，中间栏信号参数输入窗用于选择脉冲信号的类型并输入脉冲信号的脉宽及重复频率参数，下方栏信号参数输入窗用于选择DDS信号波形并输入DDS信号波形的输出频率、相位和幅值参数。

所述的直流信号产生电路输出端所连接的信号滤波及放大电路可将直流信号产生电路输出的直流信号的电压幅值从0V到16V进行连续调节。

本实用新型的有益效果是：（1）可以产生任意的中低频信号，并且可以同时输出直流电压信号和一种脉冲信号以及一种DDS信号，且三种信号之间相互独立互不影响，用户可以根据实际需要灵活地选择满足使用要求的信号输出；（2）通过USB双向通信线和USB通信模块将FPGA和LabVIEW可视化控制界面上位机相连接，从而实现上位机与FPGA之间的双向通信，上位机可以通过USB双向通信线和USB通信模块向FPGA发出控制指令从而切换各输出信号的波形并调节各输出信号波形的参数，同时FPGA也能借助USB通信模块和USB双向通信线向上位机传送信号的波形类型信息，从而使得LabVIEW上位机控制界面的波形显示窗中能适时地显示当前输出信号的示意波形；（3）对直流信号的通断、脉冲信号和DDS信号的波形切换及相应信号的波形参数的调节均通过LabVIEW可视化控制界面操作来实现，一定程度上实现了信号发射与控制设备的系统化；（4）有效缩减相应仪器设备的体积和成本从而有利于推动此类仪器设备实现普及化应用。

附图说明

图1为本实用新型系统结构方框图。

图2为脉冲信号产生模块结构方框图。

图3为DDS信号发生模块结构方框图。

在图1至图3中，1、晶振电路2、FPGA3、PLL倍频电路4、USB通信模块5、直流信号产生电路6、脉冲信号产生模块7、DDS信号发生模块8、D/A转换器9、直流信号滤波及放大电路10、脉冲信号滤波及放大电路11、DDS信号滤波及放大电路12、USB双向通信线13、LabVIEW可视化控制界面上位机14、分频电路15、脉冲类型选择电路16、脉宽及重复频率调节电路17、32位的相位累加器18、32位加法器19、32位寄存器20、16位的相位调整器21、DDS信号波形选择器22、ROM波形存储表23、DDS信号波形幅度控制器；F为PLL倍频电路输出的200MHz倍频时钟信号、C1为LabVIEW可视化控制界面上位机通过USB通信模块传送到脉冲类型选择电路的控制信号、C2为LabVIEW可视化控制界面上位机通过USB通信模块传送到脉宽及重复频率调节电路的控制信号、M为LabVIEW可视化控制界面上位机通过USB通信模块传到32位相位累加器的频率控制字、P为LabVIEW可视化控制界面上位机通过USB通信模块传到16位相位调整器的相位调整字、W为LabVIEW可视化控制界面上位机通过USB通信模块传到DDS信号波形选择器的波形选择控制字、A为LabVIEW可视化控制界面上位机通过USB通信模块传到DDS信号波形幅度控制器的幅度控制字。

具体实施方式

如图1所示，晶振电路1输出的50MHz基准时钟信号作为FPGA2中的PLL倍频电路3的输入时钟信号，在QUARTUSⅡ软件开发环境下采用VHDL硬件描述语言编写程序设计出晶振时钟信号的倍频电路模块，并通过调用名为PLL的宏功能模块设置倍频模块所属参数，经过PLL倍频电路做四倍频处理后输出200MHz的倍频时钟信号，将此倍频时钟信号做时序约束后再同时作为USB通信模块4、直流信号产生电路5、脉冲信号产生模块6、DDS信号发生模块7和D/A转换器8的输入参考时钟信号，在此输入参考时钟信号作用下，直流信号产生电路5在LabVIEW可视化控制界面上位机允许直流电压信号导通输出的状态下连续不间断地输出3.3V直流电压信号，此直流电压信号在直流信号滤波及放大电路作用下可将直流电压幅值从0V到16V进行连续调节并有效滤除外部噪声干扰；脉冲信号产生模块6所属的分频电路14将来自PLL倍频电路3的200MHz倍频时钟信号进行频率分割得到脉冲宽度及重复频率均可调节的单脉冲信号和双脉冲信号，单脉冲信号和双脉冲信号的切换则由脉冲类型选择电路15来实现，脉冲信号的脉冲宽度和重复频率的改变则由脉宽及重复频率调节电路16来实现，脉冲信号产生模块6输出的脉冲信号经过脉冲信号滤波及放大电路10做滤波和峰值电压放大处理后输出优质的脉冲信号；DDS信号发生模块7在来自PLL倍频电路3的200MHz倍频时钟信号作用下输出DDS信号，DDS信号经过14位的D/A转换器8进行数模转换后输出阶梯波形，再通过DDS信号滤波及放大电路11对其做平滑滤波和波形幅值调节后输出期望的模拟波形；对直流信号的通断控制、脉冲信号类型的切换控制和脉冲信号脉宽及重复频率参数的调节控制、以及DDS信号波形的切换控制及其信号波形的输出频率、相位和幅值参数的调节控制均由LabVIEW可视化控制界面上位机13通过USB通信模块4向FPGA2传送控制指令来控制各信号产生模块电路实现，LabVIEW可视化控制界面上位机13和USB通信模块4之间通过USB双向通信线12相连接从而实现LabVIEW可视化控制界面上位机13和FPGA2之间的双向通信。

如图2所示，分频电路14、脉冲类型选择电路15和脉宽及重复频率调节电路16共同组成了脉冲信号产生模块6，脉冲类型选择电路15和脉宽及重复频率调节电路16同时接收USB通信模块传来的LabVIEW可视化控制界面上位机控制指令C1和C2，并在控制指令C1和C2的控制下实现脉冲信号类型的切换和脉冲信号脉宽及重复频率的调节控制功能。

脉冲信号产生模块6所产生的单脉冲信号的最小脉冲宽度和双脉冲信号的两个单脉冲的最小脉冲宽度均可达到5ns，且它们都能以5ns的整数倍进行脉宽调节，双脉冲信号的两个单脉冲之间的时间间距也能以5ns的整数倍进行脉冲间距调节。单脉冲信号的脉冲宽度和双脉冲信号的单脉冲宽度均可通过下述公式确定：

（公式1）

公式（1）中，为脉冲宽度且其单位为纳秒（ns），为晶振电路输出的时钟信号频率且取50MHz，为倍频系数且取，为脉冲宽度调节参数，且为自然数。

单脉冲信号的重复频率和双脉冲信号的两个远邻单脉冲之间的的重复频率均可通过下述公式确定：

（公式2）

公式（2）中，脉冲信号的重复频率的单位为MHz，和同公式（1），为脉冲信号的重复频率参数映射到脉冲信号产生模块的分频电路中所属计数器的计数值，且有。

双脉冲信号的两个近邻单脉冲之间的时间间距可通过下述公式确定：

（公式3）

公式（3）中，为双脉冲信号的两个近邻单脉冲之间的时间间隔，其单位为ns，和同公式（1），为双脉冲信号的两个近邻单脉冲之间的时间间隔调节参数且为自然数。

如图3所示，在PLL倍频电路输出的200MHz倍频时钟信号作用下，DDS信号发生模块7所属的32位相位累加器前端的加法器18同时接收频率控制字M和32位寄存器19的输出数据反馈值并对二者进行循环累加运算，同时将相位累加器17输出的运算结果的高16位输入到相位调整器20中和相位调整字P做加法运算，再将此运算结果作为ROM波形存储表的取样基地址，通过输入DDS信号波形选择器21的波形选择控制字W作为偏移地址来和取样基地址共同确定输出何种DDS波形，DDS信号波形幅值的改变则通过改变输入DDS信号波形幅度控制器23的幅度控制字A来实现。

DDS信号波形的幅度由DDS信号滤波及放大电路11和DDS信号波形幅度控制器23共同调节，DDS信号波形幅度控制器23实现DDS信号波形幅度的档位调节，DDS信号滤波及放大电路11则在对DDS信号波形滤波的同时实现了DDS信号波形幅度的分段连续调节；DDS信号波形相位的改变则通过改变输入相位调整器20的相位调整字来实现。

DDS信号的输出频率通过下述公式来确定：

（公式4）

公式（4）中，为DDS信号的输出频率，为输入相位累加器的频率控制字，为晶振电路输出的50MHz基准时钟信号频率，为倍频系数且，为相位累加器的字长，在本实用新型中值取32。

Claims (5)

1.一种基于FPGA和LabVIEW的信号发射与控制系统，其特征在于：它包括晶振电路、PLL倍频电路、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块、D/A转换器、信号滤波及放大电路、USB双向通信线、USB通信模块和LabVIEW可视化控制界面上位机，晶振电路输出的50MHz基准时钟信号经过PLL倍频电路做四倍频后输出200MHz的倍频信号，并将此倍频信号同时作为USB通信模块、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块和D/A转换器的参考输入时钟，PLL倍频电路、USB通信模块、直流信号产生电路、脉冲信号产生模块和DDS信号发生模块是基于FPGA设计的，直流信号产生电路、脉冲信号产生模块和DDS信号发生模块三者之间相互独立，DDS信号发生模块与D/A转换器相连接，直流信号产生电路、脉冲信号产生模块和D/A转换器后面各连接一个信号滤波及放大电路；

所述的FPGA包括PLL倍频电路、直流信号产生电路、脉冲信号产生模块、DDS信号发生模块和USB通信模块，所述的USB通信模块通过USB双向通信线将FPGA和上位机相连接并实现FPGA与上位机之间的双向通信。

2.根据权利要求1所述的一种基于FPGA和LabVIEW的信号发射与控制系统，其特征在于：所述的上位机由LabVIEW环境下设计的可视化控制界面通过USB通信模块向FPGA发出信号波形选择指令和波形参数调节指令使FPGA控制各信号产生模块输出期望的信号波形。

3.根据权利要求2所述的一种基于FPGA和LabVIEW的信号发射与控制系统，其特征在于：所述的上位机可发出控制指令来控制FPGA所属的直流信号产生电路输出或停止输出直流电压信号，同时还可通过可视化控制界面的信号参数输入窗口来输入波形参数从而选择输出单脉冲信号或者双脉冲信号，并可调节当前输出脉冲信号的脉冲宽度及重复频率，同时也能选择DDS信号的输出波形并能调节当前输出的DDS信号的频率、相位和幅值。

4.根据权利要求1或权利要求3所述的一种基于FPGA和LabVIEW的信号发射与控制系统，其特征在于：所述的FPGA可同时输出一种脉冲信号、一种DDS信号及直流信号，所述的LabVIEW可视化控制界面上位机中含有三栏波形显示窗且均可实时显示当前输出信号的示意波形，上方栏波形显示窗实时显示直流信号波形，中间栏波形显示窗实时显示脉冲信号示意波形，下方栏波形显示窗实时显示DDS信号示意波形。

5.根据权利要求1所述的一种基于FPGA和LabVIEW的信号发射与控制系统，其特征在于：所述的直流信号产生电路输出端所连接的信号滤波及放大电路可将直流信号产生电路输出的直流信号的电压幅值从0V到16V进行连续调节。