CN204350147U - 混合视频控制装置和显示设备 - Google Patents

Abstract

本实用新型公开了混合视频控制装置和显示设备，其混合视频控制装置，包括底板、输入板、输出板、矩阵板和用于控制输入板、输出板、矩阵板的工作的控制板，所述输入板、输出板、矩阵板和控制板与底板连接；所述矩阵板根据视频源将所述串行视频信号切换至输出板上，所述输出板将所述串行视频信号解串、解码、缩放处理后转换成标准视频信号并输出。本实用新型通过将输入板、输出板、矩阵板和控制板与底板连接，使各板相互独立，安装维护方便，而且缩小了混合视频控制装置的体积。

Description

混合视频控制装置和显示设备

技术领域

本实用新型涉及视频开窗控制技术，特别涉及一种混合视频控制装置和显示设备。

背景技术

混合视频技术可以将各种不同分辨率、格式、接口视频设备一起使用，当前混合视频控制装置使用的核心处理器件大多为专用视频处理芯片，此类芯片高度集成，固定了几路模拟视频输入和几路数字视频输入；处理芯片支持多数据位宽输入、视频格式转化、模数转换、视频存储、视频帧率变换，以及画中画等功能。

虽然，专用芯片的固定模式化简化了设计要求，易于实现芯片规定的功能，缩短项目的完成时间。但是，由于专用芯片是固定的模式，对外围的前端后端的要求也是固定不变的，缺少灵活性，在要求功能简单的应用场所、浪费资源、增加成本、难以推广；而在一些功能要求较多的应用场所，使用专用芯片又难以实现，比如，要实现72路视频输入和72路视频输出的混合视频控制装置，由于专用芯片是HDMI或DVI输入输出标准通道，HDMI和DVI都是4对差分对传输视频数据，专用芯片视频处理后通过矩阵交叉时，矩阵需要实现72*4=288对差分线的交叉功能，始此多的数量对矩阵芯片本身，PCB的布线空间以及同一路视频的等长线要求，和整机的架构都是困难重重。

传统的混合视频控制装置包括信号输入部分、信号处理部分、矩阵板和信号输出部分，各个部分硬件电路复杂，而且集中在一块电路块上，使电脑板面板大，在维修时，需对整个器件进行检测，更换故障组件时需拆整机机箱。而且上述已论述矩阵需要实现72*4=288对差分线的交叉功能，使得开窗控制器的矩阵板上最少要求4颗芯片，成本比较高。

因而现有技术还有待改进和提高。

实用新型内容

鉴于上述现有技术的不足之处，本实用新型的目的在于提供一种混合视频控制装置和显示设备，将输入板、输出板、矩阵板和控制板与底板连接，从而使各板相互独立，便于安装维护。

为了达到上述目的，本实用新型采取了以下技术方案：

一种混合视频控制装置，其包括底板、输入板、输出板、矩阵板和用于控制输入板、输出板、矩阵板的工作的控制板，所述输入板、输出板、矩阵板和控制板与底板连接；

所述输入板采集输入视频信号，并将所述输入视频信号转换成串行视频信号传输至底板上，所述矩阵板根据视频源将所述串行视频信号切换至输出板上，所述输出板将所述串行视频信号解串、解码、缩放处理后转换成标准视频信号并输出。

所述的混合视频控制装置中，所述输入板为SDI输入板、HDMI输入板、DVI输入板、CVBS输入板、VGA板或网络输入板。

所述的混合视频控制装置中，所述DVI输入板包括：第一DVI子板、第二DVI子板、第一FPGA处理子板、第二FPGA处理子板和第一连接插头，所述底板上设置有第一连接插座，所述第一DVI子板通过第一FPGA处理子板连接所述第一连接插头，所述第二DVI子板通过第二FPGA处理子板连接所述第一连接插头，所述第一连接插头与第一连接插座插接。

所述的混合视频控制装置中，所述第一DVI子板上设置有第一夹板式PCI_E座，第二DVI子板上设置有第二夹板式PCI_E座；所述第一FPGA处理子板通过所述第一夹板式PCI_E座与第一DVI子板电连接，所述第二FPGA处理子板通过所述第二夹板式PCI_E座与第二DVI子板电连接。

所述的混合视频控制装置中，所述第一DVI子板包括第一DVI输入座、第二DVI输入座、第一DVI接口芯片和第二DVI接口芯片；所述第一DVI输入座通过第一DVI接口芯片与第一FPGA处理子板连接，所述第二DVI输入座通过第二DVI接口芯片与第一FPGA处理子板连接。

所述的混合视频控制装置中，所述第一FPGA处理子板包括第一FPGA芯片、flash芯片和两颗DDR3缓存芯片，所述第一FPGA芯片连接两颗DDR3缓存芯片、flash芯片、第一DVI接口芯片和第二DVI接口芯片。

所述的混合视频控制装置中，所述DVI输入板上设置有第一单片机、第一时钟芯片、第一晶振，所述第一晶振通过第一时钟芯片连接第一单片机，所述第一单片机连接第一DVI接口芯片、第二DVI接口芯片、第一FPGA芯片、及第二DVI子板上的第三DVI接口芯片、第四DVI接口芯片和第二FPGA芯片。

所述的混合视频控制装置中，所述输出板包括至少一输出子板，所述输出子板包括第二连接插头、第一FPGA处理模块、第二FPGA处理模块、第五DVI接口芯片、第六DVI接口芯片、第七DVI接口芯片、第八DVI接口芯片、第一DVI输出座、第二DVI输出座、第三DVI输出座和第四DVI输出座，所述底板上设置有第二连接插座；所述第一DVI输出座通过第五DVI接口芯片连接第一FPGA处理模块，所述第二DVI输出座通过第六DVI接口芯片连接第一FPGA处理模块，所述第三DVI输出座通过第七DVI接口芯片连接第二FPGA处理模块，所述第四DVI输出座通过第八DVI接口芯片连接第二FPGA处理模块，所述第一FPGA处理模块和第二FPGA处理模块均与第二连接插头电连接，所述第二连接插头与第二连接插座插接。

所述的混合视频控制装置中，所述输出子板还包括：第二时钟芯片、第三时钟芯片、第二晶振、第三晶振、串口电平转换模块、串口和第二单片机；所述第二时钟芯片与第二晶振和第一FPGA处理模块连接，所述第三时钟芯片与第三晶振和第二FPGA处理模块连接，所述第二单片机连接第三DVI接口芯片、第四DVI接口芯片、第五DVI接口芯片、第六DVI接口芯片、串口电平转换模块、第一FPGA处理模块和第二FPGA处理模块，所述串口电平转换模块连接串口。

一种显示设备，包括显示屏和混合视频控制装置，所述显示屏与混合视频控制装置连接。

相较于现有技术，本实用新型提供的混合视频控制装置和显示设备，通过将输入板、输出板、矩阵板和控制板与底板连接，使各板相互独立，安装维护方便，而且缩小了混合视频控制装置的体积。

附图说明

图1为本实用新型提供的混合视频控制装置的结构框图；

图2为本实用新型提供的混合视频控制装置的应用实施例的示意图；

图3为本实用新型提供的混合视频控制装置中DVI输入板的结构框图；

图4为本实用新型提供的混合视频控制装置中输出板的结构框图；

图5为本实用新型提供的混合视频控制装置中电源板的结构框图。

具体实施方式

本实用新型提供一种混合视频控制装置和显示设备，基于FPGA架构，不仅使系统超于小型化，集成化和高可靠性，而且具有用户可编程特性，这些优点将缩短系统设计周期，减小设计成本，降低设计风险。FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）作为可编程逻辑器件不仅使系统小型化、集成化和可靠性提高，而且具有用户可编程特性，这些优点将缩短系统设计周期，减少设计成本，降低设计风险。

不仅如此，部分器件具有用户可编程能力外，还具有简单的在线可编程能力。其中，FPGA编程则显得更加灵活，比如，一片FPGA芯片就可替代几片甚至几十片标准器件，用户可用的IO引脚数目多达数百条。可见，一片FPGA芯片就可以实现逻辑功能十分复杂的逻辑部件甚至一个小型数字系统。

FPGA混合信号开窗控制器集高清视频信号采集、实时高分辨率数字图像处理、三维高阶数字滤波等高端图像处理功能于一身，具有强大的信号处理能力。

为使本实用新型的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型的混合视频控制装置，输出图像清晰，可实现视频叠加、开窗等控制。请参阅图1，所述的混合视频控制装置，包括底板1、输入板2、输出板3、矩阵板4和控制板5，所述输入板2、输出板3、矩阵板4和控制板5均与底板1电连接，安装时输入板2、输出板3、矩阵板4和控制板5均可与底板1垂直插接，以节省电源板6的面积，缩小混合视频控制装置的体积。

所述输入板2采集输入视频信号，并将所述输入视频信号转换成串行视频信号传输至底板1上，所述矩阵板4根据视频源将串行视频信号切换至输出板3上，所述输出板3将所述串行视频信号解串、解码、缩放处理后转换成标准视频信号并输出完成视频叠加或开窗显示。所述控制板5用于控制输入板2、输出板3和矩阵板4的工作状态。

请一并参阅图2和图3，所述输入板2为SDI输入板21、HDMI输入板22、DVI输入板23、CVBS输入板24、VGA板25或网络输入板26，输出板3包括两个输出子板31。

由于所述矩阵板4最大支持34路视频进、34路视频出。因此，每个输入板2最多有4路视频信号通过底板1进入矩阵板4，所以输入端最多有8块输入板2、32路输入视频。矩阵板4中的矩阵芯片选用Mindspeed公司的M21121型号，简单易用。矩阵板4通过控制板5实时控制对输入信号切换到任一输出端，矩阵芯片M21121共有34进34出通道，任一输出通道都可以是34路输入视频中的其中一路。

其中，SDI输入板21为四路SDI输入板21，可输入4对差分线、每对传输1080P视频；HDMI输入板22为4路HDMI输入板22可输入4对差分线、每对传输1080P视频DVI输入板23为4路DVI输入板23，可输入4对差分线、每对传输1080P视频； CVBS输入板24为16路CVBS输入板24，可输入4对差分线、每对传输4画面1080P视频（CVBS输入板24把16路模拟视频转为4路视频输出，每一个单独输出有四个模拟视频叠加而成）；VGA输入板2为4路VGA输入板2，可输入4对差分线、每对传输1080P视频；网络输入板26为2路网络输入板26，可输入4对差分线、每对传输1080P视频。底板1输入4*8路差分对8路视频信号至输出板3。每个输出子板31接收2*8路差分对8路视频信号，其输出板3解串、解码、缩放处理后转换成标准视频信号，输出2*2路1080P视频信号至显示屏上播放。

具体应用时，各种类型的输入板2可选用，也可用多块同类型的输入板2；最终所有输入板2的输入视频信号都转为高速串行视频信号，通过底板1连接到矩阵板4的矩阵芯片任意交互。任一单独的高速串行视频信号采用一对差分对传输，最高速率达到2.97 G/S。单个输出板3从矩阵板4的输出端接纳16对高速串行视频信号，输出板3可以对16路视频信号任意选取或叠加和开窗等，最终输出4路视频信号；最多4块输出板3共有16路单独视频输出，而每个输出板3的每个输出视频都可以是32个视频源的其中一路或是几路视频的叠加。控制板5主要是始初化输入板2和输出板3上的接口芯片，配置矩阵板4上的矩阵芯片及实时切换通道，与主机通信等。

请一并参阅图3，所述DVI输入板23包括：第一DVI子板231、第二DVI子板232、第一FPGA处理子板233、第二FPGA处理子板234和第一连接插头235，所述底板1上设置有第一连接插座（图中未示出），所述第一DVI子板231通过第一FPGA处理子板233连接所述第一连接插头235，所述第二DVI子板232通过第二FPGA处理子板234连接所述第一连接插头235，所述第一连接插头235与第一连接插座插接。所述第一连接插头235和第一连接插座插接针式插接连接器，第一连接插头235位于第一DVI子板231的一端，第一连接插座位于的正面上，在第一连接插头235与第一连接插座插接后使DVI输入板23与底板1垂，从而通过同样的连接方式，输出板3、矩阵板4和控制板5均与底板1垂直，从而节省控制装置的体积。

本实用新型通过将每个输入板2分成两个子板，并将每个子板对应不同的视频类型分成输入接口子板和带FPGA芯片的输入处理子板，各部分相互独立便于对设备的检测和维修。

其中，所述第一DVI子板231上设置有第一夹板式PCI_E座（图中未示出），第二DVI子板232上设置有第二夹板式PCI_E座（图中未示出）；所述第一FPGA处理子板233通过所述第一夹板式PCI_E座与第一DVI子板231电连接，所述第二FPGA处理子板234通过所述第二夹板式PCI_E座与第二DVI子板232电连接。本实用新型通过夹板式PCI_E座连接两块子板，使输入子板连接成一块电路板。

请继续参阅图1和图3，所述第一DVI子板231包括第一DVI输入座2311、第二DVI输入座2312、第一DVI接口芯片2313和第二DVI接口芯片2314。所述第一DVI输入座2311通过第一DVI接口芯片2313与第一FPGA处理子板233连接，所述第二DVI输入座2312通过第二DVI接口芯片2314与第一FPGA处理子板233连接。

所述第一FPGA处理子板233包括第一FPGA芯片2331、flash芯片2332和两颗DDR3缓存芯片2333，所述第一FPGA芯片2331连接两颗DDR3缓存芯片2333、flash芯片2332、第一DVI接口芯片2313和第二DVI接口芯片2314。

所述第一DVI接口芯片2313采用型号为EP9351芯片，第一DVI子板231接收两个DVI视频信号，分别通过EP9351芯片，把DVI视频信号变换为24bit的TTL视频信号输出至第一FPGA芯片2331中。当然，接口芯片也可以接收其它视频信号，如VGA（视频图形阵列）信号、HDMI（高清晰度多媒体接口）信号、CVBS（复合视频广播信号）信号等。

FPGA芯片采用LATTICE公司的LEF3-17EA-6FN484C芯片，FPGA芯片作为输入板2的核心处理芯片，内嵌硬体serdes（并行转换器）高速串口，其价钱也较便宜；FPGA对TTL信号适当处理后，将并串转接编码输出高速串行视频信号，整个输入板2通过高速接口（即第一连接插头235）输出4对高速差分视频信号。

由于第二DVI子板232和第二FPGA处理子板234的结构和工作方式与第一DVI子板231和第一FPGA处理子板233相同，此处不作赘述。

请继续参阅图3，所述DVI输入板23上设置有第一单片机2334、第一时钟芯片2335、第一晶振2336，所述第一晶振2336通过第一时钟芯片2335连接第一单片机2334，所述第一单片机2334连接第一DVI接口芯片2313、第二DVI接口芯片2314、第一FPGA芯片2331、及第二DVI子板232上的第三DVI接口芯片2315、第四DVI接口芯片2316和第二FPGA芯片2341。

其中，第一单片机的型号为STM32F103RBT6，时钟芯片的型号为IDT5V49EE902。由于输入到FPGA芯片的视频源比较多，且带宽大，本实用新型采用每个FPGA芯片外挂2个1G bit的DDR3缓存芯片，组成32bit的缓存区来缓存多帧视频。由于FPGA芯片需要多个要求严格的参考时钟源，如专用时钟芯片可提供4个差分时钟和一个单端时钟，其中，两个差分时钟用于两个serdes高速串口，另两个差分时钟用于两个DDR3缓存芯片控制核参考时钟。

请一并参阅图1和图4，所述输出板3包括至少一输出子板31，所述输出子板31包括第二连接插头32、第一FPGA处理模块331、第二FPGA处理模块332、第五DVI接口芯片341、第六DVI接口芯片342、第七DVI接口芯片343、第八DVI接口芯片344、第一DVI输出座351、第二DVI输出座352、第三DVI输出座353和第四DVI输出座354，所述底板1上设置有第二连接插座。

所述第一DVI输出座351通过第五DVI接口芯片341连接第一FPGA处理模块331，所述第二DVI输出座352通过第六DVI接口芯片342连接第一FPGA处理模块331，所述第三DVI输出座353通过第七DVI接口芯片343连接第二FPGA处理模块332，所述第四DVI输出座354通过第八DVI接口芯片344连接第二FPGA处理模块332，所述第一FPGA处理模块331和第二FPGA处理模块332均与第二连接插头32电连接，所述第二连接插头32与第二连接插座插接。

其中，DVI接口芯片采用型号为EP952K的接口芯片，每个输出子板31上的FPGA处理模块中均采用型号为LEF3-70EA-8FN672C的FPGA芯片。

所述输出子板31还包括：第二时钟芯片3311、第三时钟芯片3312、第二晶振3313、第三晶振3314、串口电平转换模块355、串口356和第二单片机3317。所述第二时钟芯片3311与第二晶振3313和第一FPGA处理模块331连接，所述第三时钟芯片3312与第三晶振3314和第二FPGA处理模块332连接，所述第二单片机3317连接第五DVI接口芯片341、第六DVI接口芯片342、第七DVI接口芯片343、第八DVI接口芯片344、串口电平转换模块355、第一FPGA处理模块331和第二FPGA处理模块332，所述串口电平转换模块355连接串口356。其中，第五DVI接口芯片至第八DVI接口芯片采用型号为EP952K的接口芯片。

以DIV信号为例，如图1-图4所示，输出子板31通过第二连接插头从矩阵板4或者底板1实时接收16路视频信号，每路视频信号通过一对高速差分线传输，每个FPGA芯片各自接收8对差分线传输的8路视频信号，FPGA对8路视频信号进行解串、解码后，其视频格式为RGB或是YCBCR，然后做适当的变换或滤波处理，再按照要求对某一路视频（最多8路视频）做缩放处理，最后叠加在8路视频中，最多可选4路视频叠加输出到EP952K接口芯片上。接口芯片只是把24位的TTL信号转为标准的DVI视频，当然，也可以通过替换接口芯片，最终输出标准的HDMI视频。

由于输入到FPGA芯片的视频源比较多、且带宽大，每个FPGA芯片需外挂4个1G bit的DDR3缓存芯片，组成2个各自独立的32bit的缓存区，用于缓存多帧视频。在输出板3上，FPGA芯片需要多个要求严格的参考时钟源，每个FPGA芯片配置一个专用时钟芯片提供4个差分时钟和一个单端时钟；其中，两个差分时钟用于两个serdes高速串口，另两个差分时钟用于两个DDR3缓存芯片控制核参考时钟。输入板和输出板上的DDR3缓存芯片的型号均为MT41J64M16JT-15E，flash芯片采用型号为M25P64。

请一并参阅图1和图5，所述底板1上还设置有用于给输入板2、输出板3、矩阵板4和控制板5供电的电源板6，所述电源板6与所述底板1连接。其中，所述电源板6包括多个DC-DC单元和多个LDO单元，输出12V电压，并将12V电压进行降压，输出各模块工作所需电压。其中，所述DC-DC单元采用TPS54386的DC-DC芯片，LDO单元采用AP1117-3.3、AP1117-1.8、LDO29302T5、LDO2998的LDO芯片。所述DC-DC芯可将12V电压变为5V或1.2V，之后5V电压通过各LDO芯片将5V电压降压到3.3V、1.8V、1.5V.1.2V、0.75V等给DDR3缓存芯片2333、FPGA芯片、flash芯片2332等供电。

本实用新型的混合视频控制装置中，输入板和输出板上的FPGA芯片均为Lattice公司生产的LatticeECP3? FPGA系列，其结合了高性能FPGA结构、高性能I/O和多达16个通道带有相应的物理编码子层（Physical Coding Sublayer，PCS）逻辑的嵌入式并行转换器（SERDES）。PCS逻辑可配置用于支持很多业界标准的、高速串行数据传输协议。PCS逻辑的每个通道包含专用的发送和接收SERDES，可用于高达3.2 G bps的高速、全双工串行数据传输。每个通道的PCS逻辑可通过配置来支持一系列常用的数据协议。此外，基于协议的逻辑可以在许多配置中被完全或部分绕过，从而使用户在设计自己的高速数据接口时拥有更大的灵活性。PCS还提供旁路模式 （bypass mode），允许使用8位或10位接口将SERDES直接连接到FPGA逻辑。每个 SERDES引脚还可以独立实施直流耦合并且允许在同一个SERDES引脚上同时支持高速和低速工作，适用于如串行数字视频等应用。

本实用新型采用大容量高速FPGA阵列和CrossPoint（交叉点）数字多总线数据路由交换的处理机制，从根本上保证对所有输入信号源进行全实时处理和数据一致性，图像无延迟、无离散化、不丢帧，实现了图像的完美呈现。FPGA处理器支持多种信号源输入模式，包括模拟视频，复合视频（DVD 或摄像头信号）、电脑信号（VGA 或DVI 信号）、高清数字信号（HDMI 或高分辨率DVI 信号）等。对计算机视频信号，能兼容支持各种常见分辨率，并可实现自定义非常规分辨率。拼接处理器可输出DVI-I 信号或双绞线数字信号，支持RGB（模拟）/DVI（数字）同时输出，这意味着可以在大屏幕正常显示的同时，将信号备份输出至另一组大屏幕。另外，控制板还可以为各组大屏配置超高分辨率的静态大底图，通过FPGA架构的混合信号开窗控制器优势明显，性能强大。

以下结合图1至图5，以DVI视频输入和DVI视频输出为例对本实用新型的混合视频控制装置进行详细说明：

DVI输入板23把第一DVI子板231、第二DVI子板232分别通过一夹板式PCI_E座与第一FPGA处理子板233、第二FPGA处理子板234组合成一块完整的输入板，DVI输入板23中通过两个EP9351接口芯片把DVI视频信号变换为24bit的TTL视频信号（也可以是16bit的YCBCR视频信号）传入后端的第一FPGA处理子板233、第二FPGA处理子板234中。FPGA处理子板上的LEF3-17EA系列的 FPGA芯片作为DVI输入板23的核心处理芯片，内嵌硬体serdes高速串口。在输入板2、输出板3上电复门后，第一单片机2334通过多个I2C总线初始化所有接口芯片和时钟芯片，令EP9351接口芯片正常工作以及配置对应的分辩率，在时钟芯片初始化后，输出两对差分时钟，一对为74.25M时钟给FPGA芯片内部的高速串行接口内核作为参考时钟，另一对为100M时钟给FPGA芯片的DDR3缓存芯片2333内核作为参考时钟。第一单片机2334通过串口356可实时接收控制板的指令，改变接口芯片的视频格式及其支持的分辩率，也可实时改变时钟芯片输出不同参考时钟。DVI输入板23上共有2颗FPGA芯片，每一颗FPGA接收2路24位宽的TTL视频信号，FPGA芯片对2路视频各自独立处理，首先把视频信号存入DDR3缓存芯片2333中进行异步时钟转换，还可根据要求进行帧率转换；然后FPGA芯片内部的硬核SERDES把24位的并行视频信号转化为一对差分对传输的串行视频信号，硬核SERDES内部的物理编码子层配置为8B/10B模式对视频信号进行编码传输；高速串行接口的传输带宽为2G/S，对于不同的视频源的分辩率和帧率进行并串转化后需确保不会超出高速串行接口的带宽限制。整个输入板2通过高速接口输出4路高速差分对视频信号，然后再在底板1的高速互连插座（即第一连接插座）连接到矩阵板4的输入端，矩阵板4通过控制板5实时控制将输入信号切换到任一输出端，任一输出通道都可以是34路输入视频中的其中一路。经矩阵板4切换出所需的视频源后同样经过底板1高速互连插座（即第二连接插座）连接到输出板3，单个输出板3最多可实时接收16路视频信号，每路视频信号通过一对高速差分线传输；每个输出子板31也有2颗一样型号的LFE3-70EA系列的FPGA芯片，输出子板31的FPGA芯片比输入板2的FPGA芯片要求有更多的资源、硬核SERDES通道、以及IO脚等；输出板3的每个FPGA芯片各自接收8对差分线传输的8路视频信号，然后FPGA芯片对8路视频信号首先解串、解码后，视频格式转为RGB或是YCBCR，恢复后的视频信号首先可以进行分辩率的剪切，亮度提升，对比度调整等；之后再按照需求对某一路视频或多路视频（最多8路视频）做缩放处理，缩放功能模块使用LATTICE公司的缩放IP实现，缩放算法采用多相补尝算法，对水平垂直方向选取4抽头64相进行滤波缩放；放大处理时需在缩放模块前端加帧缓存，否则有可能缩放模块处理不过来，引起放大图像花屏；对视频缩小处理时需在缩放模块后端加帧缓存，否则缩放模块不能满足后端叠加模块的时序要求；最后叠加模块在8路视频中任选1到4路视频进行叠加，所选取的最多4路视频进行两两叠加成一路视频，叠加模块实现视频的开窗，移动，漫游等功能。FPGA对视频进行最后叠加处理后输出24bit的TTL视频信号到EP952K接口芯片，EP952K接口芯片把24位的TTL信号转为标准的DVI视频，最终于DVI视频点屏完成视频的整个传输、转换、处理，实现所需功能等；当然，本实用新型也可以通过替换接口芯片，最终输出标准的HDMI视频。

本实用新型还相应提供一种显示设备，包括显示屏和混合视频控制装置，所述显示屏与混合视频控制装置连接。由混合视频控制装置的输入板接收主机输出的视频信号，经混合视频控制装置作相应处理后通过显示屏显示。

本实用新型通过将输入板、输出板、矩阵板和控制板与底板采用插卡式设计，输入板之间采用灵活的板卡式设计，便于维修，在替换故障组件时无需拆开整机机箱。并且，输入板、输出板上均采用FPGA芯片作为核心处理芯片，FPGA的强大处理能力，提升视频图像的清晰度，可兼容各种类型的输入输出视频，可实现多视频图像的叠加，开窗等。FPGA架构的混合视频控制装置为输入输出视频数量巨多的应用提供可实施方案。

同时，本实用新型利用FPGA芯片内嵌的高速串行接口，把24BIT的视频信号转为差分对形式的串行信号，节省视频信号的传输空间和数据线，降低了矩阵板的设计要求。另外，本实用新型的混合视频控制装置对矩阵板上的矩阵芯片只需要一颗，而传统的开窗控制器矩阵芯片要求四颗，节省了成本。

本实用新型的混合视频控制装置是纯硬件架构、无操作系统的高性能视频图像处理工作站，能够将多个动态画面显示在多个屏幕上面，实现多窗口拼接的功能，为高质量显示多个画面的场合设计，尤其适合对不同类型的屏幕和分辨率的灵活控制，适用于教育科研、政府公告、信息出版、行政管理、军事指挥、展览展示、安防监控、家电销售等行业中运用。

可以理解的是，对本领域普通技术人员来说，可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。

Claims (10)

1.一种混合视频控制装置，其特征在于，包括底板、输入板、输出板、矩阵板和用于控制输入板、输出板、矩阵板的工作的控制板，所述输入板、输出板、矩阵板和控制板与底板连接；

所述输入板采集输入视频信号，并将所述输入视频信号转换成串行视频信号传输至底板上，所述矩阵板根据视频源将所述串行视频信号切换至输出板上，所述输出板将所述串行视频信号解串、解码、缩放处理后转换成标准视频信号并输出。

2.根据权利要求1所述的混合视频控制装置，其特征在于，所述输入板为SDI输入板、HDMI输入板、DVI输入板、CVBS输入板、VGA板或网络输入板。

3.根据权利要求2所述的混合视频控制装置，其特征在于，所述DVI输入板包括：第一DVI子板、第二DVI子板、第一FPGA处理子板、第二FPGA处理子板和第一连接插头，所述底板上设置有第一连接插座，所述第一DVI子板通过第一FPGA处理子板连接所述第一连接插头，所述第二DVI子板通过第二FPGA处理子板连接所述第一连接插头，所述第一连接插头与第一连接插座插接。

4.根据权利要求3所述的混合视频控制装置，其特征在于，所述第一DVI子板上设置有第一夹板式PCI_E座，第二DVI子板上设置有第二夹板式PCI_E座；所述第一FPGA处理子板通过所述第一夹板式PCI_E座与第一DVI子板电连接，所述第二FPGA处理子板通过所述第二夹板式PCI_E座与第二DVI子板电连接。

5.根据权利要求3所述的混合视频控制装置，其特征在于，所述第一DVI子板包括第一DVI输入座、第二DVI输入座、第一DVI接口芯片和第二DVI接口芯片；所述第一DVI输入座通过第一DVI接口芯片与第一FPGA处理子板连接，所述第二DVI输入座通过第二DVI接口芯片与第一FPGA处理子板连接。

6.根据权利要求5所述的混合视频控制装置，其特征在于，所述第一FPGA处理子板包括第一FPGA芯片、flash芯片和两颗DDR3缓存芯片，所述第一FPGA芯片连接两颗DDR3缓存芯片、flash芯片、第一DVI接口芯片和第二DVI接口芯片。

7.根据权利要求6所述的混合视频控制装置，其特征在于，所述DVI输入板上设置有第一单片机、第一时钟芯片、第一晶振，所述第一晶振通过第一时钟芯片连接第一单片机，所述第一单片机连接第一DVI接口芯片、第二DVI接口芯片、第一FPGA芯片、及第二DVI子板上的第三DVI接口芯片、第四DVI接口芯片和第二FPGA芯片。

8.根据权利要求1所述的混合视频控制装置，其特征在于，所述输出板包括至少一输出子板，所述输出子板包括第二连接插头、第一FPGA处理模块、第二FPGA处理模块、第五DVI接口芯片、第六DVI接口芯片、第七DVI接口芯片、第八DVI接口芯片、第一DVI输出座、第二DVI输出座、第三DVI输出座和第四DVI输出座，所述底板上设置有第二连接插座；所述第一DVI输出座通过第五DVI接口芯片连接第一FPGA处理模块，所述第二DVI输出座通过第六DVI接口芯片连接第一FPGA处理模块，所述第三DVI输出座通过第七DVI接口芯片连接第二FPGA处理模块，所述第四DVI输出座通过第八DVI接口芯片连接第二FPGA处理模块，所述第一FPGA处理模块和第二FPGA处理模块均与第二连接插头电连接，所述第二连接插头与第二连接插座插接。

9.根据权利要求8所述的混合视频控制装置，其特征在于，所述输出子板还包括：第二时钟芯片、第三时钟芯片、第二晶振、第三晶振、串口电平转换模块、串口和第二单片机；所述第二时钟芯片与第二晶振和第一FPGA处理模块连接，所述第三时钟芯片与第三晶振和第二FPGA处理模块连接，所述第二单片机连接第三DVI接口芯片、第四DVI接口芯片、第五DVI接口芯片、第六DVI接口芯片、串口电平转换模块、第一FPGA处理模块和第二FPGA处理模块，所述串口电平转换模块连接串口。

10.一种显示设备，包括显示屏，其特征在于，还包括如权利要求1-9任意一项所述的混合视频控制装置，所述显示屏与混合视频控制装置连接。