[go: up one dir, main page]

CN204243030U - 一种电子器件 - Google Patents

一种电子器件 Download PDF

Info

Publication number
CN204243030U
CN204243030U CN201420590059.6U CN201420590059U CN204243030U CN 204243030 U CN204243030 U CN 204243030U CN 201420590059 U CN201420590059 U CN 201420590059U CN 204243030 U CN204243030 U CN 204243030U
Authority
CN
China
Prior art keywords
electronic device
layer
integrated circuit
connecting part
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420590059.6U
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to CN201420590059.6U priority Critical patent/CN204243030U/zh
Application granted granted Critical
Publication of CN204243030U publication Critical patent/CN204243030U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种电子器件。电子器件可以包括：集成电路；导电连接件，耦合至集成电路；散热层，邻近集成电路并且与导电连接件相对。电子器件可以包括：封装材料，围绕集成电路和导电连接件；再分布层，具有耦合至导电连接件的导电迹线；加强件，位于散热层和再分布层之间；以及扇出部件，位于散热层和再分布层之间，并且位于封装材料内。本实用新型的电子器件具有改进的散热效率、减少的翘曲以及低材料CTE失配。另外提升了可靠性，并且解决了倒装凸块可靠性和BGA接合可靠性的冲突。

Description

一种电子器件
技术领域
本公开涉及集成电路器件领域，并且更具体地涉及集成电路器件的封装。
背景技术
在具有集成电路(IC)的电子器件中，IC典型地安装在电路板上。为了电路板和IC之间的电耦合连接，IC典型地被“封装”。IC封装通常提供用于物理保护IC的小包装以及提供用于耦合至电路板的接触焊盘。在一些应用中，封装IC可以通过焊接凸点耦合至电路板。
IC封装的一种手段包括方形扁平无引脚(QFN)封装。QFN封装可以提供一些优点，诸如减小的引线电感、近芯片尺度足迹、薄侧面以及低重量。另外，QFN封装典型地包括周界I/O焊盘(perimeterI/O pad)以便于电路板迹线布线，并且露出的铜裸片焊盘(die-pad)技术提供增强的热和电性能。QFN封装可能正好适合于其中尺寸、重量、以及热和电性能重要的应用。
首先参照图1，现在描述典型的球栅阵列(BGA)电子器件200。电子器件200包括散热层201、一对加强件(stiffener)203a-203b、以及位于加强件和散热层之间的粘合层202a、202c。电子器件200包括其中具有导电迹线208的电路板层205、位于电路板层和加强件203a-203b之间的另一粘合层204a-204b、以及由电路板层承载的多个球状接触件207a-2071。电子器件200包括IC206、将IC耦合至电路板层205的多个球状接触件209a-209j、位于散热层201和IC之间的粘合层202b、以及在IC周围并且围绕多个球状接触件的底部填充材料210。
现有技术的电子器件200可能存在一些潜在缺陷。由于热膨胀系数(CTE)失配，电子器件200可能会有关于球状接触件207a-2071、209a-209j的可靠性问题。由于外部物理力和热，电子器件200还可能受困于翘曲。此外，电子器件200的设计产生高成本制造工艺和降低的产量。电子器件200还受困于具有大封装尺寸，同时还伴随着侧面厚、布线差、散热不良、噪声控制不好、以及射频(RF)屏蔽不佳的问题。
实用新型内容
本实用新型的目的就在于提供一种能够克服上述现有技术缺陷的电子器件。
总体地，电子器件可以包括：集成电路；多个导电连接件，耦合至集成电路；以及散热层，邻近集成电路并且与多个导电连接件相对。电子器件可以包括：封装材料，围绕集成电路和多个导电连接件；再分布层，具有耦合至多个导电连接件的多个导电迹线；加强件，位于散热层和再分布层之间；以及扇出部件，位于散热层和再分布层之间并且位于封装材料内。
更具体地，电子器件可以进一步包括位于散热层和集成电路之间的热界面层。电子器件可以进一步包括耦合至再分布层的多个导电焊球。加强件可以具有邻近封装材料的内表面和限定电子器件的外部表面的外表面。加强件可以邻接并且保持封装材料。
再分布层可以包括介电层。多个导电迹线由介电层承载，并且耦合至多个导电连接件。扇出部件可以包括例如陶瓷材料。多个导电连接件可以包括焊接凸点和导柱(pillar)中的至少一个。
另一方面，提供一种电子器件，其特征在于，包括：集成电路；多个导电连接件，耦合至所述集成电路；散热层，邻近所述集成电路，并且与所述多个导电连接件相对；热界面层，位于所述散热层和所述集成电路之间；封装材料，围绕所述集成电路和所述多个导电连接件；再分布层，具有耦合至所述多个导电连接件的多个导电迹线；加强件，位于所述散热层和所述再分布层之间，并且具有邻近所述封装材料的内表面和限定所述电子器件的外部表面的外表面；以及扇出部件，位于所述散热层和所述再分布层之间，并且位于所述封装材料内。
更具体地，该电子器件进一步包括耦合至所述再分布层的多个导电焊球。
更具体地，所述加强件邻接所述封装材料。
更具体地，所述再分布层包括介电层；以及其中，所述多个导电迹线由所述介电层承载并且耦合至所述多个导电连接件。
更具体地，所述扇出部件包括陶瓷材料。
更具体地，所述多个导电连接件包括焊接凸点和导柱中的至少一个。
本实用新型的电子器件具有改进的散热效率、减少的翘曲以及低材料CTE失配。另外提升了可靠性，并且解决了倒装凸块可靠性和BGA接合可靠性的冲突。
附图说明
图1是根据现有技术的电子器件的截面图。
图2是根据本公开的电子器件的截面图。
图3-图9是用于制造图2中电子器件的方法的各步骤的截面图。
具体实施方式
现有技术的电子器件200可能存在一些潜在缺陷。由于热膨胀系数(CTE)失配，电子器件200可能会有关于球状接触件207a-2071、209a-209j的可靠性问题。由于外部物理力和热，电子器件200还可能受困于翘曲。此外，电子器件200的设计产生高成本制造工艺和降低的产量。电子器件200还受困于具有大封装尺寸，同时还伴随着侧面厚、布线差、散热不良、噪声控制不好、以及射频(RF)屏蔽不佳的问题。
现在将参照附图更为全面地描述本公开，其中示出了本实用新型的若干实施例。然而，本公开可以很多不同的形式实施，并且不应被解释为限于本文所描述的实施例。当然，提供这些实施例是为了使本公开充分和完整，并且可以向本领域技术人员全面传达本公开的保护范围。本文中相同的标号表示相同的元件。
参照图2，描述了根据本公开的电子器件10。电子器件10示意性地包括IC36，该IC具有多个导电接触件20a-20e、连接至IC的导电接触件的多个导电连接件21a-21e、以及邻近IC并与多个导电连接件相对的散热层11。多个导电连接件21a-21e可以包括多个焊接凸点或者多个导柱(例如，铜、铝)。
电子器件10示意性地包括：封装材料14，围绕IC36和多个导电连接件21a-21e；再分布层16，具有耦合至多个导电连接件的多个导电迹线18a-18k；加强件13，位于散热层11和再分布层之间；以及扇出部件15，位于散热层和再分布层之间，并且位于封装材料内。扇出部件15可以包括例如陶瓷和/或有机材料。扇出部件15横向地定位在加强件13和IC36之间。有利地，解决了电路板层205和球状接触件207a-2071、209a-209j的CTE失配的现有技术的问题。
更具体地，电子器件10示意性地包括位于散热层11和IC36之间的热界面层12。电子器件10示意性地包括由再分布层16承载的多个导电焊球19a-19k，以提供BGA型连接。
加强件13具有邻近封装材料14的内表面23和限定电子器件10的外部表面的外表面22。加强件13可以利用内表面23邻接和/或保持封装材料14。
再分布层16示意性地包括介电层17。多个导电迹线18a-18k由介电层17承载，并且耦合至多个导电连接件21a-21e。有利地，电子器件10没有如图1的现有技术手段一样在IC36下方使用衬底。在电子器件10中，衬底被替换为再分布层16。
附加地，并且有利地，还可以使用晶片级封装技术来制造电子器件10，并且电子器件10可以包括诸如电容器的集成电子部件。此外，电子器件10缺少用于扇出的硅插入件，该硅插入件而是被移至一侧。与现有技术的设计相比，电子器件10还提升了可靠性，并且解决了倒装凸块可靠性和BGA接合可靠性的冲突。另外，电子器件10具有改进的散热效率、减少的翘曲以及低材料CTE失配。
另一方面涉及一种制造电子器件10的方法。该方法可以包括：形成多个导电连接件21a-21e，该多个导电连接件耦合至IC36；将散热层11定位成邻近IC并且与多个导电连接件相对；以及形成封装材料14，该封装材料围绕IC和多个导电连接件。该方法可以包括：定位再分布层16，该再分布层16具有耦合至多个导电连接件21a-21e的多个导电迹线18a-18k；将加强件13定位成位于散热层11和再分布层之间；以及将扇出部件15定位成位于散热层和再分布层之间并且位于封装材料14内。
现另外参照图3-图9，描述用于制造电子器件10的方法的示例性实施例。应理解，示出的示例产生了两个电子器件10a、10b，仅用于图示目的，并且公开的方法可以使用晶片级技术同时制造更多的器件。
如图3所示，制备用于制造步骤的基底，该基底包括载体层31以及在载体层31上的粘合层32。如图4所示，例如使用贴装(PnP，pick and place)机将IC36a-36b、扇出部件15a-15b、和加强件13a-13b放置在粘合层32上。如图5所示，在载体层31上方形成封装材料14。如图6所示，使载体层31的上表面经受研磨步骤以移除多余的封装材料14。如图7所示，在载体层31上反转封装部件，并且形成再分布层16。如图8所示，邻近再分布层16形成多个导电焊球19a-19k。如图9所示，使用图示的切割刀(saw blade)33(切割刀在通过粘合层32时半路停止)分离模制的面板或晶片或封装部件。下一步可以包括分解粘合层32以释放电子器件10a、10b，并附接相应的散热层11a、11b。
本领域技术人员在得到上文描述和相关附图中呈现的教导之后能够想到本公开的很多修改和其他实施例。因此，应理解，本公开不旨在限于披露的特定实施例，而是旨在将各种修改和实施例包含在所附权利要求的范围内。

Claims (14)

1.一种电子器件，其特征在于，包括：
集成电路；
多个导电连接件，耦合至所述集成电路；
散热层，邻近所述集成电路，并且与所述多个导电连接件相对；
封装材料，围绕所述集成电路和所述多个导电连接件；
再分布层，具有耦合至所述多个导电连接件的多个导电迹线；
加强件，位于所述散热层和所述再分布层之间；以及
扇出部件，位于所述散热层和所述再分布层之间，并且位于所述封装材料内。
2.根据权利要求1所述的电子器件，其特征在于，进一步包括位于所述散热层和所述集成电路之间的热界面层。
3.根据权利要求1所述的电子器件，其特征在于，进一步包括耦合至所述再分布层的多个导电焊球。
4.根据权利要求1所述的电子器件，其特征在于，所述加强件具有邻近所述封装材料的内表面和限定所述电子器件的外部表面的外表面。
5.根据权利要求1所述的电子器件，其特征在于，所述加强件邻接所述封装材料。
6.根据权利要求1所述的电子器件，其特征在于，所述再分布层包括介电层；以及其中，所述多个导电迹线由所述介电层承载并且耦合至所述多个导电连接件。
7.根据权利要求1所述的电子器件，其特征在于，所述扇出部件包括陶瓷材料。
8.根据权利要求1所述的电子器件，其特征在于，所述多个导电连接件包括焊接凸点和导柱中的至少一个。
9.一种电子器件，其特征在于，包括：
集成电路；
多个导电连接件，耦合至所述集成电路；
散热层，邻近所述集成电路，并且与所述多个导电连接件相对；
热界面层，位于所述散热层和所述集成电路之间；
封装材料，围绕所述集成电路和所述多个导电连接件；
再分布层，具有耦合至所述多个导电连接件的多个导电迹线；
加强件，位于所述散热层和所述再分布层之间，并且具有邻近所述封装材料的内表面和限定所述电子器件的外部表面的外表面；以及
扇出部件，位于所述散热层和所述再分布层之间，并且位于所述封装材料内。
10.根据权利要求9所述的电子器件，其特征在于，进一步包括耦合至所述再分布层的多个导电焊球。
11.根据权利要求9所述的电子器件，其特征在于，所述加强件邻接所述封装材料。
12.根据权利要求9所述的电子器件，其特征在于，所述再分布层包括介电层；以及其中，所述多个导电迹线由所述介电层承载并且耦合至所述多个导电连接件。
13.根据权利要求9所述的电子器件，其特征在于，所述扇出部件包括陶瓷材料。
14.根据权利要求9所述的电子器件，其特征在于，所述多个导电连接件包括焊接凸点和导柱中的至少一个。
CN201420590059.6U 2014-10-11 2014-10-11 一种电子器件 Expired - Lifetime CN204243030U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420590059.6U CN204243030U (zh) 2014-10-11 2014-10-11 一种电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420590059.6U CN204243030U (zh) 2014-10-11 2014-10-11 一种电子器件

Publications (1)

Publication Number Publication Date
CN204243030U true CN204243030U (zh) 2015-04-01

Family

ID=52772488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420590059.6U Expired - Lifetime CN204243030U (zh) 2014-10-11 2014-10-11 一种电子器件

Country Status (1)

Country Link
CN (1) CN204243030U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514080A (zh) * 2014-10-11 2016-04-20 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514080A (zh) * 2014-10-11 2016-04-20 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法

Similar Documents

Publication Publication Date Title
CN105514080B (zh) 具有再分布层和加强件的电子器件及相关方法
US9502360B2 (en) Stress compensation layer for 3D packaging
US20190115330A1 (en) Method for fabricating electronic package
CN107658274B (zh) 半导体封装结构及其制造方法
TWI618206B (zh) 半導體封裝結構及其製作方法
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US9859196B2 (en) Electronic device with periphery contact pads surrounding central contact pads
US20150162301A1 (en) Method for fabricating semiconductor package
US9754898B2 (en) Semiconductor package and fabrication method thereof
US20210242112A1 (en) Semiconductor device with frame having arms and related methods
US20140077387A1 (en) Semiconductor package and fabrication method thereof
CN108346630B (zh) 散热型封装结构
US20150255311A1 (en) Method of fabricating semiconductor package
CN204243030U (zh) 一种电子器件
US9357646B2 (en) Package substrate
US20160163629A1 (en) Semiconductor package and method of fabricating the same
US20120223425A1 (en) Semiconductor device and fabrication method thereof
TWI559468B (zh) 電子封裝結構及其承載件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20150401

Effective date of abandoning: 20181204

AV01 Patent right actively abandoned