CN204065387U - 一种同步调解器以及包含此同步解调器的功率标准源 - Google Patents

Abstract

本实用新型提供一种结构精简的同步解调器，包括余弦发生器、正弦发生器、第一内存器、MCU、第二内存器以及第三内存器；余弦发生器与正弦发生器并列设置，且两者的输出端均与第一内存器的输入端连接；第一内存器的输出端与MCU的第一输入端连接；MCU的第二输入端与第三内存器的输出端连接；MCU的输出端与第二内存器的输入端连接；MCU内设有数字信号处理器DSP。本实用新型的第二目的在于提供一种功率标准源，包括用于设定幅值、频率以及相位的输入面板、控制器、功率放大器、负载、电流探头或电压探头、A/D变换器以及如上述的同步解调器，应用本实用新型的功率标准源，调控方法精简，采样时间短，计算量小，系统响应快。

Description

一种同步调解器以及包含此同步解调器的功率标准源

技术领域

本实用新型涉及变频变量的校准设备领域，特别地，涉及一种同步调解器以及包含此同步解调器的功率标准源。

背景技术

变频器作为变频调速系统的电源，应用日益广泛。如何准确测量变频器的损耗、效率和变频电机的损耗及效率，是变频调速技术亟待解决的重大课题。

电能的计量是直接关系到国计民生的大事，其计量水平的精度直接反映一个国家的工业水平的高低。电能的计量主要包括电压、电流的幅值、频率和电压与电流的相位角度及功率等的计量，主要依靠各种电压、电流、频率和功率传感器及仪表进行计量。而功率标准源则是产生标准电压、电流、频率和功率信号用以校准电压、电流、频率和功率传感器及仪表的标准级计量装置。

传统功率源有两种计算方式：(1)有效值法，采用有效值来测量输出，再反馈到控制器，这种方式仅仅用于纯正的正弦波时有效，而对于变频的电能计量，误差大；(2)离散傅里叶(DFT)变换法，此种方法可以计算出变频的电能计量中的各次谐波的幅值、频率及相位，但其采样时间长，计算量大，系统响应慢，幅度和相位也受频率点的精度影响。

因此，设计一种既能精确计算出变频的电能计量中的各次谐波的幅值、频率以及相位，又具有计算量小、系统反应快的功率标准源具有重要意义。

实用新型内容

本实用新型的第一目的在于提供一种同步解调器，具体技术方案如下：

一种同步解调器，包括余弦发生器、正弦发生器、第一内存器、MCU、第二内存器以及第三内存器；

所述余弦发生器与所述正弦发生器并列设置，且两者的输出端均与所述第一内存器的输入端连接；所述第一内存器的输出端与所述MCU的第一输入端连接；所述MCU的第二输入端与所述第三内存器的输出端连接；所述MCU的输出端与所述第二内存器的输入端连接；所述MCU内设有数字信号处理器DSP。

本实用新型的同步解调器整体结构精简，采用全数字信号处理方式，对整周期信号进行处理，提高了解算信号幅度和相位的精度；同步解调器能根据设定频率产生一系列余弦和正弦数据，从而实现同步对基波和各次谐波的幅值、相位以及频率进行调节，实用性强；MCU上设有数字信号处理器DSP，采用数字信号处理器DSP进行精确计算，采样时间短，计算量小，系统响应快。

本实用新型的第二目的在于提供一种功率标准源，包括用于设定幅值、频率以及相位的输入面板、控制器、功率放大器、负载、电流探头或电压探头、A/D变换器以及如上述的同步解调器；

所述控制器包括PID调节器以及DDS控制器；

所述输入面板的输出端分别与所述PID调节器的第一输入端、所述余弦发生器的输入端以及所述正弦发生器的输入端连接；所述第二内存器的输出端与所述PID调节器的第二输入端连接；

所述PID调节器的输出端与所述DDS控制器的输入端连接，所述DDS控制器的输出端与所述功率放大器的输入端连接，所述功率放大器的输出端与所述负载的输入端连接；

所述电流探头或电压探头设置在所述功率放大器与所述负载连接的线路上；所述电流探头或电压探头的输出端与所述A/D变换器的输入端连接，所述A/D变换器的输出端与所述第三内存器的输入端连接。

本实用新型的功率标准源没有采用传统电流/电压变送器作为反馈的方式，而是内部集成了相应的信号处理模块，使系统变得更紧凑；采用内部集成的方式后，可以充分利用系统的其它已知信息，比如“设定频率”等信息，这就为采用同步解调的方法创造了条件。

本实用新型的功率标准源中采用同步解调的方式，相对DFT的方式，它仅对反馈回来的信号在“设定频率”(系统需要的)解算出相应的幅度和相位等，而不是一概都去解算，因此大大降低了计算量。

本实用新型的功率标准源包括用于设定幅值、频率以及相位的输入面板、控制器、功率放大器、负载、电流探头或电压探头、A/D变换器以及同步解调器，控制器包括PID调节器以及DDS控制器，同步解调器包括余弦发生器、正弦发生器、第一内存器、MCU、第二内存器以及第三内存器，整体结构精简；同步解调器包括余弦发生器、正弦发生器，能根据设定频率产生一系列余弦和正弦数据，从而实现同步对基波和各次谐波的幅值、相位以及频率进行调节，实用性强；MCU上设有数字信号处理器DSP，采用数字信号处理器DSP进行精确计算，采样时间短，计算量小，系统响应快。

除了上面所描述的目的、特征和优点之外，本实用新型还有其它的目的、特征和优点。下面将参照图，对本实用新型作进一步详细的说明。

附图说明

构成本申请的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型。在附图中：

图1是本实用新型实施例1的同步解调器的结构示意图；

图2是本实用新型实施例2的功率标准源的整体结构示意图；

图3是本实用新型实施例2中的合成信号的组成图；

1-输入面板，2-控制器，21-PID调节器，22-DDS控制器，3-功率放大器，4-负载，5-电流探头或电压探头，6-A/D变换器，7-同步解调器，71-余弦发生器，72-正弦发生器，73-第一内存器，74-MCU，75-第二内存器，76-第三内存器。

具体实施方式

以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以根据权利要求限定和覆盖的多种不同方式实施。

实施例1：

一种同步解调器，详见图1，具体包括余弦发生器71、正弦发生器72、第一内存器73、MCU74、第二内存器75以及第三内存器76。

所述余弦发生器71与所述正弦发生器72并列设置，且两者的输出端均与所述第一内存器73的输入端连接；所述第一内存器73的输出端与所述MCU74的第一输入端连接；所述MCU74的第二输入端与所述第三内存器76的输出端连接；所述MCU74的输出端与所述第二内存器75的输入端连接；所述MCU74内设有数字信号处理器DSP。

上述同步解调器的控制方法包括以下步骤：

第一步：所述余弦发生器71以及所述正弦发生器72根据设定的工作频率f产生两个信号矩阵X₁和矩阵X₂，并将矩阵X₁和矩阵X₂存储到所述第一内存器73中；

第二步：所述第三内存器76接收外界A/D变换器进行数字化后的数据y_n；

第三步：所述MCU74中的数字信号处理器DSP读取所述第一内存器73以及所述第三内存器76中的数据矩阵X₁、矩阵X₂以及Yn(Yn的数据内容与y_n的数据内容相同)，按照公式分别计算出基波和各次谐波的幅度A和相位Φ，并存储到所述第二内存器75中；

其中，所述矩阵X₁的表达式为：X₁＝cos(2πkfn△t)，其展开式为：

所述矩阵X₂的表达式为X₂＝sin(2πkfn△t)，其展开式为：

其中，k＝1,2,…,K；n＝1,2,…,N；

上述K为用户要求的最高谐波次数；上述N为一个信号周期采样的数据量；上述△t为采样周期。

所述数字信号处理器DSP根据公式①-④计算出基波和各次谐波的幅度A和相位Φ，所述公式①-④如下：

AR＝[ar₁,ar₂,…,ar_k,…,ar_K-1,ar_K]＝2YX₁/N      ①；

AI＝[ai₁,ai₂,…,aik,…,ai_K-1,ai_K]＝2YX₂/N         ②；

a_k＝(ar²+ai²)^1/2    ③；

其中，Y＝[y₁,y₂,…,y_n,…,y_N]；

A＝[a₁,a₂,…,a_k,…,a_K-1,a_K]，a₁、a₂、…、a_k、…、a_K-1、a_K分别对应基波到K次谐波的幅值；

分别对应基波到K次谐波的相位。

本实施例的同步解调器的整体结构精简，其调控方式与DFT调控方式相比较，它仅对反馈回来的信号在“设定频率”(系统需要的)解算出相应的幅度和相位等，而不是一概都去解算，因此大大降低了计算量。

实施例2：

一种功率标准源，详见图2。

具体包括用于设定幅值、频率以及相位的输入面板1、控制器2、功率放大器3、负载4、电流探头或电压探头5、A/D变换器6以及同步解调器7，整体结构精简。

所述控制器2包括PID调节器21以及DDS控制器22，所述同步解调器7包括余弦发生器71、正弦发生器72、第一内存器73、MCU74、第二内存器75以及第三内存器76，所述余弦发生器71与所述正弦发生器72并列设置，且两者的输出端均与所述第一内存器73的输入端连接。

所述第一内存器73的输出端与所述MCU74的第一输入端连接，所述MCU74的第二输入端与所述第三内存器76的输出端连接，所述MCU74的输出端与所述第二内存器75的输入端连接。

所述MCU74上设有数字信号处理器DSP。

所述输入面板1的输出端分别与所述PID调节器21的第一输入端、所述余弦发生器71的输入端以及所述正弦发生器72的输入端连接。

所述第二内存器75的输出端与所述PID调节器21的第二输入端连接。

所述PID调节器21的输出端与所述DDS控制器22的输入端连接，所述DDS控制器22的输出端与所述功率放大器3的输入端连接，所述功率放大器3的输出端与所述负载4的输入端连接。

所述电流探头或电压探头5设置在所述功率放大器3与所述负载4连接的线路上；所述电流探头或电压探头5的输出端与所述A/D变换器6的输入端连接，所述A/D变换器6的输出端与所述第三内存器76的输入端连接。

所述负载4为电流变送器或电压变送器。

本实用新型功率标准源的具体工作原理如下：

在输入面板1设定标准源的工作频率f、幅度As以及相位Φs；控制器2根据同步解调器7反馈的幅度A和相位Φ与设定值之间的差值，根据PID调节器21的控制率所产生的控制量v，控制其内部的DDS控制器22产生信号u；功率放大器3将u放大成U并输出到负载4；电流探头或电压探头5将U按一定比例缩小成信号y(t)；A/D变换器6将信号y(t)进行数字化为y_n后，经同步解调器7中MCU74上的数字信号处理器DSP进行相关运算得到功率源的幅度A和相位Φ，并反馈给控制器2。

上述过程中数字信号处理器DSP进行相关运算的具体过程如下：余弦发生器71和正弦发生器72根据设定的频率f产生两个信号矩阵X₁和X₂并存储到第一内存器73中；MCU74中的数字信号处理器DSP读取第一内存器73和第三内存器76中数据，按照公式①-④分别计算出基波和各次谐波的幅度A和相位Φ，其中A和Φ为行向量，元素依次对应基波逐次谐波的幅度和相位，并存储到第二内存器75中，等待控制器2的读取。

具体控制方法包括以下步骤：

第一步：通过所述输入面板1设定标准源的工作频率f、幅度As以及相位Φs；

第二步：所述控制器2根据同步解调器7反馈的幅度A和相位Φ与设定值之间的差值，根据所述PID调节器21的控制率所产生的控制量v，控制所述DDS控制器22产生信号u；

第三步：所述功率放大器3将u放大成U并输出到所述负载4；

第四步：所述电流探头或电压探头5将U按一定比例缩小成信号y(t)；

第五步：所述A/D变换器6将信号y(t)进行数字化为y_n后，经所述同步解调器7后得到功率源的幅度A和相位Φ，并反馈给所述PID调节器21；

所述同步解调器7的具体控制方法如下：

第一步：所述余弦发生器71以及所述正弦发生器72根据所述输入面板1设定的工作频率f产生两个信号矩阵X₁和矩阵X₂，并将矩阵X₁和矩阵X₂存储到所述第一内存器73中；第二步：所述第三内存器76接收所述A/D变换器6进行数字化后的数据y_n；第三步：所述MCU74中的数字信号处理器DSP读取所述第一内存器73以及所述第三内存器76中的数据矩阵X₁、矩阵X₂以及Yn(Yn的数据内容与y_n的数据内容相同)，按照公式分别计算出基波和各次谐波的幅度A和相位Φ，并存储到所述第二内存器75中。

其中，所述矩阵X₁的表达式为：X₁＝cos(2πkfn△t)，其展开式为：

所述矩阵X₂的表达式为X₂＝sin(2πkfn△t)，其展开式为：

其中，k＝1,2,…,K；n＝1,2,…,N；

上述K为用户要求的最高谐波次数；上述N为一个信号周期采样的数据量；上述△t为采样周期；

所述数字信号处理器DSP根据公式①-④计算出基波和各次谐波的幅度A和相位Φ，所述公式①-④如下：

AR＝[ar₁,ar₂,…,ar_k,…,ar_K-1,ar_K]＝2YX₁/N      ①；

AI＝[ai₁,ai₂,…,ai_k,…,ai_K-1,ai_K]＝2YX₂/N       ②；

a_k＝(ar²+ai²)^1/2      ③；

其中，Y＝[y₁,y₂,…,y_n,…,y_N]；A＝[a₁,a₂,…,a_k,…,a_K-1,a_K]，a₁、a₂、…、a_k、…、a_K-1、a_K分别对应基波到K次谐波的幅值； 分别对应基波到K次谐波的相位。

本实用新型的功率标准源包括输入面板、控制器、功率放大器、负载、电流探头或电压探头、A/D变换器以及同步解调器，控制器包括PID调节器以及DDS控制器，同步解调器包括余弦发生器、正弦发生器、第一内存器、MCU、第二内存器以及第三内存器，整体结构精简；同步解调器包括余弦发生器、正弦发生器，能根据设定频率产生一系列余弦和正弦数据，从而实现同步对基波和各次谐波的幅值、相位以及频率进行调节，实用性强；MCU上设有数字信号处理器DSP，采用数字信号处理器DSP进行计算，采样时间短，计算量小，系统响应快，实用性强。

采用上述功率标准源对含谐波信号的处理与现有的有效值法以及离散傅里叶(DFT)变换法进行比较：

信号组成：基波幅值1000V，频率17Hz，含有3次谐波和5次谐波，另外考虑。

以上输出经1000：1的电流探头或电压探头衰减后经A/D变换器采样到信号处理板；信号处理板的噪声约20mV(一般情况下)，综合以上信号再加一定工频干扰得到合成信号详见图3。

在采样频率为10kHz，采样时间不超过2秒的条件下，计算结果详见表1所示。

表1本实用新型同步解调方法、有效值法以及离散傅里叶(DFT)变换法三者的比较

注：(1)-表示不具备此项功能；(2)*离散傅里叶的频率精度＝采样频率/数据长度，而同步解调方法，利用了电压源内部信息，信号的频率为已知，不存在偏差；(3)在仿真计算中，工频干扰和电路板的噪声的幅度均采用随机值，所以幅度和相位误差只能表明大致范围。

根据表1可以看出：

(1)本实用新型同步解调方法与离散傅里叶(DFT)变换法相比，计算量小得多，具体是：本实用新型同步解调采用数字信号处理器DSP实现以上算法，计算量为K×N次乘法和K×(N-1)次加法，一般情况下，K＝N(工业中通常关心的谐波次数不超过百次，一般为20～30次，而在DFT控制方法中，为了保证频率分辨率，数据量N数以千计)，因此，相对DFT的计算量N×N次乘法和N×(N-1)次加法来讲，该方法计算量大大减少。

(2)本实用新型同步解调方法与离散傅里叶(DFT)变换法相比，幅度和相位精度相当。

(3)本实用新型同步解调方法与有效值方法相比，除了能实现正弦波外，还能有效输出各次谐波。

(4)本实用新型同步解调方法与有效值方法相比，还能有效检测控制相位。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (2)

1.一种同步解调器，其特征在于：包括余弦发生器(71)、正弦发生器(72)、第一内存器(73)、MCU(74)、第二内存器(75)以及第三内存器(76)；

所述余弦发生器(71)与所述正弦发生器(72)并列设置，且两者的输出端均与所述第一内存器(73)的输入端连接；所述第一内存器(73)的输出端与所述MCU(74)的第一输入端连接；所述MCU(74)的第二输入端与所述第三内存器(76)的输出端连接；所述MCU(74)的输出端与所述第二内存器(75)的输入端连接；所述MCU(74)内设有数字信号处理器DSP。

2.一种功率标准源，其特征在于：包括用于设定幅值、频率以及相位的输入面板(1)、控制器(2)、功率放大器(3)、负载(4)、电流探头或电压探头(5)、A/D变换器(6)以及如权利要求1所述的同步解调器(7)；

所述控制器(2)包括PID调节器(21)以及DDS控制器(22)；

所述输入面板(1)的输出端分别与所述PID调节器(21)的第一输入端、所述余弦发生器(71)的输入端以及所述正弦发生器(72)的输入端连接；所述第二内存器(75)的输出端与所述PID调节器(21)的第二输入端连接；

所述PID调节器(21)的输出端与所述DDS控制器(22)的输入端连接，所述DDS控制器(22)的输出端与所述功率放大器(3)的输入端连接，所述功率放大器(3)的输出端与所述负载(4)的输入端连接；

所述电流探头或电压探头(5)设置在所述功率放大器(3)与所述负载(4)连接的线路上；所述电流探头或电压探头(5)的输出端与所述A/D变换器(6)的输入端连接，所述A/D变换器(6)的输出端与所述第三内存器(76)的输入端连接。