[go: up one dir, main page]

CN203661181U - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN203661181U
CN203661181U CN201320696266.5U CN201320696266U CN203661181U CN 203661181 U CN203661181 U CN 203661181U CN 201320696266 U CN201320696266 U CN 201320696266U CN 203661181 U CN203661181 U CN 203661181U
Authority
CN
China
Prior art keywords
electrode
terminal
photodiode
imageing sensor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320696266.5U
Other languages
English (en)
Inventor
Y·德威特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN203661181U publication Critical patent/CN203661181U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型涉及图像传感器，具体涉及一种选通器件。要通过本实用新型解决的技术问题之一是提供能够存储量增大的电荷的图像传感器。提供一种图像传感器，包括：具有控制电极和第一及第二载流电极的转移晶体管；具有与转移晶体管的第一载流电极耦接的第一端子的光电二极管；以及具有控制电极和第一及第二电极的选通器件，选通器件的第一及第二电极被耦接在一起并与光电二极管的第一端子耦接。本实用新型的有利技术效果之一是：实现了用于增大能够存储于图像传感器内的电荷量的图像传感器和方法。

Description

图像传感器
技术领域
本实用新型一般地涉及电子学，并且更特别地涉及图像传感器。 
背景技术
过去，电子工业使用固态图像传感器来形成摄像系统。图像传感器包括被配置成行和列的阵列并且含有光敏器件的像素。Brannon Harris的且公开于2007年10月11日的美国专利申请公开案No.2007／0236590A1、Gerald Lepage的且公开于2008年4月3日的美国专利申请公开案No.2008／0079830A1、于2010年8月10日颁发给Sμngkwon C.Hong的美国专利No.7,772,627B2，以及Peter Alan Levine等人的且公开于2012年3月8日的美国专利申请公开案No.2012／0056080A1中公开了图像传感器。这些系统的缺点是能够存储于光电二极管内的有限的电荷量。 
因此，具有用于增大能够存储于图像传感器内的电荷量的图像传感器和方法将是有利的。另外，所希望的是方法和电路按成本和时间有效率的方式来实现。 
实用新型内容
通过本实用新型解决的技术问题之一是增大能够存储于图像图像传感器内的电荷量。 
根据实用新型的一个方面，提供了一种图像传感器，包括：具有控制电极和第一及第二载流电极的转移晶体管；具有与转移晶体管的第一载流电极耦接的第一端子的光电二极管；以及具有控制电极和第一及第二电极的选通器件，选通器件的第一及第二电极耦接在一起并与光电二极管的第一端子耦接。 
在一种实施例中，图像传感器还包括具有控制电极和第一及第二载流电极的第一复位晶体管，其中第一复位晶体管的第二载流电极与转移晶体管的第二载流电极耦接。 
在一种实施例中，图像传感器还包括具有输入和输出的放大器，该输入与转移晶体管的第二载流电极耦接。 
在一种实施例中，放大器包括被配置为源极跟随器器件的晶体管，源极跟随器器件具有控制电极和第一及第二载流电极，控制电极用作放大器的输入并且第一载流电极用作放大器的输出。 
在一种实施例中，图像传感器还包括具有控制电极和第一及第二载流电极的选择晶体管，第一载流电极与源极跟随器晶体管的第二载流电极耦接。 
在一种实施例中，图像传感器还包括具有控制电极和第一及第二载流电极的第二复位晶体管，其中第二复位晶体管的第一载流电极被耦接用于接收工作电位的第一源并且第二复位晶体管的第二载流电极与光电二极管的第一端子和转移晶体管的第一载流电极耦接。 
在一种实施例中，光电二极管是钉扎的光电二极管。 
根据本实用新型的另一方面，提供了一种图像传感器，包括：具有第一及第二端子的像素核心；以及与像素核心的第一端子耦接的选通器件。 
在一种实施例中，像素核心包括4T像素构造或5T像素构造之一。 
在一种实施例中，图像传感器包括：具有控制端子和第一及第二端子的第一开关；具有与第一开关的第一端子和选通器件的第一电极耦接的第一端子的光电二极管；具有控制端子和第一及第二端子的第二开关，第二开关的第一端子与第一开关的第二端子耦接；与第二开关的第一端子耦接的存储器元件；具有输入和输出的放大器，输入与存储器元件耦接；以及具有控制端子和第一及第二端子的第三开关，第三开关的第一端子与放大器的输出耦接。 
在一种实施例中，第一、第二及第三开关每个都是晶体管，并且放 大器包括被配置为源极跟随器的晶体管。 
在一种实施例中，选通器件具有控制电极和第一及第二电极。 
在一种实施例中，选通器件的第一及第二电极被耦接在一起并与像素核心耦接。 
在一种实施例中，像素核心包括第一光电探测器，并且图像传感器还包括第二光电探测器，其中选通器件的第一电极与第一光电探测器耦接，并且选通器件的第二电极与第二光电探测器耦接。 
本实用新型能够用于图像传感器中。本实用新型的有利技术效果之一是：提供了用于增大能够存储于图像传感器内的电荷量的图像传感器和方法。 
附图说明
根据结合附图取得的对下面的详细描述的理解将可更好地理解本实用新型，在附图中相同的附图标记指示相同的元件，并且在附图中： 
图1是根据本实用新型的一种实施例的图像传感器的电路原理图； 
图2是根据本实用新型的另一种实施例的图像传感器的电路原理图； 
图3是根据本实用新型的一种实施例的图2的图像传感器在制造过程中的顶视图； 
图4是根据本实用新型的一种实施例的图3的图像传感器沿图3的剖面线4-4截取的截面图； 
图5是根据本实用新型的另一种实施例的图2的图像传感器在制造过程中的顶视图； 
图6是根据本实用新型的另一种实施例的图5的图像传感器沿图5的剖面线6-6截取的截面图； 
图7是根据本实用新型的另一种实施例的图5的图像传感器沿图5的剖面线6-6截取的截面图； 
图8是根据本实用新型的另一种实施例的图像传感器的电路原理图；图中某些参考标记：18A：放大器；24A：存储器元件； 
图9是根据本实用新型的一种实施例的图2和8的图像传感器的操作的时序图； 
图10是根据本实用新型的一种实施例的图2和8的图像传感器在操作过程中的能带图； 
图11是根据本实用新型的一种实施例的图2和8的图像传感器在操作过程中的能带图； 
图12是根据本实用新型的一种实施例的图2和8的图像传感器在操作过程中的能带图； 
图13是根据本实用新型的一种实施例的图2和8的图像传感器在操作过程中的能带图； 
图14是根据本实用新型的另一种实施例的图2和8的图像传感器的操作的时序图； 
图15是根据本实用新型的另一种实施例的图像传感器的电路原理图； 
图16是根据本实用新型的另一种实施例的图像传感器的电路原理图； 
图17是根据本实用新型的另一种实施例的图16的图像传感器在制造过程中的顶视图； 
图18是根据本实用新型的另一种实施例的图17的图像传感器沿图17的剖面线18-18截取的截面图； 
图19是根据本实用新型的另一种实施例的图像传感器的电路原理图； 
图20是根据本实用新型的另一种实施例的图19的图像传感器在制造过程中的顶视图； 
图21是根据本实用新型的另一种实施例的图19的图像传感器在制造过程中的顶视图；以及 
图22是根据本实用新型的另一种实施例的图19的图像传感器沿图21的剖面线22-22截取的截面图。 
具体实施方式
为了说明的简单和清晰起见，附图中的元件并不一定是按比例的，并且在不同图形中的相同附图标记指示相同的元件。因此，关于众所周知的步骤和元件的描述和细节出于描述的简单起见而被省略。如同本文所使用的，载流电极意指使电流输送通过器件的器件的元件，例如，MOS晶体管的源极和漏极、双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制电极意指用于控制通过器件的电流的器件的元件，例如，MOS晶体管的栅极或者双极型晶体管的基极。尽管器件在本文中被解释为某些N沟道或P沟道器件或者某些N型或P型掺杂区，但是本领域技术人员应当意识到，互补型器件根据本实用新型的实施例也是可能的。本领域技术人员应当清楚，本文所使用的词语期间、同时和之时不是意指在一旦起始动作时动作立即发生的严格术语，而是可以在由起始动作引起的反应与起始动作之间存在稍微小的但合理的延迟，例如，传播延迟。词语近似、大约或基本上的使用意指元件的值具有预料很接近于规定值或位置的参数。但是，如同本技术领域所熟知的，总是存在防止值或位置严格为所规定的值或位置的小偏差。在本技术领域中已良好地确定：高达大约百分之十(10％)(并且对于半导体掺杂浓度，高达百分之二十(20％))的偏差被视为偏离正好如同所描述的理想目标的合理偏差。 
应当注意，逻辑0的电压电平(VL)也称为逻辑低电压，并且逻辑0的电压的电压电平是关于电源电压和逻辑系列的类型的函数。例如，在互补金属氧化物半导体(CMOS)逻辑系统中，逻辑0的电压可以为电源电压电平的30％。在5伏的晶体管-晶体管逻辑(TTL)系统中，逻辑0的电压电平可以为大约0.8伏，然而对于5伏的CMOS系统，逻辑0的电压电平可以为大约1.5伏。逻辑1的电压电平(VH)也称为逻辑高的电压电平，并且像逻辑0的电压电平一样，逻辑高的电压电平也可以是关于电源和逻辑系列的类型的函数。例如，在CMOS系统中，逻辑1的电压可以约为电源电压电平的70％。在5伏的TTL系统中，逻辑1的电压可以为大约2.4伏，然而对于5伏的CMOS系统，逻辑1 的电压可以为大约3.5伏。 
一般地，本实用新型提供用于将电荷存储于图像传感器内的图像传感器和方法。根据一种实施例，图像传感器包括与选通器件连接的像素核心。像素核心可以是4T像素构造、5T像素构造、6T像素构造等，并且选通器件可以是被配置为电容器的半导体器件。举例来说，像素核心是包括转移晶体管、复位晶体管、放大器、选择晶体管、光电二极管和存储器元件的四晶体管(4T)像素构造。选通器件可以被加偏压以在用于接受来自光电二极管的电荷的沟道区或者选通器件下方的容积区内创建反型层。因而，选通器件用作为了存储附加电荷而打开和关闭的门。根据本实用新型的实施例，光电二极管和选通器件可以是电荷完全耗尽的。应当注意，光电二极管是一种光电探测器。 
根据另一种实施例，提供了一种用于将电荷存储于图像传感器内的方法，包括：提供电荷接收结构，在为将电荷存储于电荷接收结构内作准备时将存储于电荷接收结构内的电荷排尽。将存储于电荷接收结构内的电荷排尽可以使光电探测器完全耗尽。响应于对光电探测器的过充，电荷被存储于电荷接收结构内。因而，电荷同样被存储于光电探测器和电荷接收结构内。存储于电荷接收结构和光电探测器内的电荷被转移给存储器元件，例如，浮置扩散电容。 
图1是根据本实用新型的一种实施例的图像传感器10的电路原理图。图像传感器10包括与选通器件26连接的像素核心8，其中像素核心8包括光电二极管12和转移晶体管14。举例来说，光电二极管12是能够在耗尽电压VPIN下使电荷完全耗尽的钉扎的光电二极管，而转移晶体管14能够是金属氧化物场效应晶体管(MOSFET)，具有栅极、漏极和源极。光电二极管12可以称为光电探测器。如同以上所讨论的，栅极可以称为控制电极，漏极可以称为载流电极，而源极可以称为载流电极。转移晶体管14的栅极被耦接用于接收控制信号VTRN，并且转移晶体管14的源极与光电二极管12的端子连接于节点21。光电二极管12的另一端子可以被耦接用于接收工作电位vSS的源极。举例来说，工作电位VSS的源极是地线。选通器件26，也称为溢流器件、溢流门或电荷 接收结构，具有为接收控制信号VGAT而耦接的控制电极以及与光电二极管12的端子和转移晶体管14的源极共同连接于节点21的电极或端子。尽管源极端子以及共同连接在一起的光电二极管12和选通器件26的端子被描述为端子，但是应当注意，这些端子可以由半导体材料的共同区形成，如同参照图3-7所示出的。举例来说，选通器件26包括具有控制电极或控制端子和电极对或端子对的器件，其中这些电极被共同连接在一起以形成与像素核心耦接的单个电极或单个端子。作为选择，选通器件26可以包括具有控制电极或控制端子和电极对或端子对的器件。 
图2是根据本实用新型的另一种实施例的四晶体管(4T)图像传感器10A的电路原理图。图像传感器10A包括与选通器件26连接的像素核心8A，其中像素核心11包括光电二极管12、转移晶体管14、复位晶体管16、被配置为源极跟随器的晶体管18，以及选择晶体管20。晶体管18可以称为放大器、源极跟随器晶体管或源极跟随器器件。举例来说，光电二极管12是能够于耗尽电压VpIN下使电荷完全耗尽的钉扎的光电二极管，而晶体管14-20能够是金属氧化物场效应晶体管(MOSFET)，其中每个晶体管都具有栅极、漏极和源极。如同以上所讨论的，栅极可以称为控制电极，漏极可以称为载流电极，而源极可以称为载流电极。本领域技术人员应当理解，术语第一及第二可以与术语载波电极一起使用以区分漏极和源极电极或者源极和漏极电极。转移晶体管14的栅极可以被耦接用于接收控制信号VTRN，转移晶体管14的源极与复位晶体管16的源极以及源极跟随器晶体管18的栅极共同连接以形成节点22。复位晶体管16的栅极可以被耦接用于接收控制信号VRES。转移晶体管14的源极与光电二极管12的端子连接于节点21，并且光电二极管12的另一端子可以被耦接用于接收工作电位VSS的源极。举例来说，工作电位VSS的源极是地线。 
工作电位VSS的源极通过电容24与节点22连接，该电容24可以称为浮置扩散电容或存储器元件。节点22也称为浮置扩散节点。复位晶体管16的源极跟随器晶体管18的漏极被共同耦接用于接收工作电位 VPlX的源极。源极跟随器晶体管18的源极与选择晶体管20的漏极连接。选择晶体管20的栅极可以被耦接用于接收控制信号VSEL。选择晶体管20的源极与列线28连接。尽管晶体管14-20已经被示为n沟道器件，即，nMOS器件，但是这并不是对本实用新型的限制。例如，晶体管可以为p沟道器件、结型场效应晶体管、双极型晶体管等。应当注意，类似于共同连接于节点21的端子，共同连接于节点22的晶体管14和16的源极以及电容24的端子可以由与晶体管18的栅极电极连接的半导体材料的共同区形成。 
图3是根据本实用新型的一种实施例的图像传感器10在制造过程中的顶视图。在图3中示出的是半导体芯片50的一部分，包括能够是p型导电性或n型导电性的半导体材料52。掺杂区74以及掺杂区56和58被形成于半导体材料52的某些部分内。掺杂区72被形成于掺杂区74之上，并且延伸到掺杂区74之内且比掺杂区74浅。因为掺杂区72和74彼此叠置，所以这些附图标记在顶视图中标识相同的结构，但是没有进一步示于图4中。掺杂区72和74用作光电二极管的某些部分，例如，在图2中示出的光电二极管12。掺杂区72是导电类型与掺杂区56、58和74相反的。掺杂区58可以包括形成L形区域的部分58A和58B，并且与掺杂区56间隔开。举例来说，半导体材料52可以是形成于p型导电性的半导体基板(未示出)之上的p型导电性的外延层，掺杂区56、58和74可以是以n型导电性的杂质材料掺杂的区域，并且掺杂区72可以是以p型导电性的杂质材料掺杂的区域。掺杂区58A用作可以形成浮置扩散电容24的一部分的浮置扩散区。根据其中掺杂区72和74形成光电二极管的实施例，其中掺杂区72是p型导电性的区域，而掺杂区74是由掺杂区72掩埋的n型导电性的区域，二极管区域形成能够使电荷完全耗尽的且展现出低的暗漏电流的结构。 
图3还示出了栅极结构80、82、84和86，触头88、90、92、94、96、98、100和102，以及互连106。根据一种实施例，栅极结构80用作转移晶体管14的栅极结构；栅极结构82用作源极跟随器晶体管18的栅极结构；栅极结构84用作选择晶体管20的栅极结构；而栅极结构 86用作复位晶体管16的栅极结构。应当注意，互连106使掺杂区58与栅极结构82电连接。还应当注意，栅极结构包括栅极电极和栅极电介质材料。栅极电极和栅极电介质材料在图4中进一步示出并且被共同称为栅极结构。栅极结构在含有电路原理图的附图中称为栅极。另外，图3示出了形成为与掺杂区74侧向相邻的且于浅沟槽隔离结构120(在图4中示出)的一部分之上的控制结构110，其中控制结构110具有触头112。控制结构110可以称为栅极结构并且包括电极和电介质材料。 
图4是图像传感器10沿图3的剖面线4-4截取的截面图。在图4中示出的是浅沟槽隔离(STI)结构120和122、例如p型导电性的掺杂阱124、掺杂区58A的一部分、掺杂区74的一部分以及形成于掺杂区74内的掺杂区72的一部分。STI结构120和122以及掺杂阱124协同使相邻的像素相互隔离。图4还示出了转移晶体管14的栅极结构80，该栅极结构80包括形成于半导体材料52上的或者由其形成的栅极电介质材料130以及形成于栅极电介质材料130上的栅极电极132。另外，轻掺杂的漏极区134可以由半导体材料52的一部分以及掺杂区58的在栅极结构80下方的且其杂质类型可以与掺杂区74相同的部分58A形成。掺杂区72和74与控制结构110对齐，该控制结构110覆盖于STI结构120的一部分以及半导体材料52的位于掺杂区74与STI结构120之间的部分之上。控制结构110包括形成于半导体材料52上的或者由其形成的电介质材料136和控制电极138。电触头96形成于栅极电极132之上，电触头102形成于掺杂区58的部分58A之上或者由其形成，而电触头112形成于控制电极138之上。考虑到完整性，反型层140被示于控制结构110下方并且侧向位于掺杂区72与STI结构120之间，其中反型层140可以响应于施加于选通器件26的控制电极(例如，控制结构110)的控制电压VGAT而形成。 
出于清晰起见，互连106已经从图4中省略。光电二极管12侧向邻近转移晶体管14和浮置扩散电容24。浮置扩散电容24侧向邻近栅极结构80。如同以上所讨论的，掺杂区72和74协同形成光电二极管，例如，光电二极管12以及掺杂区58中用作浮置扩散电容2458A的部分 58A。 
图5是根据本实用新型的另一种实施例的图像传感器150在制造过程中的顶视图。像参照图3所描述的图像传感器10一样，图像传感器150包括半导体芯片50，该半导体芯片50包括半导体材料52，掺杂区56和58，栅极结构80、82、84和86，触头88、90、92、94、96、98、100和102，以及互连106。另外，图像传感器150包括用于形成光电二极管(例如，图1和2的光电二极管12)的一部分的掺杂区72A和74A。应当注意，光电二极管区域74A类似于光电二极管区域74，除了它包括在控制结构152下方的其内可以没有掺杂区74A和72A的杂质材料的圆形区域之外。因为掺杂区72A覆盖掺杂区74A，所以附图标记在顶视图中标识相同的结构，但是在图6中进一步示出。 
图像传感器150还包括具有形成为与掺杂区74A的一部分相邻的触头154的控制结构152。举例来说，控制结构152是在其内可以没有掺杂区74A和72A的杂质材料的圆形区域之上的圆形控制电极，如图6所示。控制结构(例如，控制结构152)的形状并不限制于圆形的。它能够成形为方形、三角形、矩形、其它多边形、月牙形、半圆形等。而且，控制结构152能够位于半导体材料52之上的不同位置，即，它能够位于作为掺杂区74A和72A示出的区域的中间部分上，位于作为掺杂区74A和72A示出的区域的侧向或垂直部分之上，等等。另外，可以存在多个控制结构152，其中每个控制结构都具有它自己的控制电极或者每个控制电极与其它控制栅极中的一个或多个共用共同的栅极电极。 
图6是图像传感器150沿图5的剖面线6-6截取的截面图。在图6中示出的是浅沟槽隔离(STI)结构122、掺杂阱124、掺杂区58A的一部分、栅极结构80、电介质材料130、栅极电极132，以及参照图4所描述的掺杂区58的在栅极结构80下方的部分58A。STI结构122和掺杂阱124协同使相邻的像素相互隔离。举例来说，掺杂阱124是p型导电性的。图6还示出了掺杂区72A和74A。控制电极152被形成于半导体材料52的侧向以掺杂区74A和72A为边界的部分之上。控制电极 152包括形成于半导体材料52上的或者由其形成的电介质材料156以及控制导体158。电触头96被形成为与栅极结构80接触，电触头102形成于掺杂区58的部分58A之上或者由其形成，而电触头154被形成为与控制导体152接触。考虑到完整性，反型层160被示为形成于半导体材料52的在控制电极152下方的并且侧向位于掺杂区72A的各部分之间的部分内。应当注意，反型层160响应于施加于控制电极152的控制电压而形成。 
出于清晰起见，互连106已经从图6中省略。光电二极管12与转移晶体管14侧向相邻。掺杂区58的部分58A用作浮置扩散电容24的一部分且侧向相邻于栅极结构80。如同以上所讨论的，掺杂区72A和74A协同形成光电二极管12，并且掺杂区58的部分58A用作浮置扩散电容24。 
图7是图像传感器175沿图5的剖面线6-6的区域截取的截面图。图像传感器175类似于图像传感器150，除了掺杂区74A和72A形成于半导体材料52的在控制结构152之下的部分内之外。 
图8是根据本实用新型的另一种实施例的图像传感器10B的电路原理图。图像传感器10B包括与选通器件26连接的像素核心8B，其中像素核心8B包括光电二极管12、转换开关14A、复位开关16A、放大器18A、选择开关20A和存储器元件24A。开关14A-20A每个都具有控制端子和一对载流端子。转换开关14A的控制端子被耦接用于接收控制信号VTRN，而复位开关16A的控制端子被耦接用于接收控制信号VRES。转换开关14A具有与光电二极管12的端子连接的载流端子以及与复位开关16A的载流端子、放大器18A的输入或输入端子和存储器元件24A的端子共同连接以形成节点22A的载流端子。复位开关16A的另一载流端子被耦接用于接收工作电位(例如，Vplx)的源极。光电二极管12的另一端子与存储器元件24A的端子被耦接用于接收工作电位VSS的源极。举例来说，工作电位Vss的源极处于地电位。应当注意，工作电位VSS的源极的电压电平并不是对本实用新型的限制。放大器18A具有与选择开关20A的端子连接的输出或载流端子、与节点22A 连接的输入，以及为接收工作电位VPIX的源极而耦接的端子。选择开关20A具有为接收控制信号VSEL而耦接的控制端子、与放大器18A的输出端子连接的端子，以及与列线28连接的端子。 
图9是根据本实用新型的实施例的且在滚动快门操作模式下的图像传感器10、10A、10B、150或175的操作的时序图162。应当注意，图像传感器(例如，图像传感器10)一般为在排列成多个行和多个列的图像传感器阵列(未示出)中的多个图像传感器之一，其中来自该多行图像传感器中的每个列的图像传感器输出与阵列中的每行图像传感器的共用列28耦接。图像传感器阵列形成于在共同的共用晶圆或基板上的半导体材料层内，该晶圆或基板可以包括图像传感器的其它元件和电路。时序图162包括示出信号VRES，VGAT，VTRN，VSEL，VCNR和VCNS的曲线162A，162B，162C，162D，162E和162F。在时间t0，信号VRES，VGAT，VTRN，VSEL，VCNR和VCNS处于逻辑低的电压电平。在时间t1，在选通器件26的控制端子处的控制信号VGAT以及在晶体管16的控制端子(或者复位开关16A的控制端子)处的控制信号VRES转变为逻辑高的电压电平VH。响应于电压VGAT和VRES转变为逻辑高的电压电平VH，选通器件26和浮置扩散电容24(或存储器元件24A)被复位。在时间t2，在转移晶体管14的控制端子(或转换开关14A的控制端子)处的控制信号VTRN转变为逻辑高的电压电平VH，使光电二极管12复位。 
根据其中光电二极管12能够被完全耗尽的实施例，使光电二极管12复位会使存储于光电二极管12内的全部或基本上全部电荷排尽，以便为电荷积分作准备，即，光电二极管12完全耗尽或者基本上完全耗尽。根据一种实施例，使选通器件26复位会使在选通器件26中的全部或基本上全部电荷排尽，以便为在选通器件26内存储电荷作准备，即，在将额外的电话存储于选通器件26内之前。简要地参照图10，图中示出了用于说明形成于选通器件26的控制电极和光电二极管12之下的沟道区基本上完全耗尽的能带图。应当注意，在其它实施例中，这些区域可以不完全耗尽，但是在这些区域内的电荷是很低的。还应当注 意，对于n沟道器件，存储于光电二极管12内的电荷是电子，而对于p沟道器件，存储于光电二极管12内的电荷是空穴。 
在时间t3，在转移晶体管14的控制端子(或转换开关14A的控制端子)处的控制信号VTRN转变为逻辑低的电压电平VL。响应于控制电压VTRN在时间t3转变为逻辑低的电压电平VL，转移晶体管14截止，关闭转移门并且开始图像传感器行(例如，行x)的积分阶段tINT(未示出)，在该积分阶段tINT中图像被采集。简要地参照图11，图中示出了用于说明由光产生的电荷被光电二极管12俘获的能带图。在时间t4，控制电压VRES转变为逻辑低的电压电平VL。响应于转移门的关闭，即，转移晶体管14的截止，光产生的电荷在光电二极管12中被俘获。 
响应于光电二极管12的电荷(例如，电子或空穴)过充，其电位上升到超过选通器件26的沟道电位的电平，并且电荷流入选通器件26的沟道区之内。图12是用于示出由光电二极管12俘获的电荷超过选通器件26的沟道电位并且流入其沟道区内的能带图。施加于选通器件26的高电压在半导体材料的受选通器件26的控制电极控制的部分内生成反型层，并且允许存储大量的电荷，因为图4和6各自的氧化层136或156的电容密度是相对较高的，例如，对于厚的氧化物，电容密度为大约5毫微微法拉／平方微米(fF／μm2)。额外的存储电容在没有显著增大图像传感器尺寸的情况下扩展了满阱电荷。 
在时间t5，在选通器件26的控制端子处的控制信号VGAT以及在晶体管16的控制端子(或复位开关16A的控制端子)处的控制信号VRES转变为逻辑高的电压电平VH。响应于电压VGAT和VRES转变为逻辑高的电压电平VH，选通器件26和浮置扩散电容24针对行(x+1)来复位。在时间t6，在转移晶体管14的控制端子(或转换开关14A的控制端子)处的控制信号VTRN转变为逻辑高的电压电平VH，使光电二极管12复位并且开始图像传感器行中的行(x+1)的积分阶段tINT。 
根据其中光电二极管12能够被完全耗尽的一种实施例，使光电二极管12复位会使存储于光电二极管12内的全部或基本上全部电荷排 尽。根据一种实施例，使溢流器件26复位会使在溢流器件26内的全部或基本上全部电荷排尽。简要地参照图10，图中示出了用于说明形成于溢流器件26的控制电极之下的沟道区以及光电二极管12基本上完全耗尽的能带图。应当注意，在其它实施例中，这些区域可以不完全耗尽，但是在这些区域内的电荷是很低的。还应当注意，对于n沟道器件，存储于光电二极管12内的电荷是电子，而对于p沟道器件，存储于光电二极管12内的电荷是空穴。 
在时间t7，在转移晶体管14的控制端子(或转换开关14A的控制端子)处的控制信号VTRN转变为逻辑低的电压电平VL。响应于控制电压VTRN在时间t7转变为逻辑低的电压电平VL，转移晶体管14截止，关闭转移门并且开始后一行图像传感器(即，行(x+1))的积分阶段(未示出)，在该积分阶段中图像被采集。在时间t8，控制电压VRES转变为逻辑低的电压电平VL。响应于转移门的关闭，即，转移晶体管14的截止，光产生的电荷在光电二极管12中被俘获。简要地参照图11，能带图被示出，并且示出了由光产生的电荷被光电二极管12俘获。 
响应于光电二极管12的电荷(例如，电子或空穴)过充，其电位上升到超过选通器件26的沟道电位的电平，并且电荷流入选通器件26的沟道区之内。图12是示出由光电二极管12俘获的电荷超过选通器件26的沟道电位并且流入其沟道区内的能带图。如同以上所讨论的，施加于选通器件26的高电压允许存储大量的电荷，因为在图4和6中示出的各自的氧化层136或156的电容密度是相对较高的，例如，对于厚的氧化物，电容密度为大约5毫微微法拉／平方微米(fF／μm2)。额外的存储电容在没有显著增大图像传感器尺寸的情况下扩展了满阱电荷。 
在时间t9，控制信号VRES转变为逻辑高的电压电平VH，使浮置扩散电容24(或存储器元件24A)复位。在时间t10，控制信号VSEL转变为逻辑高的电压电平VH，并且在时间t11，控制信号VRES转变为逻辑低的电压电平VL，以便为读出图像传感器行中的行x作准备，其中x是整数。在时间t12，控制信号VCNR转变为逻辑高的电压电平VH，从而读出选自行x中的像素的像素信号值。在时间t13，控制信号VCNR转变为 逻辑低的电压电平VL。 
在时间t14，控制信号VTRN转变为逻辑高的电压电平VH，从而使电荷从光电二极管12和溢流器件26经由转移晶体管14(或转换开关14A)转移至浮置扩散电容24。在时间t15，控制信号VGAT转变为逻辑低的电压电平VL。图13是示出存储于光电二极管12和溢流器件26内的电荷被转移给浮置扩散电容24的能带图。 
在时间t16，控制信号VTRN转变为逻辑低的电压电平VL，从而使转移晶体管14截止，并且在时间t17，控制信号VCNS转变为逻辑高的电压电平VH，从而读出像素信号值。在时间t18，控制信号VCNS转变为逻辑低的电压电平VL。 
在时间t19，控制信号VSEL转变为逻辑低的电压电平VL。 
在时间t20，控制信号VRES转变为逻辑高的电压电平VH，从而使浮置扩散电容24(或存储器元件24A)复位。在时间t21，控制信号VSEL转变为逻辑高的电压电平VH，并且在时间t22，控制信号VRES转变为逻辑低的电压电平VL，以便为读出像素行的行(x+1)作准备。在时间t23，控制信号VCNR转变为逻辑高的电压电平VH，从而读出选自像素行的行(x+1)中的像素的像素信号值。在间t24，控制信号VCNR转变为逻辑低的电压电平VL。 
在时间t25，控制信号VTRN转变为逻辑高的电压电平VH，从而使电荷经由转移晶体管14(或转换开关14A)从光电二极管12和溢流器件26转移到浮置扩散电容24。在时间t26，控制信号VGAT转变为逻辑低的电压电平VL。 
在时间t27，控制信号VTRN转变为逻辑低的电压电平VL，从而使转移晶体管14截止，并且在时间t28，控制信号VCNS转变为逻辑高的电压电平VH，从而读出像素信号值。在时间t29，控制信号VCNS转变为逻辑低的电压电平VL。 
在时间t30，控制信号VSEL转变为逻辑低的电压电平VL。 
图14是用于根据本实用新型的实施例的且在快照快门操作模式下的图像传感器10、10A、10B、150或175的操作的时序图170。应当注 意，在快照快门模式下，复位和转移操作是用于全部像素的全局操作，即，控制信号VRES和VTRN是全局信号，并且读出是基于行的。时序图170包括分别示出信号VRES，VGAT，VTRN，VSEL，VCNR和VCNS的曲线170A，170B，170C，170D，170E和170F。在时间t0，信号VRES，VGAT，VTRN，VSEL，VCNR和VCNS处于逻辑低的电压电平。在时间t1，在选通器件26的控制端子处的控制信号VGAT以及在晶体管16的控制端子(或复位开关16A的控制端子)处的控制信号VRES转变为逻辑高的电压电平VH。响应于电压VGAT和VRES转变为逻辑高的电压电平VH，选通器件26和浮置扩散电容24(或存储器元件24A)被复位。在时间t2，在转移晶体管14的控制端子(或转换开关14A的控制端子)处的控制信号VTRN转变为逻辑高的电压电平VH，从而使光电二极管12复位。 
根据其中光电二极管12能够被完全耗尽的一种实施例，使光电二极管12复位会使存储于光电二极管12内的全部或基本上全部电荷排尽。使溢流器件26复位会使在溢流器件26内的全部或基本上全部电荷排尽。简要地参照图10，图中示出了用于说明形成于溢流器件26的控制电极之下的沟道区和光电二极管12基本上完全耗尽的能带图。应当注意，在其它实施例中，这些区域可以不完全耗尽，但是在这些区域内的电荷是很低的。还应当注意，对于n沟道器件，存储于光电二极管12内的电荷是电子，而对于p沟道器件，存储于光电二极管12内的电荷是空穴。 
在时间t3，在转移晶体管14的控制端子(或转换开关14A的控制端子)处的控制信号VTRN转变为逻辑低的电压电平VL。响应于控制电压VTRN在时间t3转变为逻辑低的电压电平VL，转移晶体管14截止，关闭转移门并且开始所有像素的积分阶段tINT(未示出)，在该积分阶段中图像在快照快门操作模式下被采集的。在时间t4，控制电压VRES转变为逻辑低的电压电平VL。响应于转移门的关闭，即，转移晶体管14的截止，光产生的电荷在光电二极管12中被俘获。简要地参照图11，图中示出了用于说明由光产生的电荷被光电二极管12俘获的能带图。 
响应于光电二极管12的电荷(例如，电子或空穴)过充，其电位上升到超过选通器件26的沟道电位的电平，并且电荷流入选通器件26的沟道区之内。图12是示出由光电二极管12俘获的电荷超过选通器件26的沟道电位并且流入其沟道区内的能带图。施加于选通器件26的高电压允许存储大量的电荷，因为图4和6各自的氧化层136或156的电容密度是相对较高的，例如，对于厚的氧化物，电容密度为大约5毫微微法拉／平方微米(fF／μm2)。额外的存储电容在没有显著增大图像传感器尺寸的情况下扩展了满阱电荷。 
在时间t5，复位控制信号VRES转变为逻辑高的电压电平VH，并且在时间t6，复位控制信号VRES转变为逻辑低的电压电平VL。复位信号在时间t5用作全局复位，以防止复位值在积分期间被漏掉。 
在时间t7，控制信号VSEL转变为逻辑高的电压电平VH，并且在时间t8，控制信号VTRN转变为逻辑高的电压电平VH，从而使电荷经由转移晶体管14(或转换开关14A)从光电二极管12和溢流器件26转移到浮置扩散电容24。在时间t9，控制信号VGAT转变为逻辑低的电压电平VL。图13是用于示出存储于光电二极管12和溢流器件26内的电荷被转移给浮置扩散电容24的能带图。 
在时间t10，控制信号VTRN转变为逻辑低的电压电平VL，从而使转移晶体管14截止，并且在时间t11，控制信号VCNS转变为逻辑高的电压电平VH，从而读出像素信号值。在时间t12，控制信号VCNS转变为逻辑低的电压电平VL。 
在时间t13，控制信号VRES转变为逻辑高的电压电平VH，从而使浮置扩散电容24(或存储器元件24A)复位以使行被读出。应当注意，控制信号VRES在时间t13是基于行的复位信号。在时间t14，控制信号VRES转变为逻辑低的电压电平VL。 
在时间t15，控制信号VCNR转变为逻辑高的电压电平VH，从而读出所选行的像素信号值。在时间t16，控制信号VCNR转变为逻辑低的电压电平VL。 
在时间t17，控制信号VSEL转变为逻辑低的电压电平VL。 
图15是根据本实用新型的另一种实施例的图像传感器200的电路原理图。图像传感器200包括与选通器件26连接的像素核心8C，其中像素核心8C包括光电二极管12、转移晶体管14、复位晶体管16、源极跟随器晶体管18、选择晶体管20以及参照图2所描述的浮置扩散电容24。像素核心8C，并且因而图像传感器200，还包括具有为接收工作电位VDD的源极而耦接的漏极的全局复位晶体管204。全局复位晶体管204的源极、光电二极管12的端子、转移晶体管14的漏极以及选通器件26的端子被连接于节点206。全局复位晶体管204还包括为接收全局复位控制信号VGRES而耦接的栅极。因此，图像传感器200包括与选通器件26连接的五晶体管(5T)像素核心。 
图16是根据本实用新型的另一种实施例的图像传感器250的电路原理图。图像传感器250包括与选通器件252连接的像素核心8(参照图1描述的)，其中像素核心8包括光电二极管12和转移晶体管14。图像传感器250还包括光电二极管12A。举例来说，光电二极管12和12A是能够分别于耗尽电压VpIN和VpINA下使电荷完全耗尽的钉扎的光电二极管。应当注意，光电二极管12和12A可以是相同类型的光电二极管，但是它们也可以具有不同的耗尽电压。光电二极管12和12A可以称为光电探测器。因为耗尽电压可以是不同的，所以它们已经由标签VPIN和VPINA来标识。转移晶体管14已经参照图1所示的图像传感器10进行了描述。转移晶体管14的栅极被耦接用于接收控制信号VTRN，并且转移晶体管14的漏极与光电二极管12的端子连接于节点21。选通器件252具有为接收选通控制信号VGAT而耦接的控制电极、与光电二极管12的端子和转移晶体管14的源极共同连接于节点21的端子，以及与光电二极管12A的端子连接的端子。光电二极管12和12A的其它端子可以被耦接用于接收工作电位VSS的源极。举例来说，工作电位VSS的源极是地线。选通器件252也可以称为溢流器件、溢流门或电荷接收结构，而选通器件252的端子可以称为电极。尽管源极端子以及共同连接在一起的光电二极管12的和选通器件252的端子被描述为端子，但是应当注意，这些端子可以由参照图17和18所示出的半导体材 料的共同区域形成。 
图17是根据本实用新型的另一种实施例的图像传感器250在制造过程中的顶视图。图17所示出的是包括能够为p型导电性或n型导电性的半导体材料256的半导体芯片254的一部分。掺杂区260和掺杂区262形成于半导体材料256的某些部分内。掺杂区258形成于掺杂区262之上并延伸到其内，并且比掺杂区262浅。掺杂区258、260和262参照图18来进一步描述。应当注意，掺杂区258和262通过单个矩形结构来示出，因为掺杂区258覆盖掺杂区262。掺杂区258和262用作光电二极管(例如，图16所示的光电二极管12)的某些部分。掺杂区258是导电类型与掺杂区260和262相反的。举例来说，半导体材料256可以为形成于p型导电性的半导体基板(未示出)之上的p型导电性的外延层，掺杂区260和262可以是以n型导电性的杂质材料掺杂的区域，而掺杂区258可以是以p型导电性的杂质材料掺杂的区域。根据其中掺杂区258和262形成光电二极管的实施例，其中掺杂区258是p型导电性的区域，而掺杂区262是由掺杂区258掩埋的n型导电性的区域，光电二极管区域形成能够使电荷完全耗尽的且展现出低的暗漏电流的结构。 
图17还示出了栅极结构264以及形成于栅极结构264上的触头266。根据一种实施例，栅极结构264用作转移晶体管14的栅极结构。如同以上所讨论的，栅极结构包括栅极电极和栅极电介质材料。栅极电极和栅极电介质材料在图18中进一步示出并且被共同称为栅极结构。栅极结构在含有电路原理图的附图中称为栅极。另外，图17示出了形成于掺杂区262的一部分之上的控制结构268。举例来说，控制结构268是结构形成于掺杂区256的一部分之上的方形环状。掺杂区258和262各自的部分258A和262A处于由环形控制结构268包围的半导体材料256的一部分内，而掺杂区258和262各自的部分258B和262B处于环形控制结构268之外。控制结构268可以称为栅极结构并且包括电极和电介质材料。触头270形成于控制结构268上。应当注意，控制结构268的环形形状的类型并不受制。例如，环形形状可以为椭圆环形、 圆环形、三角环形、五角环形、其它多边形环形等。 
图18是图像传感器250沿图17的剖面线18-18截取的截面图。图18所示出的是掺杂区260的一部分、掺杂区262的某些部分以及形成于掺杂区262内的掺杂区258的某些部分。图18还示出了转移晶体管14的栅极结构264，该栅极结构264包括形成于半导体材料256的一部分上或者由其形成的栅极电介质材料272以及形成于栅极电介质材料272上的栅极电极274。控制电极268覆盖在掺杂区258的各部分之间的半导体材料256的一部分。控制电极268包括形成于半导体材料256上的或由其形成的电介质材料276以及控制电极278。电触头270被形成于控制电极268之上。考虑到完整性，反型层280被示为响应于控制电压VGAT(例如，施加于控制电极268的控制电压VGAT)被施加于选通器件252的控制电极而形成于位于控制电极268下方的半导体材料256的某些部分以及掺杂区258的侧向相邻部分内。 
图19是根据本实用新型的另一种实施例的四晶体管(4T)图像传感器300的电路原理图。图像传感器300类似于图2所示的图像传感器10A，除了选通器件26已经由选通器件252替换并且光电二极管12A已经与选通器件252耦接之外。因此，选通器件252具有与节点21连接的端子、与光电二极管12A的端子连接的端子以及为接收控制信号VGAT而耦接的控制端子或电极。光电二极管12A的另一端子被耦接用于接收工作电位VSS的源极。光电二极管12，晶体管14、16、18和20，浮置扩散电容24，以及列线28都已经参照图2进行了描述。 
图20是根据本实用新型的一种实施例的图像传感器300在制造过程中的顶视图。在图20中示出的是包括能够为p型导电性或n型导电性的半导体材料256的半导体芯片254的一部分。掺杂区262、56和260形成于半导体材料256的某些部分内。掺杂区258形成于掺杂区262之上并延伸到其内，并且比掺杂区262浅。应当注意，掺杂区258和262通过单个矩形结构来示出，因为掺杂区258覆盖掺杂区262。掺杂区258和262用作光电二极管(例如，图19所示的光电二极管12和12A)的某些部分。掺杂区258是导电类型与掺杂区56、260和262相 反的。掺杂区260可以包括用于形成L形区域的部分260A和260B，并且与掺杂区56间隔开。举例来说，半导体材料256可以是形成于p型导电性的半导体基板(未示出)之上的p型导电性的外延层，掺杂区56、260和262可以是以n型导电性的杂质材料掺杂的区域，而掺杂区258可以是以p型导电性的杂质材料掺杂的区域。掺杂区260A用作可以形成浮置扩散电容24的一部分的浮置扩散区。根据其中掺杂区258和262形成光电二极管12和12A的实施例，其中掺杂区258是p型导电性的区域，而掺杂区262是由掺杂区258掩埋的n型导电性的区域，光电二极管12和12A是能够使电荷完全耗尽的且展现出低的暗漏电流的结构。 
图20还示出了已经参照图3进行了描述的栅极结构80、82、84和86，触头88、90、92、94、96、98、100和102，以及互连106。另外，图20示出了形成为与掺杂区262侧向相邻的控制结构或控制电极268以及触头270。控制结构268可以称为栅极结构并且包括电极和电介质材料。 
图21是根据本实用新型的另一种实施例的图像传感器305在制造过程中的顶视图。在图21中示出的是包括能够为p型导电性或n型导电性的半导体材料256的半导体芯片254的一部分。掺杂区260和掺杂区302形成于半导体材料256的某些部分内。掺杂区304形成于掺杂区302之上并延伸到其内，并且比掺杂区302浅。应当注意，掺杂区302和304通过单个矩形结构来示出，因为掺杂区304覆盖掺杂区302。掺杂区302和304用作光电二极管(例如，图16所示的光电二极管12和12A)的某些部分。掺杂区304是导电类型与掺杂区260和302相反的。举例来说，半导体材料256可以为形成于p型导电性的半导体基板(未示出)之上的p型导电性的外延层，掺杂区260和302可以是以n型导电性的杂质材料掺杂的区域，而掺杂区304可以是以p型导电性的杂质材料掺杂的区域。根据其中掺杂区302和304形成光电二极管的实施例，其中掺杂区304是p型导电性的区域，而掺杂区302是由掺杂区304掩埋的n型导电性的区域，光电二极管12和12A形成能够使电荷 完全耗尽的且展现出低的暗漏电流的结构。 
图21还示出了栅极结构264以及形成于栅极结构264上的触头266。根据一种实施例，栅极结构264用作转移晶体管14的栅极结构。如同以上所讨论的，栅极结构包括栅极电极和栅极电介质材料。栅极电极和栅极电介质材料在图22中进一步示出并且被共同称为栅极结构。栅极结构在含有电路原理图的附图中称为栅极。另外，图21示出了形成于掺杂区256的一部分之上控制结构306，其中控制结构306延伸到掺杂区304之上。举例来说，控制结构306是形成于掺杂区256的一部分之上的矩形结构。控制结构306可以称为栅极结构并且包括电极和电介质材料。触头308形成于控制结构306上。应当注意，控制结构306并不限制为矩形结构。 
图22是图像传感器305沿图21的剖面线22-22截取的截面图。在图22中示出的是掺杂区260的一部分、掺杂区302的某些部分，以及在掺杂区302内的掺杂区304的某些部分。图22还示出了转移晶体管14的栅极结构264，该栅极结构264包括形成于半导体材料256的一部分上或由其形成的栅极电介质材料272以及形成于栅极电介质材料272上的栅极电极274。控制电极306覆盖在掺杂区302和304的各部分之间的半导体材料256的一部分。控制电极308包括形成于半导体材料256上的或由其形成的电介质材料312以及控制电极314。电触头308形成于控制电极310之上。考虑到完整性，图中示出了可以响应于施加于选通器件252的控制电极的控制电压VGAT(例如，施加于控制电极306的控制电压VGAT)而形成于半导体材料256的在控制电极306下方的部分以及掺杂区304的侧向相邻部分内的反型层316。 
至此，应当意识到，本文已经提供了用于将电荷存储于图像传感器内的图像传感器和方法。根据一种实施例，图像传感器包括与光电二极管及晶体管连接的溢流选通器件。根据其它实施例，图像传感器包括与像素核心连接的溢流选通器件，该图像传感器可以包括，例如，4T像素、5T像素、6T像素等。应当理解，像素核心的类型并不是对本实用新型的限制。像素核心可以是4T像素构造、5T像素构造、6T像素构 造等。溢流选通器件用作允许收集来自像素核心的光电二极管的电荷的门，并且用作所收集电荷的存储位置。溢流选通器件可以被配置用于收集电子或空穴。根据另一种实施例，用于在图像传感器内存储电荷的方法包括：提供电荷接收结构，将电荷接收结构耦接至光电探测器，以及将电荷存储于电荷接收结构内，其中存储于电荷接收结构内的电荷由电荷接收结构响应于光产生的电子而接收。 
根据实用新型的一个方面，提供了一种图像传感器包括：具有控制电极和第一及第二载流电极的转移晶体管；具有与转移晶体管的第一载流电极耦接的第一端子的光电二极管；以及具有控制电极和第一及第二电极的选通器件，选通器件的第一及第二电极耦接在一起并与光电二极管的第一端子耦接。 
在一种实施例中，图像传感器还包括具有控制电极和第一及第二载流电极的第一复位晶体管，其中第一复位晶体管的第二载流电极与转移晶体管的第二载流电极耦接。 
在一种实施例中，图像传感器还包括具有输入和输出的放大器，该输入与转移晶体管的第二载流电极耦接。 
在一种实施例中，放大器包括被配置为源极跟随器器件的晶体管，源极跟随器器件具有控制电极和第一及第二载流电极，控制电极用作放大器的输入，而第一载流电极用作放大器的输出。 
在一种实施例中，图像传感器还包括具有控制电极和第一及第二载流电极的选择晶体管，第一载流电极与源极跟随器晶体管的第二载流电极耦接。 
在一种实施例中，图像传感器还包括具有控制电极和第一及第二载流电极的第二复位晶体管，其中第二复位晶体管的第一载流电极被耦接用于接收工作电位的第一源，并且第二复位晶体管的第二载流电极与光电二极管的第一端子和转移晶体管的第一载流电极耦接。 
在一种实施例中，光电二极管是钉扎的光电二极管。 
根据本实用新型的另一方面，提供了一种图像传感器，包括：具有第一及第二端子的像素核心；以及与像素核心的第一端子耦接的选通器 件。 
在一种实施例中，图像传感器核心包括4T图像传感器或5T图像传感器之一。 
在一种实施例中，图像传感器包括：具有控制端子和第一及第二端子的第一开关；具有与第一开关的第一端子和选通器件的第一电极耦接的第一端子的光电二极管；具有控制端子和第一及第二端子的第二开关，第二开关的第一端子与第一开关的第二端子耦接；与第二开关的第一端子耦接的存储器元件；具有输入和输出的放大器，该输入与存储器元件耦接；以及具有控制端子和第一及第二端子的第三开关，第三开关的第一端子与放大器的输出耦接。 
在一种实施例中，第一、第二及第三开关每个都是晶体管，并且放大器包括被配置为源极跟随器的晶体管。 
在一种实施例中，选通器件具有控制电极和第一及第二电极。 
在一种实施例中，选通器件的第一及第二电极被耦接在一起并与像素核心耦接。 
在一种实施例中，像素核心包括第一光电探测器，并且图像传感器还包括第二光电探测器，其中选通器件的第一电极与第一光电探测器耦接，并且选通器件的第二电极与第二光电探测器耦接。 
根据本实用新型的另一方面，提供了一种用于在图像传感器内存储电荷的方法，包括：提供电荷接收结构；以及将电荷存储于电荷接收结构内，其中存储于电荷接收结构内的电荷由电荷接收结构响应于光产生的电子而接收。 
在一种实施例中，该方法还包括将存储于光电探测器内的电荷以及存储于电荷接收结构内的电荷转移到存储器元件。 
在一种实施例中，将存储于光电探测器内的电荷以及存储于电荷接收结构内的电荷转移到存储器元件包括将电荷转移到浮置扩散电容。 
在一种实施例中，该方法还包括在将额外的电荷存储于电荷接收结构内之前将存储于电荷接收结构内的电荷排尽。 
在一种实施例中，将存储于电荷接收结构内的电荷排尽包括使光电 探测器完全耗尽。 
在一种实施例中，将电荷存储于电荷接收结构内包括在半导体材料的一部分内生成受控制电极控制的反型层。 
尽管本文已经公开了具体的实施例，但是这并非意指本实用新型限制于所公开的实施例。本领域技术人员应当认识到，在不脱离本实用新型的精神的情况下可能进行修改和变更。这意指，本实用新型包含属于本权利要求书的范围之内的所有此类修改和变更。 

Claims (14)

1.一种图像传感器，其特征在于包括： 
具有控制电极和第一及第二载流电极的转移晶体管； 
具有与所述转移晶体管的所述第一载流电极耦接的第一端子的光电二极管；以及 
具有控制电极和第一及第二电极的选通器件，所述选通器件的所述第一及第二电极被耦接在一起并与所述光电二极管的所述第一端子耦接。 
2.根据权利要求1所述的图像传感器，其特征在于还包括：具有控制电极和第一及第二载流电极的第一复位晶体管，其中所述第一复位晶体管的所述第二载流电极与所述转移晶体管的所述第二载流电极耦接。 
3.根据权利要求2所述的图像传感器，其特征在于还包括：具有输入端和输出端的放大器，所述输入端与所述转移晶体管的所述第二载流电极耦接。 
4.根据权利要求3所述的图像传感器，其特征在于所述放大器包括被配置为源极跟随器器件的晶体管，所述源极跟随器器件具有控制电极和第一及第二载流电极，所述控制电极用作所述放大器的所述输入端，并且所述第一载流电极用作所述放大器的所述输出端。 
5.根据权利要求4所述的图像传感器，其特征在于还包括：具有控制电极和第一及第二载流电极的选择晶体管，所述第一载流电极与所述源极跟随器晶体管的所述第二载流电极耦接。 
6.根据权利要求1所述的图像传感器，其特征在于还包括：具有 控制电极和第一及第二载流电极的第二复位晶体管，其中所述第二复位晶体管的所述第一载流电极被耦接用于接收工作电位的第一源，并且所述第二复位晶体管的所述第二载流电极与所述光电二极管的所述第一端子和所述转移晶体管的所述第一载流电极耦接。 
7.根据权利要求1所述的图像传感器，其特征在于所述光电二极管是钉扎的光电二极管。 
8.一种图像传感器，其特征在于包括： 
具有第一及第二端子的像素核心；以及 
与所述像素核心的所述第一端子耦接的选通器件。 
9.根据权利要求8所述的图像传感器，其特征在于：所述像素核心包括4T像素构造或5T像素构造之一。 
10.根据权利要求8所述的图像传感器，所述图像传感器的特征在于包括： 
具有控制端子和第一及第二端子的第一开关； 
光电二极管，具有第一端子，所述第一端子与所述第一开关的所述第一端子耦接并且与所述选通器件的所述第一电极耦接； 
具有控制端子和第一及第二端子的第二开关，所述第二开关的所述第一端子与所述第一开关的所述第二端子耦接； 
与所述第二开关的所述第一端子耦接的存储器元件； 
具有输入端和输出端的放大器，所述输入端与所述存储器元件耦接；以及 
具有控制端子和第一及第二端子的第三开关，所述第三开关的所述第一端子与所述放大器的所述输出端耦接。 
11.根据权利要求10所述的图像传感器，其特征在于所述第一、 第二及第三开关中的每一个都是晶体管，并且所述放大器包括被配置为源极跟随器的晶体管。 
12.根据权利要求8所述的图像传感器，其特征在于所述选通器件具有控制电极和第一及第二电极。 
13.根据权利要求12所述的图像传感器，其特征在于所述选通器件的所述第一及第二电极被耦接在一起并与所述像素核心耦接。 
14.根据权利要求12所述的图像传感器，其特征在于所述像素核心包括第一光电探测器，并且所述图像传感器还包括第二光电探测器，其中所述选通器件的所述第一电极与所述第一光电探测器耦接，并且所述选通器件的所述第二电极与所述第二光电探测器耦接。 
CN201320696266.5U 2012-11-07 2013-11-06 图像传感器 Expired - Lifetime CN203661181U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/671,184 US8809913B2 (en) 2012-11-07 2012-11-07 Pixel architecture and method
US13/671,184 2012-11-07

Publications (1)

Publication Number Publication Date
CN203661181U true CN203661181U (zh) 2014-06-18

Family

ID=49585274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320696266.5U Expired - Lifetime CN203661181U (zh) 2012-11-07 2013-11-06 图像传感器

Country Status (3)

Country Link
US (1) US8809913B2 (zh)
EP (1) EP2731328A1 (zh)
CN (1) CN203661181U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108124484A (zh) * 2017-12-30 2018-06-05 深圳信炜科技有限公司 感光装置的光感测方法
CN108573986A (zh) * 2017-03-14 2018-09-25 哈尔滨工大华生电子有限公司 一种背照式宽动态范围cmos图像传感器的制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11044429B2 (en) * 2019-07-25 2021-06-22 Omnivision Technologies, Inc. Charge collection gate with central collection photodiode in time of flight pixel
US11089244B2 (en) * 2019-12-09 2021-08-10 BAE Systems Imaging Solutions Inc. Small pixel high dynamic range pixel sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484210A (en) * 1980-09-05 1984-11-20 Nippon Electric Co., Ltd. Solid-state imaging device having a reduced image lag
US6246436B1 (en) * 1997-11-03 2001-06-12 Agilent Technologies, Inc Adjustable gain active pixel sensor
US6118482A (en) * 1997-12-08 2000-09-12 Intel Corporation Method and apparatus for electrical test of CMOS pixel sensor arrays
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
JP2000324406A (ja) * 1999-05-07 2000-11-24 Canon Inc 光電変換装置及びそれを用いた画像読み取りシステム
US6759641B1 (en) * 2000-09-27 2004-07-06 Rockwell Scientific Licensing, Llc Imager with adjustable resolution
US7078746B2 (en) 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US20070236590A1 (en) 2006-03-31 2007-10-11 Cypress Semiconductor Corporation Output auto-zero for CMOS active pixel sensors
US7675561B2 (en) 2006-09-28 2010-03-09 Cypress Semiconductor Corporation Time delayed integration CMOS image sensor with zero desynchronization
US8766157B2 (en) * 2010-09-02 2014-07-01 Sri International High dynamic range CMOS pixel and method of operating same
US8674282B2 (en) * 2011-03-25 2014-03-18 Aptina Imaging Corporation Pumped pinned photodiode pixel array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573986A (zh) * 2017-03-14 2018-09-25 哈尔滨工大华生电子有限公司 一种背照式宽动态范围cmos图像传感器的制作方法
CN108124484A (zh) * 2017-12-30 2018-06-05 深圳信炜科技有限公司 感光装置的光感测方法

Also Published As

Publication number Publication date
EP2731328A1 (en) 2014-05-14
US20140124839A1 (en) 2014-05-08
US8809913B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
JP3932399B2 (ja) パンチスルー電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法
KR101352436B1 (ko) 이미지 센서
CN102881703B (zh) 图像传感器及其制备方法
US7633134B2 (en) Stratified photodiode for high resolution CMOS image sensor implemented with STI technology
US9659987B2 (en) Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
CN1881601B (zh) 具有优化的漂浮扩散的图像传感器及像素
KR100851495B1 (ko) Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀
KR100851494B1 (ko) 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
US11356625B2 (en) Semiconductor structure and operating method for improving charge transfer of image sensor device
US20140252420A1 (en) Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer
TWI399848B (zh) 共享放大器像素之互補式金氧半導體之主動式像素感測器
CN101707202A (zh) 半导体感光器件及其制造方法和应用
CN102044548B (zh) Cmos图像传感器
US9041073B2 (en) Image sensors including channel stop regions surrounding photodiodes and methods of fabricating the same
CN103811510B (zh) 图像传感器的像素单元及其形成方法
CN203661181U (zh) 图像传感器
KR101588459B1 (ko) 이미지 센서 및 그 구동 방법
CN105304665A (zh) 改善像素单元满阱容量的cmos图像传感器
KR100760913B1 (ko) 씨모스 이미지 센서 및 이의 제조 방법
CN100468760C (zh) Cmos影像感测组件
CN101715041B (zh) 半导体感光器件的控制方法
CN110828492B (zh) 像素结构
CN101567337A (zh) Cmos图像传感器及其制造方法
CN215008234U (zh) 像素单元、cmos图像传感器及电子设备
CN103996686A (zh) 能提高信号摆幅的cmos图像传感器像素及其制作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20140618

CX01 Expiry of patent term