CN203243355U - 网络信号耦合及防雷击电路 - Google Patents

Abstract

本实用新型有关一种网络信号耦合及防雷击电路，其设置于电路板上且位于网络连接器与网络芯片之间，处理电路分别具二电路的四个通道，四个通道由网络连接器朝网络芯片依序连设有防雷击模块及耦合模块，防雷击模块设有具一个工作电压接脚、一个接地接脚及四个输出输入接脚的四个防雷击芯片，各防雷击芯片为以四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道为同时电性连接于二个防雷击芯片的二个输出输入接脚，各防雷击芯片的接地接脚为电性连接到第一接地端，便可ＴＶＳ内部电路等效层二极管的设置数量或处理电流上限降低，便可在具有防止雷击损坏元件的效果下，达到降低产品成本的目的。

Description

网络信号耦合及防雷击电路

技术领域

本实用新型是提供一种网络信号耦合及防雷击电路，尤指处理电路于网络连接器朝网络芯片之间依序设有防雷击模块及耦合模块，防雷击模块以防雷击芯片四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道为同时电性连接于二个防雷击芯片，任二通道又共用一防雷击芯片，便可减少芯片设置数量，进而达到降低产品成本的目的。

背景技术

现今电脑科技的快速发展，而桌上型电脑或笔记型电脑已普遍的存在于社会上的各个角落，其电脑发展趋势亦朝运算功能强、速度快及体积小的方向迈进，由于网络通讯技术也正在迅速蓬勃发展中，并将人们生活、学习、工作与休闲带入另一有别以往的崭新境界，使人与人之间即可通过网络通讯相互传输所需即时资讯、广告宣传或往来邮件等，同时通过网络搜寻各种资讯、即时通讯或线上游戏等，让人们与网络之间关系更为热切且密不可分。

但网络的部分为有使用电缆连接及无线传输等二种方式来传输数据，电缆连接技术便需装设有网络连接器，传统网络连接器为具有变压器模块与共模抑制模块，请参阅图6所示，一般厂商的作法是将变压线圈Ｂ与滤波线圈Ｃ装设于电路板Ａ上，且变压线圈Ｂ及滤波线圈Ｃ是于线芯Ｄ上绕设有导线Ｄ1，导线Ｄ1末端的接头为焊接于电路板Ａ的接点，由于线圈需以手工缠绕导致生产效率低下，更无法自动化生产，线圈也容易断裂而让成本提高，且缠绕的紧密、距离、圈数等差异也会影响效果，而导致产品品质良莠不齐。

此外，如上所述的网络电缆，常常会因设置上的考量而裸露于建筑物之外，因此，当网络线遭受雷击而产生异常高电压时，异常高电压将会经由网络线传导至电子装置的网络连接器，甚至由网络连接器传导至主板或周遭电子元件及电子装置，此时便会因为异常高电压而让网络连接器内部电子元件或网络芯片损坏，更严重时异常高电压则会连主板、周遭电子元件或电子装置都一并损坏，而让产品使用寿命缩短，甚至让电脑内储存的数据一并损坏。

因此，厂商便在网络连接器中装设有防雷击模块，请参阅图7所示，其是于四个通道Ｅ的二电路Ｅ1之间串联有有防雷击芯片Ｆ，在网络连接器的安全规范上，需测试不同电路Ｅ1之间的传导（Line to Line），以确认在所有情况下是否都能将异常高电流给泄除，以下为利用40安培（Ａ）电流作为举例说明，当测试Line to Line时，防雷击芯片Ｆ的输出输入接脚需可传输40Ａ，且因为需通过接地线传导至另一电路Ｅ1，其防雷击芯片Ｆ内部的处理电路便只有一半进行运作及处理，所以处理电路需可处理80Ａ，所以在此状况下，设置防雷击芯片Ｆ的成本就会提高。

而若于四个通道Ｅ的二电路Ｅ1之间串联有有二个防雷击芯片Ｆ，则因为分流，所以防雷击芯片Ｆ的输出输入接脚需可传输20Ａ，其防雷击芯片Ｆ内部的处理电路虽然只需处理40Ａ，但是因为四个通道Ｅ总共需装设八个防雷击芯片Ｆ，所以在防雷击芯片Ｆ数量增加的状况下，其设置防雷击芯片Ｆ的成本也就无法降低。

因此，如何解决现有防雷击模块成本高昂的问题与缺失，此即为本发明人与从事此行业者所亟欲改善的目标所在。

故，创作人有鉴于上述的问题与缺失，乃搜集相关数据，经由多方评估及考量，并以从事于此行业累积的多年经验，经由不断试作及修改，始设计出此种网络信号耦合及防雷击电路的实用新型专利诞生。

发明内容

本实用新型的主要目的乃在于提供一种网络信号耦合及防雷击电路，该防雷击芯片为以四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道为同时电性连接于二个防雷击芯片，便可让防雷击芯片内部ＴＶＳ内部电路等效层二极管的设置数量或处理电流上限降低，且防雷击芯片内部电路也都可以降低电流上限，因为任一通道连接有二防雷击芯片，且任二通道共用一防雷击芯片，所以四个通道仅需装设四个防雷击芯片，即可让芯片设置数量减半，且四个防雷击芯片中又仅有二个防雷击芯片处于闲置状态，便可在具有防止雷击损坏元件的效果下，达到降低产品成本的目的。

本实用新型的次要目的乃在于提供一种网络信号耦合及防雷击电路，该处理电路是以第一连接端的一个或一个以上的通道连设有防雷击模块及耦合模块再连接到第二连接端，利用防雷击模块的防雷击芯片将雷击产生的异常高电压以第一接地端传输接地进行排除，再利用耦合模块隔离电气并耦合信号，让耦合电路使用于高网络频率下仍具有良好的网络信号耦合效果，进而达到提升信号耦合、传输效果并防止所装设元件或装置损坏以提升使用寿命的目的。

本实用新型的另一目的乃在于提供一种网络信号耦合及防雷击电路，该第一连接端一个或一个以上的通道连设有防雷击模块、耦合模块及防电磁干扰模再连接到第二连接端组，利用防电磁干扰模块的电感及第二电容吸收低频及高频信号的谐波，使信号传输到网络芯片后不会对周遭元件产生电磁干扰，进而达到提升使用稳定性的目的。

为了达到上述目的，本实用新型通过一种网络信号耦合及防雷击电路，其其包括设置于具网络芯片的电路板上，且再与网络连接器电性连接以对信号进行处理的处理电路，其中：

该处理电路设有分别具二电路的四个通道，四个通道二端分别具有连接网络连接器的第一连接端、连接网络芯片的第二连接端，且第一连接端连接的四个通道分别连设有防雷击模块及耦合模块再连接到第二连接端，防雷击模块设有具一个工作电压接脚、一个接地接脚及四个输出输入接脚的四个防雷击芯片，各防雷击芯片是以四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道同时电性连接于二个防雷击芯片的二个输出输入接脚，各防雷击芯片的接地接脚电性连接到第一接地端。

其中，该耦合模块以各通道的二电路分别连设有第一电容。

其中，该防雷击模块的各防雷击芯片在工作电压接脚及接地接脚之间电性连接有基纳二极管，再以基纳二极管并联有四组的二个瞬态电压抑制器内部电路等效层二极管，且每组的二个ＴＶＳ内部电路等效层二极管为呈串联状，再于各组二个ＴＶＳ内部电路等效层二极管之间电性连接至各输出输入接脚。

其中，该四通道的各电路分别连接ＭＤ0＋与ＭＸ0＋、ＭＤ0－与ＭＸ0－、ＭＤ1＋与ＭＸ1＋、ＭＤ1－与ＭＸ1－、ＭＤ2＋与ＭＸ2＋、ＭＤ2－与ＭＸ2－、ＭＤ3＋与ＭＸ3＋、ＭＤ3－与ＭＸ3－。

其中，该处理电路第一连接端连接的一个或一个以上的通道分别连设有防雷击模块、耦合模块及防电磁干扰模块再连接到第二连接端，其防电磁干扰模块则以一个或一个以上的通道的二电路分别连设有电感，电感邻近耦合模块一端的二电路之间串联有二第二电容，再于二第二电容之间电性连接于第二接地端。

为了达到上述目的，本实用新型还提供一种网络信号耦合及防雷击电路，其包括设置于网络连接器内部电路板上，且再与网络芯片电性连接以对信号进行耦合的处理电路，其中：

该处理电路设有分别具二电路的四个通道，四个通道二端分别具有连接网络连接器的第一连接端、连接网络芯片的第二连接端，且第一连接端连接的四个通道分别连设有防雷击模块及耦合模块再连接到第二连接端，防雷击模块设有具一个工作电压接脚、一个接地接脚及四个输出输入接脚的四个防雷击芯片，各防雷击芯片为以四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道同时电性连接于二个防雷击芯片的二个输出输入接脚，且各防雷击芯片的接地接脚为电性连接到第一接地端。

其中，该耦合模块以各通道的二电路分别连设有第一电容。

其中，该防雷击模块的各防雷击芯片为于工作电压接脚及接地接脚之间电性连接有基纳二极管，再以基纳二极管并联有四组的二个瞬态电压抑制器内部电路等效层二极管，且每组的二个ＴＶＳ内部电路等效层二极管为呈串联状，再于各组二个ＴＶＳ内部电路等效层二极管之间电性连接至各输出输入接脚。

其中，该四通道的各电路分别连接ＭＤ0＋与ＭＸ0＋、ＭＤ0－与ＭＸ0－、ＭＤ1＋与ＭＸ1＋、ＭＤ1－与ＭＸ1－、ＭＤ2＋与ＭＸ2＋、ＭＤ2－与ＭＸ2－、ＭＤ3＋与ＭＸ3＋、ＭＤ3－与ＭＸ3－。

其中，该处理电路第一连接端连接的一个或一个以上的通道分别连设有防雷击模块、耦合模块及防电磁干扰模块再连接到第二连接端，其防电磁干扰模块则以一个或一个以上的通道的二电路分别连设有电感，电感邻近耦合模块一端的二电路之间串联有二第二电容，再于二第二电容之间电性连接于第二接地端。

本实用新型因为任一通道连接有二防雷击芯片，且任二通道共用一防雷击芯片，所以仅需装设四个防雷击芯片来让设置数量减半，又可减少处于闲置状态下的防雷击芯片数量，便可在具有防止雷击损坏元件的效果下，达到降低产品成本的目的。

附图说明

图1为本实用新型较佳实施例的方块图。

图2为本实用新型较佳实施例处理电路的电路图。

图3为本实用新型较佳实施例防雷击模块的电路图。

图4为本实用新型另一实施例的方块图。

图5为本实用新型另一实施例处理电路的电路图。

图6为现有的立体外观图。

图7为现有的电路图。

附图标记说明：1、处理电路；10、第一连接端；11、第二连接端；12、通道；121、电路；13、耦合模块；131、第一电容；14、防雷击模块；141、防雷击芯片；1411、工作电压接脚；1412、接地接脚；1413、输出输入接脚；1414、基纳二极管；1415、瞬态电压抑制器内部电路等效层二极管；142、第一接地端；15、防电磁干扰模块；151、电感；152、第二电容；153、第二接地端；2、网络连接器；3、网络芯片；4、电路板；Ａ、电路板；Ｂ、变压线圈；Ｃ、滤波线圈；Ｄ、线芯；Ｄ1、导线；Ｅ、通道；Ｅ1、电路；Ｆ、防雷击芯片。

具体实施方式

为达成上述目的及功效，本实用新型所采用的技术手段及其构造，兹绘图就本实用新型的较佳实施例详加说明其特征与功能如下，以便完全了解。

请参阅图1至图3所示，由图中所示可清楚看出在本实用新型较佳实施例中，该处理电路1设置于电路板4上，且二端分别设有电性导通于网络连接器2的第一连接端10及电性导通于网络芯片3的第二连接端11，其处理电路1设有分别具二电路121的四个通道12，第一连接端10连接的四个通道12为依序连设有防雷击模块14及耦合模块13再连接到第二连接端11，耦合模块13以各通道12的二电路121分别连设有第一电容131，防雷击模块14则设有具一个工作电压接脚1411、一个接地接脚1412及四个输出输入接脚1413的四个防雷击芯片141，各防雷击芯片141以四个输出输入接脚1413分别电性连接于二个不同通道12的二电路121，且各通道12为同时电性连接于二个防雷击芯片141的二个输出输入接脚1413（较佳连接方式为三个防雷击芯片141都连接到相邻的二个通道12的二电路121，另一个防雷击芯片141连接至第一个及第四个通道12的二电路121，由此让电路简化），且各防雷击芯片141的接地接脚1412为电性连接到第一接地端142。

该处理电路1是以第一连接端10电性连接于网络连接器2的各端子，且处理电路1是以第二连接端11电性连接于网络芯片3的多个接脚，其四个通道12的各电路121分别连接ＭＤ0＋与ＭＸ0＋、ＭＤ0－与ＭＸ0－、ＭＤ1＋与ＭＸ1＋、ＭＤ1－与ＭＸ1－、ＭＤ2＋与ＭＸ2＋、ＭＤ2－与ＭＸ2－、ＭＤ3＋与ＭＸ3＋、ＭＤ3－与ＭＸ3－，其位置可视实际设计需求变换，非因此即局限本发明的专利范围。

该防雷击芯片141在工作电压接脚1411及接地接脚1412之间电性连接有基纳二极管1414（Ｚｅｎｅｒ ｄｉｏｄｅ），再以基纳二极管1414并联有四组的二个瞬态电压抑制器内部电路等效层二极管1415（ＴｒａｎｓｉｅｎｔＶｏｌｔａｇｅ Ｓｕｐｐｒｅｓｓｅｒ内部电路等效层二极管；ＴＶＳ内部电路等效层二极管），且每组的二个ＴＶＳ内部电路等效层二极管1415呈串联状，再于各组二个ＴＶＳ内部电路等效层二极管1415之间电性连接至各输出输入接脚1413。

一般防雷击芯片以装设在每一通道12的方式便可处理雷击的异常高电压，但因为一般防雷击芯片的价格高昂，所以此电路设计的产品无法降低成本，若是通过本发明防雷击芯片141的电路设计，且让工作电压接脚1411、接地接脚1412及输出输入接脚1413降低异常高电流传输的上限值，再利用各通道12电性连接于二个防雷击芯片141，由此便可降低产品成本，但由于Line to Line跨通道12的状况下异常高电流是走接地端再传导至另一通道12，以下为利用40安培（Ａ）电流作为举例说明，若是用各通道12电性连接防雷击芯片141方式，如二输出输入接脚1413都接收到20安培上限值的异常高电流时，则因为接地接脚1412仅能输出20安培的电流，所以将会有20安培的异常高电流无法被防雷击芯片141处理掉，便会影响到周遭元件。

所以发明人通过各防雷击芯片141为以四个输出输入接脚1413分别电性连接于二个不同通道12的二电路121，且各通道12为同时电性连接于二个防雷击芯片141的电路设计，让Line to Line测试中单一通道12的电路121（如ＭＸ0＋）遭受雷击产生40安培的异常高电流时，其40安培的异常高电流将分流至二个防雷击芯片141的输出输入接脚1413，让二个防雷击芯片141的输出输入接脚1413分别流入20安培的电流，再经由接地接脚1412及接地线路传导至另一通道12所电性连接的防雷击芯片141，再流入到另一通道12的电路121（如ＭＸ0＋），此时因为所流经的各接地接脚1412及各输出输入接脚1413都只供20安培电流流过，如此一来防雷击芯片141便不会受到电流上限值的限制，便可将内部ＴＶＳ内部电路等效层二极管1415的设置数量或处理电流上限降低，且内部电路也都可以降低电流上限，由于任一通道12连接有二防雷击芯片141，且任二通道12共用一防雷击芯片141，所以在四个通道12仅需装设四个防雷击芯片141的状况下，让芯片设置数量减半，由此达到降低产品成本的目的。

此外，因为任一通道12连接有二防雷击芯片141，且任二通道12共用一防雷击芯片141，所以在Line to Line测试中任一电路121所产生的异常高电流都会分流到二个防雷击芯片141，在此状况下，四个通道12所装设的四个防雷击芯片141中只有二个防雷击芯片141处于闲置状况，且处理异常高电流的防雷击芯片141内仅有部分的ＴＶＳ内部电路等效层二极管1415在运作，其余的ＴＶＳ内部电路等效层二极管1415便处于闲置状态，如此一来便可减少处于闲置状态下的防雷击芯片141数量，进而达到提升芯片使用率的目的。

请参阅图1至图3所示，由图中所示可清楚看出在本实用新型另一实施例中，防雷击模块14各防雷击芯片141另端亦可相连接后再连接至第一接地端142；上述耦合模块13为以一电路121上连设的第一电容131其阻抗（Ｚ）称为容抗，其单位为欧姆（Ω），容抗的公式为：

Ｚ＝1／（2π*ｆ*Ｃ）

上述公式中ｆ为频率，单位为赫兹（Ｈｚ）；Ｃ为电容的容值，单位为法拉（Ｆ），由于是利用电容的特性来隔离电气并耦合信号，由上述公式可以得知，容抗与工作频率及电容容值成反比，所以在使用相同容值的第一电容131且信号频率增大的状况下，其容抗会随的减小，则信号的衰减也会变小，便可具有良好的网络连线且信号传输速度也会变快，由于利用了电容在频率越高的状态下其强度也会随的增大的特性，在现今网络频率（频宽）越来越高的情况（大于1Ｇｂｐｓ），让电容利用隔离电脑的直流电形成电场感应来做信号耦合，且电容的特性也会让高频网络信号的耦合效果随的提高。

再者，请参阅图1至图4所示，由图中所示可清楚看出该处理电路1设置的电路板4，可直接设置有网络芯片3，再与网络连接器2的多个端子电性连接；且处理电路1设置的电路板4亦可设置于网络连接器2内部，再将网络连接器2电性连接于外部电路板，并与外部电路板上设置的网络芯片3形成电性连接，其仅具对网络连接器2与网络芯片3之间所传输的信号进行耦合及滤波的功能即可，然而有关网络连接器2及网络芯片3的配置为现有的技术，且该细部构成非本案发明要点，兹不再赘述。

请参阅图1至图5所示，由图中所示可清楚看出，该第一连接端10连接的一个或一个以上通道12为依序连设有防雷击模块14、耦合模块13及防电磁干扰模块15再连接到第二连接端11，其防电磁干扰模块15以一个或一个以上的通道12的二电路121分别连设有电感151，电感151邻近耦合模块13一端的二电路121之间串联有二第二电容152（亦可将二第二电容152设置在电感151远离耦合模块13一端），再于二第二电容152之间电性连接于第二接地端153，因为经由耦合模块13处理后的信号几乎不会有衰减，所以几乎因此原信号往网络芯片3一端传输，所以信号在低频及高频处会产生具较大强度的谐波，若信号未衰减则又会在传输到主板上的网络芯片时，因为信号产生谐波而形成辐射并产生电磁场干扰现象，让网络芯片周围的各电子元件或装置受到干扰而无法正常运作或让性能降低，由于防电磁干扰模块15的电感151会吸收高频部份的谐波，而并联第二电容152则会吸收低频部份的谐波，再让低频部份的谐波以分流至第二接地端153，所以经过防电磁干扰模块15处理后的信号，便不会有高频或低频谐波产生，所以信号传输到网络芯片3后，便不会对周遭元件产生电磁干扰，进而达到提升使用稳定性的目的。

上述本实用新型的网络信号耦合及防雷击电路于实际使用时，为可具有下列各项优点，如：

（一）各防雷击芯片141是以四个输出输入接脚1413分别电性连接于二个不同通道12的二电路121，且各通道12为同时电性连接于二个防雷击芯片141，利用防雷击模块14的防雷击芯片141将雷击产生的异常高电压，以防雷击芯片141另侧的第一接地端142传输接地进行排除，防雷击芯片141内部ＴＶＳ内部电路等效层二极管1415的设置数量或处理电流上限降低，且内部电路也都可以降低电流上限，由于任一通道12连接有二防雷击芯片141，且任二通道12共用一防雷击芯片141，所以四个通道12仅需装设四个防雷击芯片141，便可让芯片设置数量减半，且四个防雷击芯片141中仅有二个防雷击芯片141处于闲置状态，便可在具有防止雷击损坏元件的效果下，达到降低产品成本的目的。

（二）该处理电路1是以第一连接端10连接的一个或一个以上的通道12连设有防雷击模块14及耦合模块13再连接到第二连接端11，再利用耦合模块13来隔离电气并耦合信号，让耦合电路使用于高网络频率下仍具有良好的网络信号耦合效果，进而提升信号耦合及传输效果。

（三）该第一连接端10连接的一个或一个以上的通道12连设有防雷击模块14、耦合模块13及防电磁干扰模块15再连接到第二连接端11，利用防电磁干扰模块15的电感151及第二电容152来对信号于低频及高频部份的谐波进行吸收，让耦合模块13处理后几乎不会有衰减的信号所产生的谐波，被防电磁干扰模块15吸收或排除，则信号传输到网络芯片3后不会对周遭元件产生电磁干扰，进而达到提升使用稳定性的目的。

故，本实用新型主要针对网络信号耦合及防雷击电路，而可于处理电路1二端分别设有电性导通于网络连接器2的第一连接端10及电性导通于网络芯片3的第二连接端11，处理电路1设有分别具二电路121的四个通道12，第一连接端10连接的四个通道12连设有防雷击模块14及耦合模块13再连接到第二连接端11，防雷击模块14设有具一个工作电压接脚1411、一个接地接脚1412及四个输出输入接脚1413的四个防雷击芯片141，各防雷击芯片141为以四个输出输入接脚1413分别电性连接于二个不同通道12的二电路121，且各通道12为同时电性连接于二个防雷击芯片141的二个输出输入接脚1413，且各防雷击芯片141的接地接脚1412为电性连接到第一接地端142，防雷击芯片141内部ＴＶＳ内部电路等效层二极管1415的设置数量或处理电流上限降低，且内部电路也都可以降低电流上限，由于任一通道12连接有二防雷击芯片141，且任二通道12共用一防雷击芯片141，所以仅需装设四个防雷击芯片141，便会让芯片设置数量减半，即可在具有防止雷击损坏元件的效果下，达到降低产品成本的目的为主要保护重点，但是，以上所述仅为本实用新型的较佳实施例而已，非因此即局限本实用新型的专利范围，故举凡运用本实用新型说明书及图式内容所为的简易修饰及等效结构变化，均应同理包含于本实用新型的专利范围内，合予陈明。

综上所述，本实用新型上述网络信号耦合及防雷击电路于使用时，为确实能达到其功效及目的，故本实用新型诚为一实用性优异的实用新型，为符合新型专利的申请要件，依法提出申请。

Claims (10)

1.一种网络信号耦合及防雷击电路，其特征在于，其包括设置于具网络芯片的电路板上，且再与网络连接器电性连接以对信号进行处理的处理电路，其中：

该处理电路设有分别具二电路的四个通道，四个通道二端分别具有连接网络连接器的第一连接端、连接网络芯片的第二连接端，且第一连接端连接的四个通道分别连设有防雷击模块及耦合模块再连接到第二连接端，防雷击模块设有具一个工作电压接脚、一个接地接脚及四个输出输入接脚的四个防雷击芯片，各防雷击芯片是以四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道同时电性连接于二个防雷击芯片的二个输出输入接脚，各防雷击芯片的接地接脚电性连接到第一接地端。

2.根据权利要求1所述的网络信号耦合及防雷击电路，其特征在于，该耦合模块以各通道的二电路分别连设有第一电容。

3.根据权利要求1所述的网络信号耦合及防雷击电路，其特征在于，该防雷击模块的各防雷击芯片在工作电压接脚及接地接脚之间电性连接有基纳二极管，再以基纳二极管并联有四组的二个瞬态电压抑制器内部电路等效层二极管，且每组的二个ＴＶＳ内部电路等效层二极管为呈串联状，再于各组二个ＴＶＳ内部电路等效层二极管之间电性连接至各输出输入接脚。

4.根据权利要求1所述的网络信号耦合及防雷击电路，其特征在于，该四通道的各电路分别连接ＭＤ0＋与ＭＸ0＋、ＭＤ0－与ＭＸ0－、ＭＤ1＋与ＭＸ1＋、ＭＤ1－与ＭＸ1－、ＭＤ2＋与ＭＸ2＋、ＭＤ2－与ＭＸ2－、ＭＤ3＋与ＭＸ3＋、ＭＤ3－与ＭＸ3－。

5.根据权利要求1所述的网络信号耦合及防雷击电路，其特征在于，该处理电路第一连接端连接的一个或一个以上的通道分别连设有防雷击模块、耦合模块及防电磁干扰模块再连接到第二连接端，其防电磁干扰模块则以一个或一个以上的通道的二电路分别连设有电感，电感邻近耦合模块一端的二电路之间串联有二第二电容，再于二第二电容之间电性连接于第二接地端。

6.一种网络信号耦合及防雷击电路，其特征在于，其包括设置于网络连接器内部电路板上，且再与网络芯片电性连接以对信号进行耦合的处理电路，其中：

该处理电路设有分别具二电路的四个通道，四个通道二端分别具有连接网络连接器的第一连接端、连接网络芯片的第二连接端，且第一连接端连接的四个通道分别连设有防雷击模块及耦合模块再连接到第二连接端，防雷击模块设有具一个工作电压接脚、一个接地接脚及四个输出输入接脚的四个防雷击芯片，各防雷击芯片为以四个输出输入接脚分别电性连接于二个不同通道的二电路，且各通道同时电性连接于二个防雷击芯片的二个输出输入接脚，且各防雷击芯片的接地接脚为电性连接到第一接地端。

7.根据权利要求6所述的网络信号耦合及防雷击电路，其特征在于，该耦合模块以各通道的二电路分别连设有第一电容。

8.根据权利要求6所述的网络信号耦合及防雷击电路，其特征在于，该防雷击模块的各防雷击芯片为于工作电压接脚及接地接脚之间电性连接有基纳二极管，再以基纳二极管并联有四组的二个瞬态电压抑制器内部电路等效层二极管，且每组的二个ＴＶＳ内部电路等效层二极管为呈串联状，再于各组二个ＴＶＳ内部电路等效层二极管之间电性连接至各输出输入接脚。

9.根据权利要求6所述的网络信号耦合及防雷击电路，其特征在于，该四通道的各电路分别连接ＭＤ0＋与ＭＸ0＋、ＭＤ0－与ＭＸ0－、ＭＤ1＋与ＭＸ1＋、ＭＤ1－与ＭＸ1－、ＭＤ2＋与ＭＸ2＋、ＭＤ2－与ＭＸ2－、ＭＤ3＋与ＭＸ3＋、ＭＤ3－与ＭＸ3－。

10.根据权利要求6所述的网络信号耦合及防雷击电路，其特征在于，该处理电路第一连接端连接的一个或一个以上的通道分别连设有防雷击模块、耦合模块及防电磁干扰模块再连接到第二连接端，其防电磁干扰模块则以一个或一个以上的通道的二电路分别连设有电感，电感邻近耦合模块一端的二电路之间串联有二第二电容，再于二第二电容之间电性连接于第二接地端。

Images