CN202694451U - 多光源高速纸币图像采集处理电路 - Google Patents

Abstract

多光源高速纸币图像采集处理电路。现有的验钞机，分别纸币的准确率存在有误差，并且没有闪灯提示，现有验钞机，存在图像采集处理速度低，币种单一，分辨率低等问题，对金融机构大量纸币清分造成一定的困难。一种多光源高速纸币图像采集处理电路其组成包括 : 壳体（ 1 ），所述的壳体内装有图像采集处理识别系统电路板（ 2 ），所述的图像采集处理识别系统电路板连接接触式图像传感器 (3) ，所述的接触式图像传感器下方具有纸币入口（ 4 ），所述的纸币入口连接纸币通道 (5) ，所述的纸币通道连接纸币出口 (6) ，所述的传感器连接灯光识别光源（ 7 ）本实用新型用于纸币的面值、面向、新旧程度、序列号高速识别及真伪辨别。

Description

多光源高速纸币图像采集处理电路

技术领域：

本实用新型涉及一种多光源高速纸币图像采集处理电路。

背景技术：

现有的验钞机，分别纸币的准确率存在有误差，并且没有闪灯提示，现有验钞机，存在图像采集处理速度低，币种单一，分辨率低等问题，对金融机构大量纸币清分造成一定的困难。

发明内容：

本实用新型的目的是提供一种能够完成高速纸币处理任务的金融机具，能够采集和处理纸币图像的电路来完成纸币图像采集和处理的纸币清分机。

上述的目的通过以下的技术方案实现：

一种多光源高速纸币图像采集处理电路，其组成包括:壳体，所述的壳体内装有图像采集处理识别系统电路板，所述的图像采集处理识别系统电路板连接接触式图像传感器，所述的接触式图像传感器下方具有纸币入口，所述的纸币入口连接纸币通道，所述的纸币通道连接纸币出口，所述的传感器连接灯光识别光源。

所述的多光源高速纸币图像采集处理电路，所述的图像采集处理识别系统电路板包括AD转换器和接触式图像传感器驱动器，所述的AD转换器连接现场可编程逻辑阵列，所述的现场可编程逻辑阵列连接地址总线、数据总线和控制总线，所述的现场可编程逻辑阵列连接阶段数据交换器，所述的地址总线、所述的数据总线、所述的控制总线连接存储器和数字信号处理器，所述的数字信号处理器连接串行接口和向上位机输出数据接口，所述的接触式图像传感器驱动器连接所述的传感器。

所述的多光源高速纸币图像采集处理电路，所述的现场可编程逻辑阵列包括图像采集模块控制器，所述的图像采集模块控制器连接图像预处理器数据通道、图像数据存储器和时钟管理器，所述的图像预处理器数据通道连接总线及端口控制器，所述的端口控制器连接所述的数据总线，所述的图像数据存储器连接图像预处理参数存储器，所述的图像预处理参数存储器连接所述的地址总线，所述的时钟管理器连接复位管理器，所述的复位管理器连接所述的控制总线。

所述的多光源高速纸币图像采集处理电路，所述的灯光识别光源包括红光光源、绿光光源和红外光光源。

有益效果：

1.本实用新型能够完成纸币图像的采集，能够识别纸币面额的朝向、新旧、破损和序列号以及纸币的真伪。

2.本实用新型吞吐率高、鉴别速度快，本产品是由三个光源组成的多光谱图像传感器组成，这三个光源分别是红光、绿光和红外光，能够完成图像数据采集的任务。

3.本实用新型对电路板，数字区，功率区进行合理的布局，选用功率低，稳定性好的器件，布线时要求高频线要圆滑，没有尖锐的倒角，拐弯处没有直角，上下板层之间的走线应尽可能垂直。

4.本实用新型把相互有关的器件、DSP单片机和FPGA布置的紧凑，晶振。

5.本实用新型的数字地与模拟地分开，地线加宽；电源输入端放去耦电容，在所有的芯片电源引脚放置去耦电容；电路板设置GND层。

附图说明：

附图1是本产品的结构示意图。

附图2是附图1中图像采集处理识别系统电路板的结构示意图。

附图3是附图2中采用AD9822作为AD转换芯片的AD转换电路图。

附图4是附图1中CIS光源控制电路图。

附图5是附图2中FPGA程序加载电路图。

附图6是附图2中FPGA的总线接口图。

附图7是附图2中DSP固态存储器图。

附图8是附图1的系统电源电路图。

附图9是附图2中的RS232串行通信接口电路（MAX232）图。

附图10是附图1的图像采集与处理工作流程图。

附图11是附图8的可编程逻辑阵列的电路图。

附图12是附图8的数字信号处理器的电路图。

具体实施方式：

实施例1：

一种多光源高速纸币图像采集处理电路，其组成包括:壳体1，所述的壳体内装有图像采集处理识别系统电路板2，所述的图像采集处理识别系统电路板连接接触式图像传感器3，所述的接触式图像传感器下方具有纸币入口4，所述的纸币入口连接纸币通道5，所述的纸币通道连接纸币出口6，所述的传感器连接灯光识别光源7。所述的灯光识别光源包括红光光源、绿光光源和红外光光源。

实施例2：

实施例1所述的多光源高速纸币图像采集处理电路，所述的图像采集处理识别系统电路板包括AD转换器8和接触式图像传感器驱动器9，所述的AD转换器连接现场可编程逻辑阵列10，所述的现场可编程逻辑阵列连接地址总线11、数据总线12和控制总线13，所述的现场可编程逻辑阵列连接阶段数据交换器14，所述的地址总线、所述的数据总线、所述的控制总线连接存储器15和数字信号处理器16，所述的数字信号处理器连接串行接口17和向上位机输出数据接口18，所述的接触式图像传感器驱动器连接所述的传感器。

实施例3：

实施例2所述的多光源高速纸币图像采集处理电路，所述的现场可编程逻辑阵列包括图像采集模块控制器19，所述的图像采集模块控制器连接图像预处理器数据通道20、图像数据存储器21和时钟管理器22，所述的图像预处理器数据通道连接总线及端口控制器23，所述的端口控制器连接所述的数据总线，所述的图像数据存储器连接图像预处理参数存储器24，所述的图像预处理参数存储器连接所述的地址总线，所述的时钟管理器连接复位管理器25，所述的复位管理器连接所述的控制总线。

实施例4：

实施例1或2或3所述的多光源高速纸币图像采集处理电路纸币图像采集和处理硬件电路设计目标；采集和处理速度为8张/秒，峰值速度10张/秒；纸币宽度为100~180毫米；纸币高度为60~90毫米；纸币倾斜角度最大值为15度；电源电压和电流为+5V，电流小于1.5A，+12V, 电流小于5A；电路板平均无故障时间为4500小时；工作温度为0~50摄氏度；工作湿度为0~90%RH；裸露金属部分静电放电为3000V，15pF；机械振动为非工作时，振动频率10~55~10Hz，振幅2mm，X、Y、Z三方向各1小时。

纸币图像采集采用CIS+FPGA+DSP方式实现。该电路的整体结构如附图1所示，图中走钞方向从左到右。

S10为发光二极管、S11为光电管，作为子系统前置传感器用来检测钞票到达。

CIS：CIS为接触式图像传感器，是由三个光源组成的多光谱图像传感器，这三个光源分别是红光、绿光和红外光，完成图像数据采集任务。

FPGA：为现场可编程逻辑阵列，完成图像数据采集控制、图像数据存储组织和部分图像预处理操作和图像预处理计算任务；

DSP：为数字信号处理器，完成图像处理、面额、朝向和号码识别算法的实现；

串行和CAN总线接口；

其他辅助电路，包括复位管理、电源管理等部分。

工作流程：

因为该电路对同一张钞票采集红光反射、绿光反射和红外反射三个图像，所以传感器输出信号分时输入到模数转换器中，经转换后都保存到FPGA的片内存储器中。待传感器采集完一行图像数据后，FPGA向DSP发出图像行中断请求（外部中断），DSP响应图像中断请求后以DMA方式从FPGA中读取图像行数据，并对此行数据进行处理。在DSP片内存储器中形成若干行图像后，DSP开始对图像进行预处理。在FPGA获取传感器信号的同时也进行了部分的预处理运算。待DSP得到整幅图像后，进行处理实现纸币清分的相关功能。然后将识别结果通过串口向上位机发出，同时准备采集和处理下一张钞票。

Claims (4)

1.一种多光源高速纸币图像采集处理电路，其组成包括:壳体，其特征是: 所述的壳体内装有图像采集处理识别系统电路板，所述的图像采集处理识别系统电路板连接接触式图像传感器，所述的接触式图像传感器下方具有纸币入口，所述的纸币入口连接纸币通道，所述的纸币通道连接纸币出口，所述的传感器连接灯光识别光源。

2.根据权利要求1所述的多光源高速纸币图像采集处理电路，其特征是: 所述的图像采集处理识别系统电路板包括AD转换器和接触式图像传感器驱动器，所述的AD转换器连接现场可编程逻辑阵列，所述的现场可编程逻辑阵列连接地址总线、数据总线和控制总线，所述的现场可编程逻辑阵列连接阶段数据交换器，所述的地址总线、所述的数据总线、所述的控制总线连接存储器和数字信号处理器，所述的数字信号处理器连接串行接口和向上位机输出数据接口，所述的接触式图像传感器驱动器连接所述的传感器。

3.根据权利要求2所述的多光源高速纸币图像采集处理电路，其特征是: 所述的现场可编程逻辑阵列包括图像采集模块控制器，所述的图像采集模块控制器连接图像预处理器数据通道、图像数据存储器和时钟管理器，所述的图像预处理器数据通道连接总线及端口控制器，所述的端口控制器连接所述的数据总线，所述的图像数据存储器连接图像预处理参数存储器，所述的图像预处理参数存储器连接所述的地址总线，所述的时钟管理器连接复位管理器，所述的复位管理器连接所述的控制总线。

4.根据权利要求1或 2或 3所述的多光源高速纸币图像采集处理电路，其特征是:所述的灯光识别光源包括红光光源、绿光光源和红外光光源。

Images