[go: up one dir, main page]

CN202127385U - 通用硬件平台系统的晶振电路 - Google Patents

通用硬件平台系统的晶振电路 Download PDF

Info

Publication number
CN202127385U
CN202127385U CN2011202520708U CN201120252070U CN202127385U CN 202127385 U CN202127385 U CN 202127385U CN 2011202520708 U CN2011202520708 U CN 2011202520708U CN 201120252070 U CN201120252070 U CN 201120252070U CN 202127385 U CN202127385 U CN 202127385U
Authority
CN
China
Prior art keywords
circuit
hardware platform
crystal oscillation
platform system
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011202520708U
Other languages
English (en)
Inventor
周勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING AEROSPACE FUDAO HIGH-TECH CO LTD
Original Assignee
BEIJING AEROSPACE FUDAO HIGH-TECH CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING AEROSPACE FUDAO HIGH-TECH CO LTD filed Critical BEIJING AEROSPACE FUDAO HIGH-TECH CO LTD
Priority to CN2011202520708U priority Critical patent/CN202127385U/zh
Application granted granted Critical
Publication of CN202127385U publication Critical patent/CN202127385U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本实用新型提供一种通用硬件平台系统的晶振电路,被与其连接的驱动电路驱动,其特征在于:包括一个输入端子、一个输出端子、晶振元件、两个负载电容和接地端,其中,上述晶振元件的两端分别连接到上述输入端子和上述输出端子上,上述晶振元件的两端各与一个上述负载电容的一端连接,两个上述负载电容的另一端接地。本电路结构简单,在电路的晶振元件的两端并联了两个电容,作用是使晶振回路的等效阻抗变小,来降低晶振的起振条件,从而有效地提高了电路的可靠性。

Description

通用硬件平台系统的晶振电路
技术领域
本实用新型涉及一种通用硬件平台的晶振电路,特别涉及在各种电子控制中应用的通用硬件平台系统的晶振电路。
背景技术
目前,晶振电路是硬件平台系统的重要组成部分,硬件平台系统是将一系列的微处理器、存储器按照一个要求设计出的电路控制电路系统。而通用硬件平台系统就是基于传统的硬件平台来实现共通的功能。也就是说设计一个通用硬件平台系统用于为多种装置提供控制电路,而不用针对每个装置都要重新设计。
晶振电路一般是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作,以提供稳定、精确的单频振荡。在通常工作条件下,普通的晶振频率绝对精度可达百万分之五十,而高级的精度更高。晶振在数字电路中的基本作用是提供一个时序控制的标准时刻,同时数字电路的工作是根据电路设计,在某个时刻专门完成特定的任务。
因此,晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振,便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振,而通过电子调整频率的方法保持同步。晶振通常与锁相环电路配合使用,以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号,可以用与同一个晶振相连的不同锁相环来提供。电路中,为了得到交流信号,可以用RC、LC谐振电路取得,但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中,必须使用石英晶体振荡电路,广泛应用在通讯、时钟、手表、计算机等需要高稳定信号的场合。
然而、受到现有驱动电路驱动能力的限制,使得现有晶振电路起振及稳定振荡的可靠性均较低。这种晶振电路用在通用的硬件平台上会造成平台的工作能力降低,适应性和可靠性降低。
发明内容
本实用新型就是鉴于上述问题而完成的,其目的是在于提供一种通用硬件平台系统的晶振电路,其是一种结构简单、可靠性高的晶振电路,适用于通用硬件平台系统中,以提高该平台系统的环境适应能力。
本实用新型涉及的一种通用硬件平台系统的晶振电路,被与其连接的驱动电路驱动,其特征在于:包括一个输入端子、一个输出端子、晶振元件、两个负载电容和接地端,其中,上述晶振元件的两端分别连接到上述输入端子和上述输出端子上,上述晶振元件的两端各与一个上述负载电容的一端连接,两个上述负载电容的另一端接地。
本电路结构简单,在电路的晶振元件的两端并联了两个电容,作用是使晶振回路的等效阻抗变小,来降低晶振的起振条件,从而有效地提高了电路的可靠性。
相对于传统的通用硬件平台系统的晶振电路来说,本实用新型的通用硬件平台系统的晶振电路在驱动电路的驱动能力一定的情况下,增大了最大晶振负载与所驱动阻抗之间的余量,使得使用本晶振电路的通用硬件平台系统与传统的通用硬件平台系统相比振荡更加稳定,实用性更强,并可充分保证该通用硬件平台系统在很多恶劣的环境下也能够稳定地振荡,从而能够确保整个通用硬件平台系统的工作更加稳定和完整。
附图说明
图1为表示本实用新型的通用硬件平台系统的晶振电路的电路图。
图2为表示本实用新型所适用的通用硬件平台系统的整体方框图。
附图标记说明:
X1-输入端子;X2-输出端子;Y1-晶振元件;C3-负载电容;C5-负载电容;1-供电模块;2-键盘输入显示单元;3-键盘输入显示单元;4-LPC处理器下载模块;5-补充功能模块;6-晶振电路和复位电路;7-CPLD下载模块;8-LPC处理器模块;9-CPLD模块;10-多功能输入输出模块;11-IIC总线;12-RS232总线;13-RS422总线;14-LAN总线;15-IIC总线;16-主板总线;17-读信号;18-写信号。
具体实施方式
以下,结合附图对本实用新型的结构和操作过程进行更具体的说明。
图1所示为本实用新型的通用硬件平台系统的晶振电路的电路图。
如图1所示,本实用新型中的晶振电路包括输入端子X1、输出端子X2、晶振元件Y1、负载电容C3、负载电容C5和接地端。本晶振电路中的晶振元件Y1的输入端子X1和输出端子X2分别与负载电容C3和负载电容C5的一端相连接。负载电容C3和负载电容C5的另外一端分别接地。即,相当于在晶振电路中的晶振元件Y1的两端并联了两个负载电容C3和C5,这样的作用是使晶振回路的等效阻抗变小,降低了晶振的起振条件,从而能够有效提高晶振电路的可靠性。
其中,晶振元件Y1可以是石英晶体振荡器等晶振元件。
由于晶振的作用是为系统提供基本的时钟信号,因此通常一个系统共用一个晶振,便于各部分保持同步。
图2表示本实用新型的通用硬件平台系统的晶振电路所适用的通用硬件平台系统的整体方框图。下面,结合图2对通用硬件平台系统的整体结构进行说明。
通用硬件平台由供电模块1、键盘输入显示部分、控制部分和接口部分共同组成。其中供电模块1为本装置的键盘输入显示部分、控制部分和接口部分提供电源,系统所需电源为直流5V电源。
控制部分包括该通用硬件平台系统的控制装置,接口部分是与上述控制装置相连接的多功能输入输出模块10。如图2所示,通用硬件平台系统的控制装置中,LPC处理器模块8和CPLD模块9作为本实用新型的晶振电路的驱动电路与晶振电路和复位电路6(将晶振电路和复位电路集成为1个模块)相连接。此外,LPC处理器模块8分别通过RS232总线12、RS422总线13和LAN总线14与多功能输入输出模块10相连接,并通过该多功能输入输出模块10与外部设备相互连接。
键盘输入显示部分包括键盘输入显示单元2和键盘输入显示单元3。键盘输入显示单元2通过IIC总线11与控制部分中的LPC处理器模块8相连接。键盘输入显示单元3通过IIC总线15与控制部分中的LPC处理器模块8相连接。键盘输入显示单元2、3采用ZLG7290控制器。ZLG7290是一种IIC接口键盘及LED驱动管理器件,提供数据译码和循环、移位、段寻址等控制,它可采样64个按键或传感器,单片即可完成LED显示、键盘接口的全部功能。
本电路结构简单、在晶振元件的两端并联了两个电容,使晶振回路的等效阻抗变小,降低了晶振的起振条件,从而有效提高了电路的可靠性。
相对于传统的通用硬件平台系统的晶振电路来说,本实用新型涉及的晶振电路在驱动电路的驱动能力一定的情况下,增大了最大晶振负载与所驱动阻抗之间的余量,使得使用本电路的通用硬件平台系统与传统的通用硬件平台系统相比振荡更加稳定,实用性更强,并可充分保证该通用硬件平台系统在很多恶劣的环境下也能够稳定地振荡,从而能够确保整个通用硬件平台系统的工作能够更加稳定和完整。

Claims (1)

1.一种通用硬件平台系统的晶振电路,与驱动电路连接,其特征在于:包括一个输入端子、一个输出端子、晶振元件、两个负载电容和接地端,其中,所述晶振元件的两端分别连接到所述输入端子和所述输出端子上,所述晶振元件的两端各与一个所述负载电容的一端连接,两个所述负载电容的另一端接地。
CN2011202520708U 2011-07-18 2011-07-18 通用硬件平台系统的晶振电路 Expired - Fee Related CN202127385U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011202520708U CN202127385U (zh) 2011-07-18 2011-07-18 通用硬件平台系统的晶振电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011202520708U CN202127385U (zh) 2011-07-18 2011-07-18 通用硬件平台系统的晶振电路

Publications (1)

Publication Number Publication Date
CN202127385U true CN202127385U (zh) 2012-01-25

Family

ID=45490445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011202520708U Expired - Fee Related CN202127385U (zh) 2011-07-18 2011-07-18 通用硬件平台系统的晶振电路

Country Status (1)

Country Link
CN (1) CN202127385U (zh)

Similar Documents

Publication Publication Date Title
CN105429639B (zh) 分数n分频pll电路、振荡器、电子设备以及移动体
US7626444B2 (en) Autonomous control of multiple supply voltage generators for display drivers
US8664996B2 (en) Clock generator and method of generating clock signal
CN102098027B (zh) 时钟信号发生电路
CN103825573B (zh) 压电振动片、压电振动器、振荡器、电子设备及电波钟表
CN104811191A (zh) 振荡电路、振荡器、pll电路及频率决定方法、设备、移动体
CN103250347A (zh) 振荡器和ic 芯片
US20130265116A1 (en) Signal generating circuit for real time clock device and method thereof
CN202127385U (zh) 通用硬件平台系统的晶振电路
CN106156396A (zh) 一种检测晶体振荡器电路是否起振的方法和电路结构
CN105471390B (zh) 半导体电路、振荡器、电子设备以及移动体
CN212210949U (zh) 共用电路及电子设备
CN109217822A (zh) 振动器件、电子设备和移动体
CN203377840U (zh) 一种晶振和ic中不同晶体负载匹配电路
CN201294485Y (zh) 可靠性高的晶振电路
JP2004304253A (ja) 発振器とこれを用いた電子機器
EP1643632B1 (en) Oscillator and semiconductor device
CN213213417U (zh) 温补锁相晶体振荡器
US9229519B2 (en) Serial interface transmitting method and peripheral device chip
CN102931917A (zh) 晶体振荡器起振时间确定方法、起振检测及时钟输出电路
CN113900478A (zh) 一种适用于SoC芯片的时钟模块设计方法
US10218309B2 (en) Fast start-up single pin crystal oscillation apparatus and operation method thereof
CN102376301B (zh) 一种蜂鸣器驱动电路及其计算器电路
CN219124183U (zh) 晶振电路装置、主板控制系统及电子设备
CN218897213U (zh) 一种时钟电路及电子设备

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20150718

EXPY Termination of patent right or utility model