CN201937742U

CN201937742U - 一种高速图像采集系统

Info

Publication number: CN201937742U
Application number: CN2010206585213U
Authority: CN
Inventors: 郑乔俊
Original assignee: SHENZHEN SHIXIN DIGITAL Co Ltd
Current assignee: SHENZHEN SHIXIN DIGITAL Co Ltd
Priority date: 2010-12-14
Filing date: 2010-12-14
Publication date: 2011-08-17
Anticipated expiration: 2020-12-14

Abstract

本实用新型提供了一种高速图像采集系统，包括CMOS传感器，FPGA芯片，SDRAM芯片，以及USB控制器，所述CMOS传感器与所述FPGA芯片相连接，所述SDRAM芯片与所述FPGA芯片相连接，而所述USB控制器与所述FPGA芯片相连接。相对于现有技术，本实用新型采用CMOS传感器作为图像传感器，解决了传统图像采集系统功耗高、成本高的问题；采用了FPGA芯片作为图像采集和处理模块，由于FPGA芯片具有集成度高和逻辑功能现场可编程的特点，除了实现核心功能模块外，还可以在内部集成外围控制、译码和接口等电路，因而全部控制逻辑由硬件完成，而硬件处理速度可以达到软件处理的数倍之多，从而解决了高速图像处理速度不足的问题，另外FPGA芯片具有编程灵活方便的特点，可以根据不同的现场需要进行逻辑的编辑修改，从而可灵活方便地实现各种需要的图像处理功能，而且在重新编辑修改逻辑时可以保留需要用到的原逻辑，减少了重复开发的工作；采用大容量、高速度的SDRAM芯片作为图像存储模块，有利于长时间高速地采集图像实时数据和在前端进行各种智能图像处理；另外FPGA芯片与USB控制器之间采用从属FIFO模式数据传输设计，有利于数据的高速率传输。

Description

一种高速图像采集系统

技术领域

本实用新型涉及电子电路领域，尤其涉及一种高速图像采集系统。

背景技术

对于高精度光学测量、卫星遥感等需要高分辨率图像采集的场合，需要大尺寸，高分辨率的图像传感器，目前工业领域的高清摄像机大多采用CCD图像传感器，然而这类CCD图像传感器却具有功耗高以及由于成品良率低、需要另辟传输通道和外加ADC等周边电路而造成的制作成本高的缺点。因而应用具有制作工艺较简单、功耗低、集成度高等特点的CMOS传感器于大尺寸、高分辨率的工业图像采集系统是目前的发展方向。

但是由于大尺寸、高分辨率的工业图像采集系统具有采集数据量大、实时性能高的特点从而要求有高速图像处理的实现方式，而目前工业图像采集系统的大多数图像处理工作都是由软件实现的，很难达到处理速度的要求，因而基于CMOS图像传感器的900万像素以上的工业图像采集系统专用集成电路目前还几乎处于空白。

实用新型内容

为了解决现有技术中的功耗高、制作成本高、以及高像素图像处理速度不足的问题，本实用新型提供了一种高速图像采集系统，包括图像传感器，图像采集和处理模块，图像存储模块，以及USB控制器；所述图像传感器采用CMOS传感器，所述数据采集和处理模块采用FPGA芯片，所述图像存储模块采用SDRAM芯片；所述CMOS传感器与所述FPGA芯片相连接，所述SDRAM芯片与所述FPGA芯片相连接，且所述USB控制器与所述FPGA芯片相连接。

本实用新型做的进一步改进是：所述FPGA芯片包括主控模块、传感器接口控制模块、USB接口控制模块、以及SDRAM控制器模块；所述传感器接口控制模块与所述CMOS传感器相连接、并且与所述主控模块相连接；所述USB接口控制模块与所述USB控制器相连接、并且与所述主控模块相连接；所述SDRAM控制器模块与所述SDRAM芯片相连接、并且与所述主控模块相连接。

本实用新型做的进一步改进是：所述主控模块包括时钟管理模块、命令解析和控制模块、数据控制模块、以及FIFO；所述时钟管理模块与所述FPGA芯片上的各个功能模块相连接、并为与之相连接的各个功能模块提供时钟信号；所述命令解析和控制模块与所述USB接口控制模块相连接、并与所述传感器接口控制模块相连接；所述数据控制模块与传感器接口控制模块相连接、与所述FIFO相连接、并与所述SDRAM控制器模块相连接；所述FIFO包括输入FIFO和输出FIFO，所述输入FIFO与所述传感器接口控制模块相连接、并与所述数据控制模块相连接，所述输出FIFO与所述USB接口控制模块相连接、并与所述数据控制模块相连接。

本实用新型做的进一步改进是：所述传感器接口控制模块包括I²C接口控制模块以及视频接口控制模块；所述I²C接口控制模块与所述CMOS传感器相连接、并与所述命令解析和控制模块相连接；所述视频接口控制模块与所述CMOS传感器相连接、与所述输入FIFO相连接、并与所述数据控制模块相连接。

本实用新型做的进一步改进是：所述I²C接口控制模块与所述CMOS传感器通过SCLK时钟线以及SDATA数据线相连接；所述视频接口控制模块与所述CMOS传感器通过LINE_VALID行有效信号线、FRAME_VALID帧有效信号线、PIX_CLK像素时钟线以及PIX_DATA像素数据线相连接。

本实用新型做的进一步改进是：所述USB控制器、所述USB接口控制模块、所述命令解析和控制模块、所述I²C接口控制模块、以及所述CMOS传感器连接组成由上位机到所述CMOS传感器的配置和控制通道；所述CMOS传感器、所述视频接口控制模块、所述输入FIFO、所述数据控制模块、所述SDRAM控制器模块、所述SDRAM芯片、所述输出FIFO、所述USB接口控制模块、以及所述USB控制器连接组成视频数据传输通道。

本实用新型做的进一步改进是：所述USB接口控制模块与所述USB控制器通过DATA数据总线、IFCLK接口时钟线、SLOE使能信号线、SLRD读信号线、SLWR写信号线、FIFOADR总线选择信号线、PKTEND包数据结束信号线、FLAGA可编程标志信号线、FLAGB满标志信号线、以及FLAGC空标志信号线连接。

相对于现有技术，本实用新型中的高速图像采集系统，采用CMOS传感器作为图像传感器，解决了功耗高、成本高的问题；采用了FPGA芯片作为图像采集和处理模块，由于FPGA芯片具有集成度高和逻辑功能现场可编程的特点，除了实现核心功能模块外，还可以在内部实现外围控制、译码和接口等电路，因而全部控制逻辑由硬件完成，而硬件处理速度可以达到软件处理的数倍之多，从而解决了高速图像处理速度不足的问题，另外FPGA芯片具有编程灵活方便的特点，可以根据不同的现场需要进行逻辑的编辑修改，从而可灵活方便地实现各种需要的图像处理功能，而且在重新编辑修改逻辑时可以保留需要用到的原逻辑，减少了重复开发的工作；采用大容量、高速度的SDRAM芯片作为图像存储模块，有利于长时间高速地采集图像实时数据和在前端进行各种智能图像处理；另外FPGA芯片与USB控制器之间采用从属FIFO模式数据传输设计，有利于数据的高速率传输。

附图说明

图1是本实用新型高速图像采集系统的结构示意图。

图2是本实用新型高速图像采集系统的工作逻辑框图。

具体实施方式

下面结合附图说明及具体实施方式对本实用新型进一步说明。

如图1和图2所示，本实用新型中的高速图像采集系统包括包括图像传感器，图像采集和处理模块，图像存储模块，以及USB控制器4；图像传感器采用CMOS传感器1，数据采集和处理模块采用FPGA芯片2，数据存储模块采用SDRAM芯片3；CMOS传感器1与FPGA芯片2相连接，SDRAM芯片3与FPGA芯片2相连接，且USB控制器4与FPGA芯片2相连接。

FPGA芯片2包括主控模块、传感器接口控制模块21、USB接口控制模块24、以及SDRAM控制器模块23(用于控制SDRAM芯片3的存储方式)；传感器接口控制模块21与CMOS传感器1相连接、并且与主控模块相连接；USB接口控制模块24与USB控制器4相连接、并且与主控模块相连接；SDRAM控制器模块23与所述SDRAM芯片3相连接、并且与主控模块相连接。

主控模块主要实现了控制信号的建立、各个功能模块的交互、整个系统的数据分配和处理、以及数据的存储和传输，它包括时钟管理模块221、命令解析和控制模块222、数据控制模块223、以及FIFO；时钟管理模块与FPGA芯片2上的各个功能模块相连接、并为与之相连接的各个功能模块提供所需的时钟信号；命令解析和控制模块222解析从USB控制器接收过来的上位机命令、并产生对各个功能模块的相应控制信号，它与USB接口控制模块24相连接、并与传感器接口控制模块21相连接；数据控制模块223负责系统的数据分配和处理(从而实现各种图像处理功能，例如校正、拉伸、切割、合并、调整分辨率、饱和度、亮度等)、以及数据的存储和传输，它与传感器接口控制模块21相连接、与FIFO相连接、并与SDRAM控制器模块23相连接；而因为数据的采集需要跨越两个时钟域(一个是外部的图像数据同步时钟，另一个是FPGA的运行时钟)，所以这里设计数据缓存FIFO是为了数据缓存和时钟隔离两个作用，能对数据进行读写隔离，保证数据的稳定可靠性，还为了乒乓操作，实现数据的不间断采集，FIFO包括输入FIFO 2241和输出FIFO 2242，输入FIFO 2241与传感器接口控制模块21相连接、并与数据控制模块223相连接，输出FIFO2242与USB接口控制模块24相连接、并与数据控制模块223相连接。

传感器接口控制模块21包括I²C接口控制模块211以及视频接口控制模块212；I²C接口控制模块211与CMOS传感器1相连接、并与命令解析和控制模块222相连接；视频接口控制模块212与CMOS传感器1相连接、与输入FIFO 2241相连接、并与数据控制模块223相连接。

I²C接口控制模块211与CMOS传感器1通过SCLK时钟线(传输I²C串行总线的时钟信号，用SCLK表示该时钟信号)以及SDATA数据线(传输I²C串行总线的数据信号，用SDATA表示该数据信号)相连接；视频接口控制模块212用来完成视频数据的传输以及完成视频数据格式的转换，视频接口控制模块212与所述CMOS传感器1通过LINE_VALID行有效信号线(传输行有效信号，用LINE_VALID表示该信号)、FRAME_VALID帧有效信号线(传输帧有效信号，用FRAME_VALID表示该信号)、PIX_CLK像素时钟线(传输像素时钟信号，用PIX_CLK表示该信号)、以及PIX_DATA像素数据线(传输像素数据信号，用PIX_DATA表示该信号)相连接。

USB控制器4、USB接口控制模块24、命令解析和控制模块222、I²C接口控制模块211、以及CMOS传感器1连接组成由上位机到CMOS传感器的配置和控制通道，命令解析和控制模块222从USB接口控制模块24接收上位机的配置数据，并生成符合I²C接口的时序、通过该由上位机到CMOS传感器的配置和控制通道将有效的配置数据发送到CMOS传感器1，另外命令解析和控制模块222从USB接口控制模块24接收到的上位机对CMOS传感器1的命令经解析后也被通过该通道传送到CMOS传感器1；CMOS传感器1、视频接口控制模块212、输入FIFO 2241、数据控制模块223、SDRAM控制器模块23、SDRAM芯片3、输出FIFO 2242、USB接口控制模块24、以及USB控制器4连接组成视频数据传输通道，从CMOS传感器1回读的图像数据以一定的组帧规则经SDRAM芯片3的缓存得到完整的视频原始帧数据后通过该通道传送到上位机，在这过程中在每帧数据开始时根据USB接口的通信速率判断SDRAM芯片3是否能按流的方式续存一帧完整的数据，若能则将该帧数据存入SDRAM芯片3，否则丢弃该帧数据，从而完成自动帧率控制。

USB接口控制模块24与USB控制器4通过DATA数据总线(传输数据信号，用DATA表示该信号)、IFCLK接口时钟线(传输时钟信号，用IFCLK表示该信号)、SLOE使能信号线(传输读或写使能信号，用SLOE表示该信号)、SLRD读信号线(传输读信号，用SLRD表示该信号)、SLWR写信号线(传写读信号，用SLWR表示该信号)、FIFOADR总线选择信号线(传输FIFO与数据总线的连接选择信号，用FIFOADR表示该信号)、PKTEND包传送结束信号线(传输包传送结束信号，用PKTEND表示该信号)、FLAGA可编程标志信号线(传输可编程电平位信号，用FLAGA表示该信号)、FLAGB满标志信号线(传输FIFO满标志位信号，用FLAGB)、以及FLAGC空标志信号线连接(传输FIFO空标志位信号，用FLAGC)。这里USB控制器4与FPGA芯片2的USB接口控制模块24之间采用从属FIFO模式的传输设计，有利于数据的高速率传输。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。

Claims

1.一种高速图像采集系统，其特征在于：包括图像传感器，图像采集和处理模块，图像存储模块，以及USB控制器；所述图像传感器采用CMOS传感器，所述数据采集和处理模块采用FPGA芯片，所述图像存储模块采用SDRAM芯片；所述CMOS传感器与所述FPGA芯片相连接，所述SDRAM芯片与所述FPGA芯片相连接，且所述USB控制器与所述FPGA芯片相连接。

2.根据权利要求1所述的高速图像采集系统，其特征在于：所述FPGA芯片包括主控模块、传感器接口控制模块、USB接口控制模块、以及SDRAM控制器模块；所述传感器接口控制模块与所述CMOS传感器相连接、并且与所述主控模块相连接；所述USB接口控制模块与所述USB控制器相连接、并且与所述主控模块相连接；所述SDRAM控制器模块与所述SDRAM芯片相连接、并且与所述主控模块相连接。

3.根据权利要求2所述的高速图像采集系统，其特征在于：所述主控模块包括时钟管理模块、命令解析和控制模块、数据控制模块、以及FIFO；所述时钟管理模块与所述FPGA芯片上的各个功能模块相连接、并为与之相连接的各个功能模块提供时钟信号；所述命令解析和控制模块与所述USB接口控制模块相连接、并与所述传感器接口控制模块相连接；所述数据控制模块与传感器接口控制模块相连接、与所述FIFO相连接、并与所述SDRAM控制器模块相连接；所述FIFO包括输入FIFO和输出FIFO，所述输入FIFO与所述传感器接口控制模块相连接、并与所述数据控制模块相连接，所述输出FIFO与所述USB接口控制模块相连接、并与所述数据控制模块相连接。

4.根据权利要求3所述的高速图像采集系统，其特征在于：所述传感器接口控制模块包括I²C接口控制模块以及视频接口控制模块；所述I²C接口控制模块与所述CMOS传感器相连接、并与所述命令解析和控制模块相连接；所述视频接口控制模块与所述CMOS传感器相连接、与所述输入FIFO相连接、并与所述数据控制模块相连接。

5.根据权利要求4所述的高速图像采集系统，其特征在于：所述I²C接口控制模块与所述CMOS传感器通过SCLK时钟线以及SDATA数据线相连接；所述视频接口控制模块与所述CMOS传感器通过LINE_VALID行有效信号线、FRAME_VALID帧有效信号线、PIX_CLK像素时钟线以及PIX_DATA像素数据线相连接。

6.根据权利要求5所述的高速图像采集系统，其特征在于：所述USB控制器、所述USB接口控制模块、所述命令解析和控制模块、所述I²C接口控制模块、以及所述CMOS传感器连接组成由上位机到所述CMOS传感器的配置和控制通道；所述CMOS传感器、所述视频接口控制模块、所述输入FIFO、所述数据控制模块、所述SDRAM控制器模块、所述SDRAM芯片、所述输出FIFO、所述USB接口控制模块、以及所述USB控制器连接组成视频数据传输通道。

7.根据权利要求2所述的高速图像采集系统，其特征在于：所述USB接口控制模块与所述USB控制器通过DATA数据总线、IFCLK接口时钟线、SLOE使能信号线、SLRD读信号线、SLWR写信号线、FIFOADR总线选择信号线、PKTEND包数据结束信号线、FLAGA可编程标志信号线、FLAGB满标志信号线、以及FLAGC空标志信号线连接。