CN201773278U - 处理盒芯片 - Google Patents
处理盒芯片 Download PDFInfo
- Publication number
- CN201773278U CN201773278U CN2010205278133U CN201020527813U CN201773278U CN 201773278 U CN201773278 U CN 201773278U CN 2010205278133 U CN2010205278133 U CN 2010205278133U CN 201020527813 U CN201020527813 U CN 201020527813U CN 201773278 U CN201773278 U CN 201773278U
- Authority
- CN
- China
- Prior art keywords
- circuit
- mcu
- diode
- capacitor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 244000045947 parasite Species 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型提供一种处理盒芯片，包括：LC电路、寄生电源电路、同步时钟电路、副载波调制电路和MCU，MCU的第一内部定时器通过连接同步时钟电路的MCU引脚IO1与LC电路输出端连接以分频信号；MCU第二内部定时器用于计量分频信号数量；与MCU第二内部定时连接的MCU内置振荡器用于提供时钟基准；MCU第一内部定时器分频输出信号以启动读取MCU第二内部定时器的值；副载波调制电路中的电阻R4与MCU的引脚IO2连接，以使MCU通过IO2直接提供副载波调制信号；同步时钟电路将LC电路的同步时钟信号经电容C3耦合后引入到MCU的引脚IO1。该实用新型的处理盒芯片可靠性高、稳定性能好。
Description
技术领域
本实用新型涉及一种芯片，具体地说，涉及一种对安装在处理盒上专用于与打印机传递信息的处理盒芯片。
背景技术
现有一类处理盒，安装有可与打印机进行射频信号传输、并有信息存储功能的芯片，从而使打印机能够读取存储在处理盒芯片中的信息，例如，打印机可以从处理盒芯片中读取对应于处理盒的类型信息，进行比较和识别，还可以把反映处理盒内容纳调色剂实时剩余量的相关信息写入处理盒芯片中。因此，如果将一个不同类型的处理盒错误地安装到打印机内时，打印机可以检测到该处理盒被错误地安装，并且给出安装错误的提示。此外，打印机可以根据该处理盒已经打印的数量，将处理盒的使用历史写入到处理盒芯片中，使得制造者可以从使用者返回的处理盒芯片中读出有关使用历史的信息，由此，可以准确地执行再生处理中的检查、组件更换工作，提高工作效率。
公开号为CN101089750、名称为“处理盒芯片及其解调信息的方法”的中国发明专利申请则提供了一种处理盒芯片，参见图1，该处理盒芯片1’包括LC电路2’、寄生电源电路3’、MCU4’、副载波调制电路5’、同步时钟6’、分频器7’以及时钟基准8’，由于芯片中采用了分频器7’，因此功耗增大，芯片稳定性较差；其时钟基准8’中采用外部有源晶振，不仅使得电路结构复杂，还大大增加了功耗；同时，副载波调制电路5’中采用了两个三极管Q1和Q2及偏置电阻，引起功耗的损耗加大，直接影响芯片的稳定性；降低了该处理盒芯片的工作可靠性。
发明内容
本实用新型的主要目的是提供一种可靠性高、工作稳定的处理盒芯片，以解决上述现有技术的不足之处。
为实现上述目的，本实用新型提供的处理盒芯片包括：
用于收发电磁波信号的 LC 电路；
连接在LC 电路输出端，用于将电磁波信号转换成芯片工作电源电压的寄生电源电路；
连接在LC 电路输出端的同步时钟电路；
连接在LC 电路输出端，将芯片内信息进行调制并通过LC 电路向外发送电磁波信号的副载波调制电路；
分别与同步时钟电路及副载波调制电路输入端连接的MCU；
一个MCU第一内部定时器，该MCU第一内部定时器通过MCU引脚IO1与同步时钟电路连接，并连接到LC电路的输出端，用于将LC电路输出的信号进行分频；
MCU第二内部定时器，用于计量MCU第一内部定时器分频输出信号周期的时钟基准数量；及
与MCU第二内部定时器相连接的MCU内置振荡器，用于向MCU第二内部定时器提供时钟基准；
MCU第一内部定时器分频输出信号以启动读取MCU第二内部定时器的值。
由以上方案可见，本实用新型提供的处理盒芯片利用MCU内部的定时器通过计数模式对IO1的外部时钟进行计数，利用计数的特性进行分频，从而省去了分频器；利用MCU内部振荡器产生的时钟作为MCU工作的系统时钟，从而省去了现有芯片电路中的时钟基准；而且，用功耗较小的MCU内部振荡器取代功耗较大的有源晶振；因此，大大简化了电路、降低了功耗，从而提高了芯片的工作稳定性。
其进一步技术方案是，副载波调制电路包括三极管Q1、电阻R3、R4、二极管D3和D4，电阻R4接在MCU的引脚IO2与三极管Q1的基极之间，电阻R3接在三极管Q1的集电极和二极管D3、二极管D4的阴极，二极管D3和二极管D4的阳极分别接在LC电路的两端。由此方案可见，MCU通过引脚IO2直接提供副载波调制信号，避免了在现有技术中通过分频电路得到一路信号再与MCU的IO15调制信号进行副载波调制的方式，直接提供副载波调制信号的方式使得电路简单、功耗减小、芯片工作稳定性更高。
再进一步的技术方案是，同步时钟电路包括电容C3和电阻R2，电容C3的一端与LC电路的一端及二极管D1、二极管D3的阳极相连，电容C3的另一端与电阻R2的一端连接且连接到MCU的引脚IO1，电阻R2的另一端接地。
上述又进一步方案中，同步时钟把LC电路的同步时钟信号经过电容C3耦合后引入到MCU的引脚IO1，电容耦合同步时钟的方式相对于现有技术中采用电阻分压同步时钟的方式，其时钟输出衰减更小，对调制信号的波动影响更小，从而提高了芯片的工作稳定性。
附图说明
图1是现有处理盒芯片的电路结构图。
图2是本实用新型实施例的电路结构图。
以下结合实施例及其附图对本实用新型作进一步说明。
1’,1－处理盒芯片，2’,2－LC电路，3’,3－寄生电源电路，4’,4－MCU，41－MCU第一内部定时器，42－MCU第二内部定时器，43－MCU内部振荡器，5’,5－副载波调制电路，6’,6－同步时钟电路，7’－分频器，8’－时钟基准。
具体实施方式
参见图2，处理盒芯片1包括：用于收发电磁波信号的 LC 电路2；连接在LC 电路2输出端，用于将电磁波信号转换成芯片工作电源电压的寄生电源电路3；连接在LC 电路2输出端的同步时钟电路6；连接在LC电路2输出端，将芯片内信息进行调制并通过LC 电路2向外发送电磁波信号的副载波调制电路5；分别与同步时钟电路6及副载波调制电路5连接的MCU4。
其中，LC电路2包括并联的电感L1和电容C1，LC电路2感应主设备或读卡模块发送来的电磁信号，把磁场信号变为电信号；在调制信号返回时，该电路又把调制的电信号转变成磁场信号，主设备或读卡模块接收到该磁场信号后将其转变为电信号进行处理后从而得到芯片返回的数据。
寄生电源电路3包括二极管D1、二极管D2、电阻R1和电容C2，二极管D1的阳极与LC电路的一端连接，阴极与电阻R1的一端连接，电阻R1的另一端与电容C2的一端及电源VCC连接，电容C2的另一端接地，二极管D2的阳极接地，阴极与LC电路2的另一输出端连接；寄生电源电路3把LC电路2两端的交流信号进行整流、滤波、储能后，将稳定的工作电压VCC输出给MCU4。
同步时钟电路6包括电容C3和电阻R2，电容C3的一端与LC电路的一个输出端及二极管D1、二极管D3的阳极相连，电容C3的另一端与电阻R2的一端连接且连接到MCU4的引脚IO1，电阻R2的另一端接地。通过上述的结构，同步时钟电路6把LC电路2的同步时钟信号经电容C3耦合后引入到MCU4的引脚IO1，因此替代了现有使用电阻分压同步时钟的方式，使得时钟衰减更小，对调制信号的波动影响更小，提高了芯片的稳定性。
由于当MCU4的内部定时器处于定时器模式下时，在每个指令周期递增，当MCU4的内部定时器处于计数模式下时，在外部时钟输入的每个上升沿或下降沿递增。因此，本实施例将MCU4的第一内部定时器41设定为计数模式，对MCU4引脚IO1的外部时钟进行计数，利用该MCU第一内部定时器41的计数特性进行分频，将得到的分频信号输出给MCU第二内部定时器42作为启动读MCU第二内部定时器42的信号；该MCU第二内部定时器42与MCU内部振荡器43相连接，将MCU第二内部定时器42设定为定时模式，将MCU4内部振荡器43产生的时钟作为MCU工作的系统时钟和MCU第二内部定时器42的定时时钟，n个系统时钟组成一个指令周期时钟，因而MCU第二内部定时器42的时钟值在每个指令周期下递增；当MCU第一内部定时器41通过计数模式得到分频信号后，MCU4利用分频信号启动以读取MCU第二内部定时器42的值，该值与分频信号周期内指令周期个数有关，即与MCU内部振荡器43的时钟个数有关，通过时钟的个数可以解调出FSK信号的数据0和数据1，如：在MCU第一内部定时器41输出的一个分频周期内，MCU第二内部定时器42计量的时钟基准个数大于50时，解调信号为0，当MCU第二内部定时器42计量的时钟基准个小于50时，解调信号为1；上述电路结构中省略现有的分频器7’和时钟基准8’，大大降低了功耗，提高了芯片的稳定性。
副载波调制电路5包括三极管Q1、电阻R3、R4、二极管D3和D4，电阻R4接在MCU4的引脚IO2与三极管Q1的基极之间，电阻R3接在三极管Q1的集电极和二极管D3、二极管D4的阴极，二极管D3和二极管D4的阳极分别接在LC电路2的两端，三极管Q1的发射极接地。通过上述结构，MCU4通过其引脚IO2直接提供副载波调制信号，使得电路简化、功耗降低。
MCU4的内部设置有程序，MCU4的引脚VDD接电源VCC，引脚GND接地。
作为本实用新型实施例的一种变换，同步时钟电路6可采用只包括电容C3的方式，同样也可实现本实用新型的发明目的。
作为本实用新型实施例的另一变换，副载波调制电路5可以采用如下连接方式：二极管D3的阳极连接在二极管D1阴极和电阻R1之间，同样也可实现本实用新型的发明目的。
作为本实用新型实施例的又一变换，寄生电源电路2还可以采用桥式整流滤波，该变换同样也可实现本实用新型提高芯片可靠性和稳定性的发明目的。
本实用新型不限于上述实施例及变换，其他基于本实用新型技术方案且不违背本实用新型发明目的的结构变化也应该包括在本实用新型权利要求的保护范围内。
Claims (8)
1.处理盒芯片，包括：
用于收发电磁波信号的 LC 电路；
连接在所述LC 电路输出端，用于将电磁波信号转换成芯片工作电源电压的寄生电源电路；
连接在所述LC 电路输出端的同步时钟电路；
连接在所述LC 电路输出端，将芯片内信息进行调制并通过所述LC 电路向外发送电磁波信号的副载波调制电路；
分别与所述同步时钟电路及所述副载波调制电路输入端连接的MCU；
其特征在于：
一个MCU第一内部定时器，所述MCU第一内部定时器通过所述MCU引脚IO1与所述同步时钟电路连接，并连接到所述LC电路的输出端，用于将所述LC电路输出的信号进行分频；
MCU第二内部定时器，用于计量所述MCU第一内部定时器分频输出信号周期的时钟基准数量；及
与MCU第二内部定时器相连接的MCU内置振荡器，用于向所述MCU第二内部定时器提供时钟基准；
所述MCU第一内部定时器分频输出信号以启动读取所述MCU第二内部定时器的值。
2.根据权利要求1所述的处理盒芯片，其特征在于：
所述副载波调制电路包括三极管Q1、电阻R3、R4、二极管D3和D4，电阻R4接在所述MCU的引脚IO2与三极管Q1的基极之间，电阻R3接在三极管Q1的集电极和二极管D3、二极管D4的阴极，三极管Q1的发射极接地，二极管D3和二极管D4的阳极分别接在所述LC电路的两端。
3.根据权利要求1或2所述的处理盒芯片，其特征在于：
所述同步时钟电路包括电容C3和电阻R2，电容C3的一端与所述LC电路的一端及二极管D1、二极管D3的阳极相连，电容C3的另一端与电阻R2的一端连接且连接到所述MCU的引脚IO1，电阻R2的另一端接地。
4.根据权利要求1或2所述的处理盒芯片，其特征在于：
所述同步时钟电路包括电容C3，电容C3的一端与所述LC电路的一端及二极管D1、二极管D3的阳极相连，电容C3的另一端连接到所述MCU的引脚IO1。
5.根据权利要求3所述的处理盒芯片，其特征在于：
所述寄生电源电路包括二极管D1、二极管D2、电阻R1和电容C2，二极管D1的阳极与所述LC电路的一端连接，阴极与电阻R1的一端连接，电阻R1的另一端与电容C2的一端和电源VCC连接，电容C2的另一端接地，二极管D2的阳极接地，阴极与所述LC电路的另一端连接。
6.根据权利要求4所述的处理盒芯片，其特征在于：
所述寄生电源电路包括二极管D1、二极管D2、电阻R1和电容C2，二极管D1的阳极与所述LC电路的一端连接，阴极与电阻R1的一端连接，电阻R1的另一端与电容C2的一端和电源VCC连接，电容C2的另一端接地，二极管D2的阳极接地，阴极与所述LC电路的另一端连接。
7.根据权利要求5所述的处理盒芯片，其特征在于：
所述LC电路包括并联的电感L1和电容C1。
8.根据权利要求6所述的处理盒芯片，其特征在于：
所述LC电路包括并联的电感L1和电容C1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205278133U CN201773278U (zh) | 2010-09-14 | 2010-09-14 | 处理盒芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010205278133U CN201773278U (zh) | 2010-09-14 | 2010-09-14 | 处理盒芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201773278U true CN201773278U (zh) | 2011-03-23 |
Family
ID=43753120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010205278133U Expired - Fee Related CN201773278U (zh) | 2010-09-14 | 2010-09-14 | 处理盒芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201773278U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103389644A (zh) * | 2013-06-19 | 2013-11-13 | 杭州士兰微电子股份有限公司 | 一种定时系统及定时方法 |
| WO2014201949A1 (zh) * | 2013-06-20 | 2014-12-24 | 珠海天威技术开发有限公司 | 耗材芯片及其工作方法、耗材容器 |
| CN114236991A (zh) * | 2017-12-27 | 2022-03-25 | 兄弟工业株式会社 | 图像形成装置 |
-
2010
- 2010-09-14 CN CN2010205278133U patent/CN201773278U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103389644A (zh) * | 2013-06-19 | 2013-11-13 | 杭州士兰微电子股份有限公司 | 一种定时系统及定时方法 |
| CN103389644B (zh) * | 2013-06-19 | 2017-02-08 | 杭州士兰微电子股份有限公司 | 一种定时系统及定时方法 |
| WO2014201949A1 (zh) * | 2013-06-20 | 2014-12-24 | 珠海天威技术开发有限公司 | 耗材芯片及其工作方法、耗材容器 |
| CN114236991A (zh) * | 2017-12-27 | 2022-03-25 | 兄弟工业株式会社 | 图像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109375046A (zh) | 一种基于plc通信技术的多频率非入户式电能表串户排查装置及方法 | |
| CN201773278U (zh) | 处理盒芯片 | |
| CN104881986A (zh) | 一种自寻址式就地抄表装置 | |
| CN105160852A (zh) | 一种新型的蓝牙电表及管理方法 | |
| CN106066974A (zh) | 一种低功耗射频卡无开关检卡装置 | |
| CN204065277U (zh) | 一种车载天线检测电路 | |
| CN210323147U (zh) | 一种三相电能表 | |
| CN201029038Y (zh) | 碳粉盒射频识别芯片 | |
| CN208189020U (zh) | 一种智能电能表充值复电装置 | |
| CN102364493B (zh) | 新型高频通信协议侦听电路 | |
| CN212258990U (zh) | 一种用于智能终端配电系统的智能网关电路 | |
| CN106022420A (zh) | 一种nfc读写电路 | |
| CN103679101A (zh) | 手机音频读卡装置及系统 | |
| CN104135572A (zh) | Sim卡无线通信系统及其通信方法 | |
| CN209472618U (zh) | 电表的无线通信模块 | |
| CN102843386B (zh) | 一种配电网线路故障指示器用的射频通信模块及其应用 | |
| CN203149829U (zh) | 基于pwm信号调制的双红外发射管增强电路 | |
| CN101964043A (zh) | 射频无线读码电路及其解码方法 | |
| CN101957926B (zh) | 一种由支持纳瓦技术mcu控制和组成的射频卡读写电路 | |
| CN203180825U (zh) | 一种并联型晶体振荡器 | |
| CN109088620B (zh) | 一种基于数据控制的pfm调制电路 | |
| CN206058239U (zh) | 一种nfc读写电路 | |
| CN209232168U (zh) | 一种答题接收器及互动教学装置 | |
| CN202685551U (zh) | 引线板、适配器、成像系统 | |
| CN203216983U (zh) | 一种过零检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110323 Termination date: 20180914 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |