CN1943114A - 锁相环电路 - Google Patents

Abstract

锁相环电路(PLL－电路)，包括相位比较器(30)、压控振荡器(VCD)以及控制器。所述相位比较器(30)检测输入参考信号U_ref和输入信号U_p,in之间的相位差Φ，其中，K_P是所述相位比较器的相位检测器增益；所述压控振荡器(VCD)根据输入信号U_vco,in生成具有角频率ω_vco,out的周期性输出信号U_vco,out，其中，K_vco是所述压控振荡器的压控振荡器增益；所述控制器在所述锁相环电路工作期间控制相位检测器增益K_P，从而使环路增益K:＝K_P*K_vco在所述锁相环电路工作期间保持在预定范围内。

Description

锁相环电路

发明领域

本发明涉及锁相环电路。该锁相环电路(PLL)的用途是将输出信号与参考信号进行同步。

技术背景

图1示出了传统的锁相环电路。在图1中，U_ref指示参考信号，并将输出信号称为U_out。图1中的PLL-电路的用途是提供相对于参考信号U_ref具有固定频率的输出信号U_out。参考信号U_ref的频率f_ref和输出信号的频率f_out之间的预期频率关系如下：

f_out＝N*f_ref                        (1)

N代表实数，其表示输出信号U_out和参考信号U_ref之间的频率关系。

如图1所示，PLL-电路包括相位比较器10。该相位比较器接收参考信号U_ref和另一输入U_p，in。相位比较器10进一步包括单个输出U_p，out。相位比较器的输出依赖于输入信号U_ref和U_p，in之间的相位差ΔΦ。

U_p，out＝U_p，out(ΔΦ)              (2)

相位比较器10的输出U_p，out在工作点ΔΦ₀处等于零。相位比较器10的输出U_p，out和在工作点ΔΦ₀附近的相位差ΔΦ之间的关系可以用下面的方程式进行近似：

U_p，out≈K_p*(ΔΦ-ΔΦ₀)            (3)

从方程式3中可以看出，当ΔΦ＝ΔΦ₀时，U_p，out等于零。方程式3表示相位比较器的理想特性。一旦相位差ΔΦ达到ΔΦ₀，相位比较器的输出就等于零，因此，PLL-电路停止调整输出信号U_out的频率。因为两信号之间的相位差只有在两信号具有相同频率时才是常数，所以，条件ΔΦ＝ΔΦ₀就意味着输入信号U_p，in和参考信号U_ref具有相同的频率。相位与频率关系由下面的方程式进行确定：

$\frac{d\left(\mathrm{\Δ\Φ}\right)}{\mathrm{dt}}=w_{\mathrm{ref}}-w_{p,\mathrm{in}}---\left(4\right)$

w_ref是参考信号的角频率，w_p，in是相位比较器的输入信号U_p，in的角频率。因此，相位比较器具有积分特性：

$\mathrm{\Δ\Φ}=\underset{0}{\overset{t}{\∫}}\mathrm{\Δ}{\mathrm{wdt}}^{\′}---\left(5\right)$

Δw表示角参考频率w_ref和角输入频率w_p，in之间的差值。根据方程式3，相位比较器10的输出U_p，out与相位比较器的输入端处检测的相位差ΔΦ近似成正比。输出信号U_p，out的幅度是输入端的相位差的度量。将相位比较器的输出U_p，out馈入环路滤波器20，如图1所示。环路滤波器20传统上是低通滤波器。环路滤波器抑制相位比较器的输出信号U_p，out的高频率分量。相位比较器的输出U_p，out的频率分量不对应于参考信号U_ref或输出信号U_out的频率。经过抑制的频率是检测到的相位差的改变的频率。

环路滤波器的输出馈入压控振荡器VCO(30)。压控振荡器30生成具有某一频率的周期性输出信号U_vco，out，该频率依赖于压控振荡器的输入信号U_vco，in的幅度。

f_vco＝f_vco(U_vco，in)                    (6)

f_vco是压控振荡器的输出信号U_vco，out的频率。压控振荡器的输出信号对应于该VCO的工作点U_vco，in＝0附近的以下方程式。

ω_vco≈ω_vco，0+K_vco*U_vco，in           (7)

ω_vco表示该VCO的角频率。当输入信号U_vco，in为零时，ω_vco，0是该VCO的输出信号的角频率，K_vco是该VCO的增益因子。以上方程式表示理想压控振荡器的特性。该VCO的输出角频率大约对应于实际的压控振荡器的工作点U_vco，in＝0附近的方程式(7)。因此，增益因子K_vco由以下方程式进行定义：

$K_{\mathrm{vco}}=\frac{{\∂\mathrm{\ω}}_{\mathrm{vco}}}{\∂U_{\mathrm{vco},\mathrm{in}}}\left(U_{\mathrm{vco},\mathrm{in}}\right)---\left(8\right)$

因此，将相位比较器的增益K_p定义为：

$K_p=\frac{{\∂U}_{p,\mathrm{out}}}{\∂\mathrm{\Δ\Φ}}\left(\mathrm{\Δ\Φ}\right)---\left(9\right)$

此外，图1所示的锁相环电路包括分频器40。将压控振荡器VCO(30)的输出信号馈入分频器40的输入端。分频器40将输出信号U_out的频率除以实数N。N是方程式(1)中所描述的因子。分频器的输出信号馈入相位比较器，并对应于相位比较器的输入U_p，in。相位比较器10的输入信号的角频率ω_p，in等于压控振荡器30的输出信号除以N，参见方程式(10)：

ω_p，in＝ω_vco/N                    (10)

针对图1中所示的锁相环路PLL的环路特性进行分析而产生以下方程式：

$\mathrm{\Δ\Φ}\·\frac{K_p\·K_{\mathrm{vco}}}{N\·s}F\left(s\right)={\mathrm{\Φ}}_{p,\mathrm{in}}---\left(11\right)$

Φ_p，in是相位比较器的输入信号U_p，in的相位。ΔΦ＝Φ_ref-Φ_p，in是相位比较器输入端处的相位差，其中，Φ_ref是参考信号U_ref的相位。F(s)是图1中所示的环路滤波器20的传递函数，s等于i*w，其中，i²＝-1，以及，w是角相位频率。当输入信号Φ_p，in的相位接近参考相位Φ_ref时，锁相环路收敛。相位比较器10的输入端处的相位差ΔΦ接近零。因此，相位差实际上不能及时改变，所以

等于零。这意味着ω_ref等于ω_p，in(参见方程式(4))。压控振荡器的输出频率ω_vco近似等于ω_ref的N倍(参见方程式(10))。输出信号的频率等于参考信号的频率的N倍，如方程式(1)所示。

锁相环路的传递函数H(s)表示为：

$H\left(s\right)=\frac{{\mathrm{\Φ}}_{p,\mathrm{in}}\left(s\right)}{{\mathrm{\Φ}}_{\mathrm{ref}}\left(s\right)}=\frac{F\left(s\right)\·K_p\·K_{\mathrm{vco}}/N}{s+F\left(s\right)K_p\·K_{\mathrm{vco}}/N}---\left(12\right)$

锁相环的误差函数H_e(s)由以下方程式表示：

$H_e\left(s\right)=\frac{\mathrm{\Δ\Φ}\left(s\right)}{{\mathrm{\Φ}}_{\mathrm{ref}}}=1-H\left(s\right)=\frac{s}{s+K_{\mathrm{vco}}\·K_p\·F\left(s\right)/N}---\left(13\right)$

通常将乘积K_vco*K_p称为PLL-电路的环路增益。PLL-电路的带宽受到环路增益K＝K_p*K_vco的强烈影响。PLL-电路的频率带宽是传递函数H(s)的特征。频率带宽表示频率范围的宽度，其中，传递函数H(s)几乎不抑制所传递信号的频率分量。PLL-电路的传递函数H(s)依赖于环路滤波器的传递函数F(s)。环路滤波器自身通常是低通滤波器。因此，PLL-电路的传递函数是低通滤波器。带宽的准确定义可以对应于传递函数H(s)的频率范围，其中，传递函数的衰减H＝20*log(1/H(s))等于或大于3分贝。因子K＝K_p*K_vco越大，传递函数的带宽就越大。该PLL-电路所谓的零分贝带宽对应于传递函数H(s)等于或大于1的频率范围。也将这称为单位增益带宽fA。

假定带宽fA尽可能地大，所以锁相环电路可以对变化的输入快速做出反应，但也期望传递函数的低通滤波器特性，从而抑制噪声。PLL控制速率和预期的低通频率特性之间适当的折衷必须进行选择。因此，因子K＝K_n*K_vco必须位于预定的范围中，从而实现所需要的滤波器特性。

但是，传统的锁相环电路表现出相当大的噪声，具体而言，如果该锁相环电路未工作在锁定状态时，对于变化的输入反应缓慢。

发明内容

本发明的目的是提供一种锁相环电路(PLL-电路)，以克服技术背景中所述的问题。

前面对于锁相环电路的传递函数H(s)的滤波器特性的讨论基于下面的假设，即，压控振荡器生成输出信号，其频率是压控振荡器输入的线性函数。这是理想情形。实际上，压控振荡器30的增益因子K_vco依赖于压控振荡器的输入电压。因此，增益因子K＝K_p*K_vco在锁相环电路工作期间不断改变。环路增益K的大小可能超出预定范围。因此，噪声分量可能不再得到充分抑制。环路增益因子K在PLL工作期间可能减小。因此，PLL-电路的适应速度可能会有明显降低。

根据所附权利要求1所述的锁相环电路解决了该问题。所述锁相环电路包括相位比较器，用于检测输入参考信号U_ref和输入信号U_p，in之间的相位差ΔΦ。在相位检测器工作点ΔΦ₀附近，相位比较器的输出U_p，out等于K_p*(ΔΦ-ΔΦ₀)。所述锁相环电路还包括具有输入信号U_vco，in和周期性输出信号U_vco，out的压控振荡器。在VCO的工作点U_vco，in＝0附近，输出信号U_vco，out的角频率等于ω₀+K_vco*U_vco，in。当输入信号U_vco，in等于零时，ω₀是输出信号U_vco的角频率。所述锁相环电路还配备有用于控制相位检测器增益K_p的控制器。在所述锁相环电路工作期间，控制器调整K_p，从而使K＝K_p*K_vco在工作期间处于预定范围内。如果压控振荡器增益K_vco显著增大，那么减小相位比较器增益K_p，从而使K保持在预定范围内。相反，如果压控振荡器增益K_vco减小，那么最终增大相位检测器增益K_p，从而保证K仍处在预定范围内。因为压控振荡器增益K_vco依赖于压控振荡器的输入信号U_vco，in，所以必须通过控制K_p使环路增益K保持在预定范围内。以这种方式来保持所述锁相环电路的传递函数的特性，从而通过低通滤波器特性使高频率噪声得到抑制，并使适应速度保持在合理的范围内。

优选地，控制器控制相位检测器增益K_p，从而使相位检测器增益与1/K_vco成比例。在该情况下，环路增益K将保持恒定。如果使用压控振荡器的输入信号U_vco，in来控制相位比较器增益K_p，那么，相位比较器增益是压控振荡器的输入信号U_vco，in的连续函数。

该方案的缺陷在于：具有持续依赖于输入电压U_vco，in的相位比较器增益K_p的相位比较器也将必须保证该锁相环电路的高频谱纯度，这可以使用该比较器增益K_p的恒定值来实现。被称为相位频率检测器(PFD)的特定相位比较器的相位比较器增益由电流I_p进行确定。特别在无线通信系统中，对于该电流的噪声要求是非常严格的。在该情况下，将该噪声局限于基本电流源的噪声。如果使用复模拟电路来控制相位频率检测器的电流I_p，那么，该噪声会在锁频环电路中增大。

因此，优选向锁相环电路提供控制器，其用于控制相位比较器增益K_p，从而使K_p与逼近1/K_vco的阶跃函数成比例。如果使用阶跃函数，因为K_p对于大部分工作时间是恒定的，那么，使用恒定的相位比较器增益K_p可保持相位比较器的优选噪声特性。将K_p切换成另一值，从而逼近1/K_vco。优选地，根据压控振荡器的输入信号U_vco，in来控制相位比较器增益K_p。压控振荡器的输入馈入控制器，后者继而控制相位比较器增益。由阶跃函数逼近函数1/K_vco对应于模拟信号的数字化。只要恒定值和持续变化函数1/K_vco之间的差未超出预定范围，恒定值就归因于相位检测器增益K_p。这样，阶跃函数和连续函数1/K_vco之间的差保持较小。所述的差值构成的范围中，环路增益K＝K_p*K_vco在所述锁相环电路工作期间改变。

优选地，当经过预定的时间段T1时，该锁相环电路的控制器停止控制相位比较器增益K_p。如果相位比较器增益K_p的值在经过时间T1后也就是在锁相环工作期间改变了，那么在锁相环的过程中的调谐可能受到干扰。微小的细节可以会产生干扰，因为诸如锁相环之类的每一个控制环路都具有不可避免的较小静态误差。多个稳态的相位误差可能发生。这些误差受到相位比较器增益K_p的值的影响。每当相位比较器增益K_p改变时，在压控振荡器中产生动态相位误差，其是比较器中的相位误差的N倍大。因此，通过在经过预定时间T1后停止改变U_p来避免适应过程的缺陷。相位比较器增益K_p在几步内得到了快速改变。

附图说明

以下结合附图对本发明的优选实施例进行描述，其中：

图1示出了传统的锁相环电路；

图2示出了本发明的实施例；

图3示出了图2的压控振荡器30的压控振荡器增益K_vco，其是所述压控振荡器30的输入信号U_vco，in的函数；

图4示出了图2的PLL-电路的控制器50如何根据图2的压控振荡器30的输入电压U_vco，in控制图2的相位比较器10的相位比较器增益K_p；

图5示出了图2的相位比较器10的详细框图；以及

图6详细描述了图2中所示的控制器50和计时器60。

具体实施方式

在图2中描述了本发明的优选实施例。根据本发明实施例的图2的锁相环电路包括相位比较器10、环路滤波器20、压控振荡器30以及分频器40。U_ref代表馈入PLL的参考信号，以及，U_vc，out对应于PLL的输出信号U_out。如果图2的锁相环电路处于锁定状态且分频器40将输出信号的频率除以N＝1时，输出信号U_out的频率等于参考信号U_ref的频率，且两信号具有恒定的相位差。通常，如果锁相环电路处在锁定状态，根据方程式1，输出信号的频率与参考信号的频率有关。压控振荡器30的输出信号通过分频器40反馈给相位比较器10的输入端。分频器40用于将输出信号的频率除以因子N。相位比较器10的输出信号U_p，out大约等于相位比较器的输入信号之间的相位差乘以K_p。K_p是相位比较器10的增益。图2中的输出信号U_p，out馈入环路滤波器20。环路滤波器20构成无源滤波器，其对输入信号求积分。环路滤波器包括相互直线连接的电阻器R和电容器C。环路滤波器20的输出对应于电容器20两端的压降。环路滤波器20的传递函数F(s)等于(R+1/s C)*F_r(s)。R是环路滤波器的电阻。C是积分器的电容。s等于i*w，其中，i²＝-1，以及，w是环路滤波器输入端处的信号的频率。F_r(s)是波纹滤波器(ripple filter)。环路滤波器20的输出是压控振荡器30的输入，并构成电压。因此，环路滤波器20既用于将相位比较器的输出电流转换成电压，并且还用于抑制环路滤波器的输入信号的高频率分量。

环路滤波器20的输出构成压控振荡器的输入U_vco，in。压控振荡器的输出U_vco，out具有由VCO中的输入进行控制的频率。方程式(7)给出了输出信号的角频率。K_vco构成压控振荡器30的压控振荡器增益。只要输入电压具有小幅度，那么压控振荡器增益K_vco实际上就是恒定的。但是，压控振荡器30的输入的大幅度会改变VCO增益K_vco(参见方程式(8))。

图3示出了与压控振荡器的输入电压U_vco，in相对的压控振荡器增益。压控振荡器增益K_vco随着输入电压增大而持续减小。在图2中提供了控制器50，从而补偿依赖于图3中所示的压控振荡器增益K_vco的输入电压。压控振荡器的输入电压U_vco，in还馈入控制器50。控制器50对依赖于电压U_vco，in的相位比较器10的相位比较器增益K_p进行控制。

图4示出了控制器50的特性。参考标记90表示与图2中的压控振荡器30中的输入电压U_vco，in相对的函数1/K_vco的大小。参考标记100表示阶跃函数，其逼近1/K_vco的曲线。图2中的控制器用于根据图4中所示的阶跃函数，控制图2中的相位比较器10的相位比较器增益K_p。

图5详细描述了图2中所示的相位比较器10。相位比较器10包括相位/频率检测器PFD 70和电荷泵80。相位/频率检测器70具有两个输入端，用于接收参考信号U_ref和相位比较器10的输入信号U_p，in。PFD 70具有两个输出端，称为上输出端和下输出端。优选地，随时间而平均化的上和下信号之间的差对应于图5中的相位/频率检测器70的输入信号之间的相位差。相位频率检测器输出的平均值通过在每个相位频率比较期间将电荷沉积到电容器上进行获取。电荷泵包括至少一个电流源，其在上信号大于下信号的情况下对电容器进行充电，以及，在下信号大于上信号的情况下对电容器进行放电。

图6是控制器50和计时器60的详细图。控制器50的输入用U_vco，out表示，因为它对应于压控振荡器的输入。控制器50的输出用U_cntr，out表示。输出U_cntr，out与四个电流源K_{p_0}、K_{p_1}、K_{p_2}、K_{p_x}相连接。在各个电流源K_{p_x}、K_{p_2}、K_{p_1}和控制器50的输出线之间设置了三个开关130a、130b及130c。通过关闭上述开关可以增大流经控制器的输出端的电流。如果关闭所有开关，那么U_cntr，out中的总电流等于四个电流源K_{p_0}、K_{p_1}、K_{p_2}以及K_{p_x}的电流总和。将流经控制器50的输出端的电流表示为I_c。该电流I_c用于控制图5中所示的电荷泵8。优选地，电流I_c用于驱动电荷泵，即，电流I_c对电荷泵80中的电容器进行充电，从而对相位频率检测器70的输出求积分。如果关闭开关130a、130b或130c之一，那么相位比较器增益K_p会适当增大。

每个开关130a、130b及130c通过一个一比特存储器与相应的运算放大器110a、110b及110c相连接。只要控制器50在工作，就不能通过一比特存储器抑制运算放大器110a、110b及110c的输出。如果所述运算放大器之一的输出为高，那么关闭相应的开关。每个运算放大器具有一个正输入端和一个负输入端。所述运算放大器的每个正输入端通过电阻器r2和电容器c2与压控振荡器的输入电压U_vco，in相连接。电阻器r2和电容器c2构成低通滤波器。运算放大器110a、110b及110c的正输入端的电压等于压控振荡器的输入电压。运算放大器110a、110b及110c的每个负输入端具有恒定的电源电压V_{c_th1}、V_{c_th2}和V_{c_thx}。控制电压V_{c_th1}、V_{c_th2}和V_{c_thx}不同，从而V_{c_thx}＞V_{c_th2}＞V_{c_th1}有效。一旦运算放大器的正输入端的输入电压超过一个控制电压，那么就关闭相应的开关130a、130b或130c，并将相应的电流加给控制器的输出U_cntr，out。

参考标记100表示分压器，其接地。通过包括电阻器r1和电容器c1的低通滤波器，将参考电压U_dcREF施加于分压器100。分压器将参考电压进行分压，从而固定运算放大器110a、110b及110c的负输入端的输入电压V_{c_th1}、V_{c_th2}及V_{c_thx}。分压器可择地包括用于施密特触发器的门限开关(门限检测器)。在该情况下，用门限检测器取代图6中的运算放大器。根据检测器的磁滞现象，改变门限检测器的控制电压。

图6中的计时器60与每个运算放大器110a、110b、110c及一比特存储器120a、120b和120c相连接。如果在启动锁相环电路之后经过了时间T1，那么改变从计时器60到控制器50的控制信号。其后，存储器120a、120b及120c保存来自运算放大器的相应值。这意味着，如果相位比较器120a的输出为高，一旦经过了T1，一比特存储器120a就为高。开关130a、130b及130c向比特存储器的输出thx、th1及th2对应于相应的一比特存储器中的值。因此，一旦经过了时间T1，输出控制信号U_cntr，out的幅度就不会改变。

Claims (6)

1、锁相环电路(PLL-电路)，包括：

相位比较器(30)，检测输入参考信号U_ref和输入信号U_p，in之间的相位差ΔΦ，其中，K_P是所述相位比较器的相位检测器增益；

压控振荡器(VCD)，根据输入信号U_vco，in生成具有角频率ω_vco，out的周期性输出信号U_vco，out，其中，K_vco是所述压控振荡器的压控振荡器增益；以及

控制器，在所述锁相环电路工作期间控制所述相位检测器增益K_P，从而使环路增益K:＝K_P*K_vco在所述锁相环电路工作期间保持在预定范围内。

2、根据权利要求1所述的锁相环电路，其中，所述控制器控制所述相位检测器增益K_P，从而使所述相位检测器增益K_P与1/K_vco成比例。

3、根据权利要求1所述的锁相环电路，其中，所述控制器控制所述相位检测器增益K_P，从而使所述相位检测器增益K_P与逼近1/K_vco的阶跃函数成比例。

4、根据上述权利要求之一所述的锁相环电路，其中，所述控制器根据所述压控振荡器的所述输入信号U_vco，in控制所述相位检测器增益K_P。

5、根据上述权利要求之一所述的锁相环电路，其中，所述控制器在经过预定时间段T1时停止控制K_P。

6、用于控制锁相环电路(PLL-电路)的方法，所述锁相环电路包括：

相位比较器(30)，检测输入参考信号U_ref和输入信号U_p，in之间的相位差ΔΦ，其中，K_P是所述相位比较器的相位检测器增益；以及

压控振荡器(VCD)，根据输入信号U_vco，in生成具有角频率ω_vco，out的周期性输出信号U_vco，out，其中，K_vco是所述压控振荡器的压控振荡器增益；所述方法包括以下步骤：

在所述锁相环电路工作期间控制所述相位检测器增益K_P，从而使环路增益K:＝K_P*K_vco在所述锁相环电路工作期间保持在预定范围内。

Images