CN1928766A - 参考电压产生电路、半导体集成电路及其装置 - Google Patents

Abstract

本发明提供了一种能够产生大约1.2v或更低参考电压并且实现减少的微分放大器的偏移电压相关性的带隙类型参考电压产生电路以及具有该带隙类型参考电压产生电路的半导体集成电路，该参考电压的温度相关性是低的。带隙部分具有：第一电阻和第一双极晶体管；第二电阻、第二双极晶体管和第三电阻；以及微分放大器。输出部分具有第三双极晶体管，第四电阻，电流镜电路，以及第五电阻和二极管。

Description

参考电压产生电路、半导体集成电路及其装置

对相关申请的交叉参考

本申请要求提交于2006年6月19日的日本专利申请号2006-168393和提交于2005年9月7日的日本专利申请号2005-258870的优先权，因此通过引用将它们的内容结合在本申请内。

技术领域

本发明涉及用于产生半导体集成电路的参考电压的技术，并且更具体地，涉及在低供电电压下操作的带隙类型参考电压产生电路。本发明涉及有效地适用于产生例如A/D转换器或D/A转换器所需的参考电压的参考电压产生电路的技术。

背景技术

由于参考电压是A/D转换器或D/A转换器中的转换操作所必需的，为其中具有A/D转换器或D/A转换器的半导体集成电路提供参考电压产生电路。使用稳压二极管、微分放大器等的各种电路形式的参考电压产生电路是公知的。在这些电路中，被称为带隙参考电路的电路可以产生具有低供电电压相关性和低温度相关性的稳定的参考电压。因此，带隙参考电路通常用于诸如A/D转换器、D/A转换器等的模拟电路以及包含获得高精度所需的模拟和数字元件的电路中。

在另一方面，近年来，在半导体集成电路中为了获得较低的功率消耗和较高的处理速度，正在降低供电电压。因此，正开发可以产生较低参考电压的提供在半导体集成电路中的参考电压产生电路。

作为关于产生较低参考电压的参考电压产生电路的本发明的例子，在日本专利特开号2004-206633中公开了一种参考电压产生电路。图9示出了日本专利特开号2004-206633中公开的参考电压产生电路的例子。在该参考电压产生电路中，微分放大器AMP0的输出电压(Vc)被施加到MOS(金属氧化物半导体)晶体管MT1、MT2和MT0的栅极端子。因此，如果这些晶体管的大小相同，则流过相同数量的电流I0。

在该参考电压产生电路中，晶体管MT1和MT2的漏极电压被施加到微分放大器AMP0的一对微分输入端子。通过微分放大器AMP0的虚短路动作执行反馈，从而输入Vc1和Vc2之间的差成为0。因此，在电阻R1内产生与双极晶体管BT1的基极发射极电压VBE1和双极晶体管BT2的基极发射极电压VBE2间的差相等的电压。确定晶体管MT1和MT2的漏极电流I0，以便保持该状态。

由与晶体管MT1和MT2协作形成电流镜的晶体管MT0拷贝电流I0，并且将其传递到包括电阻Ra，连接有二极管的晶体管BT3以及与电阻Ra和晶体管BT3并联的电阻Rb的输出电路，从而可以获得低的电压输出。因为晶体管BT3的基极发射极电压VBE0具有负温度特性，从而当温度升高时基极发射极电压VBE0下降，以具有正温度特性的在电阻Ra和Rb中流动的电流I0对相应于通过将跨电阻Ra的端子的电压加到VBE0上而获得的电压的输出电压Vbgout进行补偿，并且将其设置为不具温度相关性的所希望的电压值。

发明内容

提交的申请中的参考电压产生电路的操作被描述为微分放大器AMP0的偏移很小以致于可以被忽略。然而在试图获得高精度参考电压的情况下，微分放大器AMP0的输入端子间的偏移电压不能被忽略。当微分放大器AMP0的输入偏移电压(下面简称为偏移)是Vos时，提交的申请中的参考电压产生电路操作，以便满足关系Vc2-Vc1＝Vos。因此，电阻R1中流动的电流按Vos的数量改变，并且引起输出中的变化。

当热电压被表达为VT＝KT/q(T：绝对温度，K：玻耳兹曼统常量，q：电荷量)，并且Is表示双极晶体管的反方向饱和电流时，在正向电流在晶体管BT1和BT2的基极和发射极间流动的情况下，VBE1和VBE2被表达如下。

VBE1＝VT*In(I0/Is)

VBE2＝VT*In(I0/(n*Is))

在该表达式中，“*”表示乘号，并且“/”表示除号。当考虑微分放大器具有偏移时，Vc2-Vc1＝Vos。由于Vc1＝VBE1，并且Vc2＝VBE2+I0*R1，将它们带入这些等式，并且组织为如下。

I0＝VT*R1*In(n)+Vos/R1……(1)

对于输出电压Vbgout，满足等式Vbgout/Rb+(Vbgout-VBE3)/Ra＝I0。对于输出电压Vbgout将该等式重新整理为如下。

Vbgout＝Ra*Rb/(Ra+Rb)*I0+Rb/(Ra+Rb)*VBE3

当替代等式(1)中的电流I0时，获得下式。

Vbgout＝Ra*Rb/(Ra+Rb)*(VT*R1*In(n)+Vos/R1)+Rb/(Ra+Rb)*VBE3

根据以上所述，对于Vos的Vbgout的改变范围被表达如下。

DVbgout/dVos＝Ra*Rb/((Ra+Rb)*R1)……(2)

由于微分放大器的偏移，在输出中发生该数量的改变。

本发明的一个目的是提供一种能够产生大约1.2V或更低参考电压的经过温度补偿和供电电压补偿的、并且能够减小微分放大器的偏移电压相关性的带隙类型参考电压产生电路、以及具有该带隙类型参考电压产生电路的半导体集成电路。

从说明书和附图的描述中，将会更加明了本发明的上述和其它目的和新特征。

下面将描述本申请中公开的发明的有代表性的那些的概述。

根据本发明的参考电压产生电路包括带隙部分和输出部分。带隙部分具有：串联在供电电压端子之间的第一电阻和第一双极晶体管；串联在供电电压端子间的第二电阻，第二双极晶体管和第三电阻；以及接收由第一和第二电阻产生的电压的微分放大器。微分放大器的输出被施加到所述两个晶体管的基极。所述输出部分具有具有被施加了微分放大器的输出的基极的双极晶体管、与该晶体管串联的电阻、用于传递在该晶体管内流动的电流的电流镜电路、以及用于将传递的电流转换为电压的电阻和二极管。

用上面所述的装置，从带隙部分中的微分放大器的输出到输入执行负反馈，从而微分放大器的输出成为等于该双极晶体管的基极发射极电压VBE。即使在微分放大器中存在偏移电压，并且微分放大器的输出发生改变，也主要是第一电阻内产生的电压发生改变。因此，根据微分放大器的gm(传导率)和第一电阻的阻值的积(放大率)，微分放大器的输出相对于偏移电压的改变被减小了。

由所述双极晶体管、电阻和电流镜将电压转换为电流，并且进一步，由具有电阻和二极管的输出电路将电流转换为电压，该电压即获得了减小了由偏移电压引起的变化的电压。在串联在输出部分中的电阻和二极管的端子处产生的电压的温度特性彼此相反，从而根据温度改变的电压改变彼此抵消，并且获得了具有低的温度相关性的输出电压。另外，电流镜具有这样的特性，即使供电电压发生波动，电流也不会变化。因此，通过由以所述电阻和二极管构成的输出电路将由电流镜重新产生的电流转换为电压，获得了具有低的供电电压相关性的输出电压。

优选地，电阻与输出部分内用于电流-电压转换的电阻和二极管并联。更优选地，提供了一个启动电路，其具有在参考电压产生电路的操作开始时从/向带隙部分内的第一或第二电阻接收/传递电流，并且在微分放大器的输出升高到预定电压之后，中断接收电流或传递电流的功能。以这种配置，避免了参考电压产生电路稳定于不是输出所希望的输出电压的状态的一种状态的情况，并且可以获得准确的输出电压。

将如下面所述简要描述由本发明的申请中公开的发明的有代表性的一个获得的效果。

根据本发明，可以实现能够产生经过温度补偿和供电电压补偿的大约1.2V或更低参考电压的，并且实现了减小的微分放大器偏移电压相关性的带隙类型的参考电压产生电路。

附图说明

图1是示出了根据本发明的带隙类型参考电压产生电路的第一实施例的电路图。

图2是示出了对第一实施例的带隙类型参考电压产生电路的修改的电路图。

图3是示出了第一实施例的带隙类型参考电压产生电路的输出电压Vbgout的偏移电压相关性的特性图。

图4是示出了此前申请中的一个发明的参考电压产生电路的输出电压的偏移电压相关性的特性图。

图5是示出了根据本发明的带隙类型参考电压产生电路的第二实施例的电路图。

图6是示出了对根据第二实施例的带隙类型参考电压产生电路的修改的电路图。

图7是示出了根据本发明的带隙类型参考电压产生电路的第三实施例的电路图。

图8是示出了对第三实施例的带隙类型参考电压产生电路的修改的电路图。

图9是示出了根据此前申请中的一个发明的参考电压产生电路的配置例子的电路图。

图10A和10B分别是示出了作为图1的实施例的参考电压产生电路的组件的NPN双极晶体管的例子的布局图和截面图。

图11A和11B分别是示出了作为图1的实施例的参考电压产生电路的组件的P沟道MOS晶体管的例子的布局图和截面图。

图12A和12B分别是示出了作为图1的实施例的参考电压产生电路的组件的N沟道MOS晶体管的例子的布局图和截面图。

图13A和13B分别是示出了作为图1的实施例的参考电压产生电路的组件的电阻元件的例子的布局图和截面图。

图14A和14B分别是示出了作为图5的实施例的参考电压产生电路的组件的PNP双极晶体管的例子的布局图和截面图。

具体实施方式

图1示出了根据本发明的参考电压产生电路的第一实施例。

该图中示出的参考电压产生电路具有串联在被施加了诸如1.5V的供电电压Vdd的供电端子和被施加了诸如地电位(0V)的供电电压Vss的供电端子之间的电阻R1和NPN双极晶体管BT1。该参考电压产生电路还具有串联在供电端子间的电阻R2，NPN双极晶体管BT2和电阻R3。电阻R1和R2具有相同的电阻值R0。晶体管BT1和BT2被这样设置，使得发射极的大小具有1∶n的比例。例如选择“10”作为“n”的值。取代将发射极大小设置为1∶n，可以将n个与晶体管BT1相同大小的晶体管并行连接作为晶体管BT2。

另外，提供了微分放大器AMP1，其中将电阻R1和晶体管BT1间的连接节点N1处的电位Vc1施加到非反向输入端子，并且将电阻R2和晶体管BT2间的连接节点N2处的电位Vc2施加到反向输入端子。微分放大器AMP1的输出被施加到晶体管BT1和BT2的基极端子，并且电流I1和I0被传递到晶体管BT1和BT2，从而连接节点N1和N2处的电位Vc1和Vc2成为是相同的(Vc1＝Vc2)。由电阻R1，R2和R3，晶体管BT1和BT2以及微分放大器AMP1，形成用于根据双极晶体管BT1的基极-发射极电压VBE1输出电压的带隙部分11。以这种配置，电流I0与绝对温度成正比例。

为了传递与晶体管BT2的电流I0相同的电流，提供了具有与晶体管BT2相同大小的NPN双极晶体管BT3和电阻R4。在晶体管BT3的集电极侧和供电电压Vdd之间，提供了形成电流镜的P沟道类型MOS晶体管(绝缘栅场效应晶体管)MT1。电阻R4具有与电阻R3相同的参考值R1。栅极和漏极彼此连接的MOS晶体管MT1起电流-电压转换装置的作用。通过将转换的电压施加到作为电流镜的组件的另一个P沟道类型MOS晶体管MT2的栅极端子，MOS晶体管MT1和MT2之间按照所述大小比例(栅极宽度比例)的电流被传递到MOS晶体管MT2。

在该实施例中，通过使得MOS晶体管MT1和MT2具有相同的大小，与MOS晶体管MT1的电流相同的电流被传递到MOS晶体管MT2。电阻R5和所谓的连接有二极管的双极晶体管BT4-其中基极和集电极彼此连接-与MOS晶体管MT2串联在一起。与电阻R5和双极晶体管BT3并行地提供了电阻R6。由晶体管BT3，电阻R4，电流镜(MT1和MT2)，电阻R5和连接有二极管的晶体管BT4构成输出部分12。

在输出部分12中，由与绝对温度和电阻R5和R6的电压成正比例的电流I0(即，Ia和Ib)抵消晶体管BT4的基极-发射极电压VBE0的负温度特性，获得了具有低的温度相关性的输出电压Vbgout。以由MOS晶体管MT1和MT2构成的电流镜重新产生晶体管BT3的电流，并且将其传递到串联电阻R5和连接有二极管的晶体管BT4。由于即使当电流镜的供电电压Vdd波动时该电流也不改变，获得了具有低的供电电压相关性的输出电压Vbgout。

电阻R5和连接有二极管的晶体管BT4可以彼此相反地连接。取代MOS晶体管MT1和MT2，可以使用PNP双极晶体管构成电流镜。由MOS晶体管构成微分放大器AMP1。使用具有由源级被共同连接的一对微分晶体管构成的微分放大器级，连接到该公共源级的恒流源，和连接到微分晶体管的漏极侧的无源元件的电路，或源级接地类型，源级跟随类型等的输出部分连接到微分放大器级的电路。

在图1中的参考电压产生电路中，当微分放大器AMP1中没有偏移电压时，电流流过晶体管BT1和BT2，从而Vc1等于Vc2。在另一方面，当微分放大器AMP1中有偏移电压时，输出Vc发生改变。大体上，Vc1根据表述ΔVc1/ΔVc＝gm*R0改变，并且ΔVc2/ΔVc近乎等于R0/R1，并且Vc相对于偏移电压＝|ΔVc1-ΔVc2|-其近乎等于|ΔVc1|-的改变减小到1/gm*R0。即，通过将由双极晶体管BT1和电阻R1构成的放大器连接到输出，并且将电压反馈回输入以控制偏移电压，认为减少了输出Vc的改变。

在该实施例中，为了由电流镜拷贝在双极晶体管BT2中流动的电流，并且输出其结果，由双极晶体管BT3和具有阻抗值R1的电阻R3将微分放大器AMP1的输出电压Vc转换为电流。为了使得能够在地(Vss)参考点捕捉输出，晶体管BT3的集电极电流被由MOS晶体管M1和M0形成的电流镜返回。通过将返回的电流传递到由电阻Ra和Rb以及连接成二极管的双极晶体管BT4构成的输出电路，获得了通过减小偏移电压的改变而获得的电压。在上面的等式中，gm表示微分放大器AMP1的传导率。

下面，将描述在微分放大器AMP1内存在偏移电压的情况下图1中的参考电压产生电路的操作。

在图1的参考电压产生电路中，当微分放大器AMP1的偏移电压被设置为Vos，并且双极晶体管的反向饱和电流被设置为Is时，Vos＝Vc2-Vc1。根据关系Vc2＝Vdd-I0R0以及Vc1＝Vdd-I1R0，在电阻R1和R2中流动的电流I1和I0间满足关系I1＝I0+Vos/R0。因此，在正向电流在晶体管BT1和BT2中的每一个内的基极和发射极间流动的情况下，晶体管BT1和BT2内的基极-发射极电压VBE1和VBE2表达为如下。

VBE1＝VT*In((I0+Vos/R0)/Is)

VBE2＝VT*In(I0/(n*Is))

微分放大器AMP1的输出电压Vc表达如下。

Vc＝VBE1

＝VBE2+I0*R1

当从上面的表达式中消去VBE1和VBE2后，获得下式。

Vc＝VT*In((I0+Vos/R0)/Is)

＝VT*In(I0/(n*Is))+I0*R1

将上式组织为如下。

VT*In(1+Vos/(I0*R0))＝I0*R1-VT*In(n)

当假设Vos足够小，并且满足关系Vos(I0*R0)＜＜1时，由于In(1+Vos(I0*R0))近乎等于Vos/(I0*R0)，满足下式。

VT*Vos/(I0*R0)＝I0*R1-VT*In(n)

将该表达式重新写为下式。

I0*I0-I0*VT/R1*In(n)-VT*Vos/(R0*R1)＝0

为了了解I0相对于Vos的改变，如下执行对Vos的微分。

2I0*dI0/dVos-VT/R1*In(n)*dI0/dVos-VT/(R0*R1)＝0

将其组织为下式。

dI0/dVos＝VT/(R0*(2I0*R1-VT*In(n)))

通过将通过拷贝I0获得的电流传递到电阻R5，晶体管BT4和电阻R6之间的并联电路产生输出电压Vbgout。因此，当将电阻R5的阻值设置为Ra，将晶体管BT4的基极-发射极电压设置为VBE0，并且电阻R6的阻值是Rb时，根据关系

Ra*(I0-Vbgout/Rb)＝Vbgout-VBE0

获得下面的表达式。

Vbgout＝Ra*Rb/(Ra+Rb)*I0+Rb/(Ra+Rb)*VBE0……(3)

通过正确地设置电阻R5和R6的阻值Ra和Rb以及电流I0，该实施例的参考电压产生电路可以在诸如1.5V供电电压下产生大约1.2V或更低的输出电压Vbgout。例如，在Ra＝26Ω，Rb＝65Ω，并且I0＝20μA的情况下，当假设VBE0＝0.7V时，Vbgout成为近乎等于0.87V。

根据等式(3)，输出电压Vbgout相对于偏移Vos的改变速率dVbgout/dVos表达为如下。

dVbgout/dVos＝Ra*Rb/(Ra+Rb)*dI0/dVos

＝Ra*Rb/(Ra+Rb)*VT/(R0*(2I0*R1-VT*In(n)))

＝Ra*Rb/(Ra+Rb)*1/R1*1(2I0*R/VT-R0/R1*In(n))

＝Ra*Rb/((Ra+Rb)*R1)*1/(2I0*R0/VT-R0/R1*In(n))

其中Ra*Rb/((Ra+Rb)*R1)是与以前的申请中的发明的电路相同的值(参考表达式(2))。因此，当2I0*R0/VT-R0/R1*In(n)＞1时，dVbgout/dVos的改变速率升高。

作为一个例子，考虑I0＝20μA，R0＝25KΩ，R1＝3KΩ，n＝10并且T＝25℃。由于VT＝KT/q近乎是26mV，有下面的表达式。

2I0*R0/VT-R0/R1*In(n)

＝2*20*10^-6*25*10³/26*10^-3-25*10³/3*10³*InI0

＝38.5-19.2

＝19.3＞1

应当理解，可以容易地实现该目标。

另外，在Ra＝26KΩ并且Rb＝65KΩ的情况下，改变速率dVbgout/dVos是0.321。在另一方面，在图9的以前的发明的参考电压产生电路中，在条件近乎与t＝20μA，R1＝3KΩ，n＝10，T＝25℃，Ra＝26KΩ并且Rb＝52KΩ相同的情况下，改变速率dVbgout/dVos是5.777。因此，应当理解，与以前的申请中的发明的电路相比，可以大大地减小输出电压相对于微分放大器的偏移的改变的波动。

在该实施例中，可以在双极集成电路中使用具有垂直结构的普通双极晶体管作为晶体管BT1，BT2和BT3。然而，由于MOS晶体管和双极晶体管被混合安装，该处理是复杂的。因此在该实施例中，使用可以通过CMOS处理形成的晶体管作为晶体管BT1，BT2和BT3。因此，可以简化该处理，并且可以避免成本的增加。电阻R1到R6可以是诸如多晶硅层或扩散层(井)的成形薄膜。

图3示出了图1的实施例的参考电压产生电路内的输出电压Vbgout的偏移电压相关性。作为比较，图4示出了图9的以前申请中的发明的参考电压产生电路内的输出电压Vbgout的偏移电压相关性。应当理解，通过图3和图4间的比较，图3中的梯度较平缓，从而输出电压相对于偏移的改变的波动是小的。由于图3中的坐标轴的比例与图4中的图相比被放大了，应当注意输出电压的波动比它们看上去要小。

图2示出了对图1的实施例的参考电压产生电路的修改。在该修改中，消除了图1的电路中的输出部分内的电阻R6，从而与图1的电路相比，输出电压Vbgout略高。其它配置与图1的电路相同，并且类似地，可以减小输出电压相对于带隙部分内的微分放大器AMP1中的偏移的改变的波动。当等式(3)中Rb＝∞时，获得图2的电路的输出电压Vbgout。在与图1的电路中的描述相类似的Ra＝26KΩ并且I0＝20μA的设置的情况下，当假设VBE0是0.7V时，如果Rb＝∞，Ra＜＜Rb。Ra+Rb可以近似为Rb，从而等式(3)可以修改为如下。

Vbgout＝Ra*I0+VBE0

结果，Vbgout近乎等于1.22V。

图5示出了根据本发明的参考电压产生电路的第二实施例。在第二实施例中，取代NPN晶体管使用PNP晶体管作为第一实施例中的晶体管BT1，BT2和BT3。取代P沟道MOSFET使用N沟道MOSFET作为MOS晶体管MT1和MT2。

根据该改变，为了反转图1的实施例内的电位关系，在供电电压Vdd侧上提供了晶体管BT1，BT2和BT3以及电阻R3和R4，并且在供电电压Vss侧上提供了电阻R1和R2以及晶体管MT1和MT2。另外，使用了使用P沟道MOS晶体管作为微分输入晶体管的电路作为微分放大器AMP1。由于第二实施例的参考电压产生电路的操作原理与图1的实施例的参考电压产生电路相同，将不重复该操作的详细描述。

图6示出了对图5的第二实施例的参考电压产生电路的修改。在该修改中，省略了图5的电路中的输出部分内的电阻R6，并且输出电压Vbgout略微低于图5的电路。类似地，可以减小输出电压相对于微分放大器的偏移中的改变的波动。

图7示出了根据本发明的参考电压产生电路的第三实施例。在第三实施例中，给具有与第一实施例类似的配置的参考电压产生电路10增加启动电路20，以避免当参考电压产生电路10开始操作时，操作稳定于不希望的操作点，并且不能获得所希望的输出电压的状况。

启动电路20具有MOS晶体管MT3，其源级端子连接到参考电压产生电路10中的电阻R2和晶体管BT2间的连接节点N2，并且用于接收来自电阻R2的不通过晶体管BT2的电流，以及起用于晶体管MT3的开/关控制的比较器的作用的微分放大器AMP2。启动电路20还具有由电阻R7和R8构成的用于将参考电压Vref施加到微分放大器AMP2的电阻分压电路21，用于基于控制电流Ibs接收来自MOS晶体管MT3以及电阻分压电路21的电流的电流镜电路22，以及与电阻R7和R8并联提供的用于保护的连接有二极管的晶体管BT5。

将由电阻分压电路21产生的参考电压Vref施加到微分放大器AMP2的非反向输入端子，将参考电压产生电路10的节点N1处的电位施加到微分放大器AMP2的反向输入端子。由连接有二极管的MOS晶体管MT4，MOS晶体管MT5和MT6形成电流镜电路22，连接有二极管的MOS晶体管MT4的栅极和漏极彼此连接，并且将控制电流Ibs转换为电压，在MT5和MT6中将与MOS晶体管MT4的栅极电压相同的电压施加到栅极上。在第三实施例中，MOS晶体管MT4到MT6是N沟道类型。

在启动参考电压产生电路10之前，没有电流在电阻R1内流动，从而节点N1处的电位Vc1处于Vdd电平。因此，微分放大器AMP2的输出Vol为低电平。在参考电压产生电路10启动的情况下，首先，控制电流被传递到启动电路20。通过由微分放大器AMP2的输出Vol导通的MOS晶体管MT3将电流传递到电阻R2，并且节点N2处的电位Vc2下降。因此，微分放大器AMP1的输出Vc改变为高电平，晶体管BT1到BT3导通，并且电流在电阻R1和R2内流动。

在该状态下，节点N1处的电位Vc1变为比由电阻分压电路21产生的参考电压Vref低，插入微分放大器AMP2的输出Vol，并且用于旁路的MOS晶体管MT3截止。这使得参考电压产生电路10进入等同于没有启动电路20的状态的状态，预先假设的所希望数量的电流I0和I1在电阻R1和R2内流动，并且输出所希望的电压Vbgout。一旦参考电压产生电路10转换到这种状态，即使控制电流Ibs中断，参考电压产生电路10也可保持正常操作。因此，控制电流Ibs可被用作电流脉冲。

在第三实施例的启动电路20中，用于接收来自参考电压产生电路10的电流的MOS晶体管MT3被连接到电阻R2和晶体管BT2间的连接节点N2。可替换地，可将MOS晶体管MT3连接到电阻R1和晶体管BT1间的连接节点N1。在该情况下，将电阻R2和晶体管BT2间的连接节点N2处的电位Vc2施加到微分放大器AMP2的反向输入端子。

图8示出了对具有图7的启动电路的参考电压产生电路的修改。在该修改中，在供电电压Vdd侧而不是地电位Vss侧提供用于将电流传递到用于产生微分放大器AMP2的参考电位Vref的分压电阻R7和R8的MOS晶体管MT7。为了将在形成电流镜的MOS晶体管MT4-控制电流Ibs流向MOS晶体管MT4-和MOS晶体管MT5内流动的电流送回，提供了具有MOS晶体管MT8和MT7的第二电流镜电路23。将由电流镜电路23传递到MOS晶体管MT7的电流传递到分压电阻R7和R8。因为该修改中的启动电路的功能和操作与图7中的启动电路近乎相同，不再重复详细的描述。

在该修改中，可以将用于从参考电压产生电路10吸取电流的MOS晶体管MT3连接到电阻R1和晶体管BT1间的连接节点N1。在图7和8中，示出了具有与图1中所示的类似配置的参考电压产生电路10。然而，本发明还可以应用于使用图2，5或6中所示的参考电压产生电路10的情况。

当将本发明应用于使用图5和6中所示的参考电压产生电路10的情况时，在供电电压Vdd侧而不是地电位Vss侧上提供构成电流镜的MOS晶体管MT4到MT6。MOS晶体管MT3被连接到电阻R2和晶体管BT2间的连接节点N2，并且由微分放大器AMP2操作控制开/关，从而将电流传递到电阻R2。

在使用MOS晶体管和双极晶体管的参考电压产生电路中，在使用双极晶体管作为图9中所示的二极管的情况下，设备的放大系数可能是低的。因此，可以使用可以通过CMOS处理形成的所谓的水平类型双极晶体管，其中操作电流主要在衬底平面方向内流动。

在另一方面，在如同本发明的实施例的参考电压产生电路中使用双极晶体管BT1到BT3作为放大元件的情况下，该设备的放大系数优选地高到某个程度。因此，希望使用所谓的垂直双极晶体管，其中操作电流主要在衬底的垂直方向内流动。通过不同于CMOS集成电路的处理形成一般的垂直双极晶体管。本发明的实施例中的参考电压产生电路使用可以由CMOS处理形成的垂直双极晶体管。下面，将描述这种垂直双极晶体管的结构。

图10A和10B示出了用作形成图1的实施例的参考电压产生电路的晶体管BT1到BT3的NPN双极晶体管的例子。图11A和11B示出了用作图1中的晶体管MT1，MT2等的P沟道MOS晶体管的例子。图12A和12B示出了作为图1中的微分放大器AMP1的组件的N沟道MOS晶体管的例子。

如图10B中所示，NPN双极晶体管具有在由单晶硅等制成的半导体衬底31内形成的N型隐埋区域32，在隐埋区域32上形成的N型区域33和P型区域34，在N型区域33的表面内形成的N型区域35，以及在P型区域34的表面内形成的N型区域37。

在该实施例中，半导体衬底31为P型。隐埋区域32起集电极区域的作用，并且N型区域33与隐埋区域32接触，并且起集电极上拉区域的作用。P型区域34起基极区域的作用，并且N型区域37起发射极区域的作用。另外，N型区域35起集电极上拉区域(33)的接触层的作用，并且P型区域36起基极区域(34)的接触层的作用。

以相同的处理与N型井区域43同时形成作为集电极上拉区域的N型区域33，在N型井区域43中形成图11B中所示的P沟道MOS。以相同的处理与P型井区域44同时形成作为基极区域的P型区域34，在P型井区域44中形成图12B中所示的N沟道MOS晶体管。

以相同的处理与作为图11B中所示的P沟道MOS晶体管的源级/漏极区域的P型扩散区域46同时地形成作为基极接触层的P型区域36。以相同的处理与作为图12B中所示的N沟道MOS晶体管内的源级/漏极区域的N型扩散区域45同时地形成作为集电极接触层的N型区域35和作为发射极区域的N型区域37。

形成N型隐埋区域32的处理是不包括在传统的一般CMOS处理中的处理。具体地，将N型杂质注入到P型半导体衬底31的表面上。此后，通过晶膜生长形成用作N型井区域43和P型井区域44的半导体层。将N型杂质注入作为N型井区域43的一部分，或将P型杂质注入作为P型井区域44的一部分。此后，形成晶体管的区域35，36和37。

如图10A中所示，形成作为集电极上拉区域的N型区域33，从而包围作为基极区域的P型区域34，并且在作为基极区域的P型区域34的中央形成作为发射极区域的N型区域37。在图10A中，CH1，CH2和CH3分别代表集电极电极，基极电极和发射极电极内的接触孔。

在图11A和11B中，N型区域45C是成为与一个电极接触的接触层的区域，将用于反向偏压PN结的供电电压Vdd施加到该电极，以便施加到作为P型MOS晶体管的后栅极的N型井区域43。在图12A和12B中，P型区域46C是成为与一个电极接触的接触层的区域，将用于反向偏压PN结的地电位Vss施加到该电极，以便施加到作为N型MOS晶体管的后栅极的P型井区域44。

如图11A和11B以及图12A和12B所示，在该实施例中，在分别形成P沟道MOS晶体管和N沟道MOS晶体管的N型井区域43和P型井区域44下形成N型绝缘区域42。然而，可以不提供N型绝缘区域42。通过在MOS晶体管的一部分中提供N型绝缘区域42并且施加预定的电位，可以减少在衬底内流动的漏电流。以与作为双极晶体管的集电极的N型隐埋区域32相同的处理形成MOS晶体管的该部分中的N型绝缘区域42。

图13A和13B示出了构成参考电压产生电路的图1中的电阻R1到R6的例子。如图13A和13B所示，通过以热氧化等在形成在半导体衬底31上的N型井区域53的表面上形成绝缘膜59诸如氧化硅膜(SiO2)，构成电阻R1到R6，并且在绝缘膜59上形成多晶硅层58。可以用与作为图11B中所示的P沟道晶体管以及图12B中所示的N沟道MOS晶体管的栅极电极的多晶硅层48相同的处理形成多晶硅层58。

为了获得所希望的薄膜电阻，多晶硅层58的杂质浓度可以不同于作为栅极电极的多晶硅层48。例如，在作为MOS晶体管的栅极电极的多晶硅层48中，在用于形成源级/漏极区域的离子植入时注入杂质，从而降低电阻。通过掩盖多晶硅层58作为在绝缘膜59上形成的电阻，从而在离子植入时不将杂质注入多晶硅层58，可以使得杂质浓度彼此不同。

在N型井区域53的一部分中形成的N型区域55是用作接触层的区域，该接触层与一个电极接触，将反向偏压PN结的供电电压Vdd施加到该电极从而施加到N型井区域53。通过固定N型井区域53的电位，N型区域55具有防止作为电阻的多晶硅层58和衬底间的寄生电容的电容值由于施加到该电阻上的电压而波动的功能。

图14A和14B示出了构成图5的参考电压产生电路的用作晶体管BT1到BT3等的PNP双极晶体管的例子。

如图14B所示，PNP双极晶体管具有形成在由单晶硅等构成的半导体衬底31内的P型隐埋区域32’，形成在隐埋区域32’上的N型区域34’，形成在P型区域33’的表面内的P型区域35’，以及形成在N型区域34’的表面内的N型区域36’和P型区域37’。

在该实施例中，半导体衬底31为N型。隐埋区域32’起集电极区域的作用，并且将P型区域33’连接到隐埋区域32’，并且起集电极上拉区域的作用。N型区域34’起基极区域的作用，并且P型区域37’起发射极区域的作用。另外，P型区域35’起集电极上拉区域(33’)的接触层的作用，并且N型区域36’起基极区域(34’)的接触层的作用。

以与P型井区域44-在其中形成图12B中所示的N沟道MOS晶体管-相同的处理并且与之同时形成作为集电极上拉区域的P型区域33’。以与N型井区域43-在其中形成图11B中所示的P沟道MOS晶体管-相同的处理并且与之同时形成作为基极区域的N型区域34’。

以与作为图12B中所示的N沟道MOS晶体管的源级/漏极区域的N型扩散区域45相同的处理并且与之同时形成作为基极接触层的N型区域36’。以与作为图11B中所示的P沟道MOS晶体管的源级/漏极区域的P型扩散区域46相同的处理并且与之同时形成作为集电极接触层的P型区域35’和作为发射极区域的P型区域37’。

虽然已经基于实施例具体描述了发明人此处实现的本发明，显然，本发明不限于这些实施例，而是可以被不同地修改而不脱离本发明的要旨。例如，取代形成参考电压产生电路的输出部分的连接有二极管的双极晶体管，可以使用PN结二极管。取代MOS晶体管MT1到MT6，可以使用双极晶体管。

本发明可以广泛地用于具有参考电压产生电路和应用了参考电压产生电路的电子电路的半导体集成电路。

根据本发明的参考电压产生电路有效地用于产生其中具有A/D转换器或D/A转换器的模拟集成电路中的A/D转换器或D/A转换器所需的参考电压的电路。它还可以用于产生比较器中所使用的比较电压的电路。

Claims (16)

1、一种具有带隙部分和输出部分的参考电压产生电路，

其中所述带隙部分具有：串联在第一供电电压端子和第二供电电压端子之间的第一电阻和第一双极晶体管；串联在第一供电电压端子和第二供电电压端子之间的第二电阻、第二双极晶体管和第三电阻；以及接收由第一和第二电阻产生的电压的微分放大器，

其中第一电阻的一端连接到第一供电电压端子，第一双极晶体管连接到第二供电电压端子，第二电阻的一端连接到第一供电电压端子，第三电阻的一端连接到第二供电电压端子，第二双极晶体管连接在第二和第三电阻之间，

其中将第一电阻和第一双极晶体管间的连接点处的电位施加到所述微分放大器电路的第一输入端子，将第二电阻和第二双极晶体管间的连接点处的电位施加到所述微分放大器电路的第二输入端子，将微分放大器的输出施加到第一和第二双极晶体管的基极，并且

其中所述输出部分具有被施加了所述微分放大器的输出的基极的第三双极晶体管，与第三双极晶体管串联的第四电阻，用于传输在第三双极晶体管内流动的电流的电流镜电路，以及用于将传输的电流转换为电压的串联的第五电阻和结类型无源元件。

2、如权利要求1的参考电压产生电路，其中第一和第二电阻具有相同的阻值，第三和第四电阻具有相同的阻值，并且第二和第三双极晶体管包括相同大小的发射极。

3、如权利要求2的参考电压产生电路，其中第六电阻与串行连接的第五电阻和所述结类型无源元件并联。

4、如权利要求1到3中任意一个的参考电压产生电路，

其中所述电流镜电路具有与第三双极晶体管串联的连接有二极管的第一MOS晶体管，以及具有被施加了与第一MOS晶体管的栅极电压相同的电压的栅极端子的第二MOS晶体管，并且

其中由MOS晶体管构成所述微分放大器。

5、如权利要求4的参考电压产生电路，

其中第一、第二和第三双极晶体管是NPN型双极晶体管，并且

其中第一和第二MOS晶体管是P沟道型MOS晶体管。

6、如权利要求4的参考电压产生电路，

其中第一、第二和第三双极晶体管是PNP型双极晶体管，并且

其中第一和第二MOS晶体管是N沟道型MOS晶体管。

7、如权利要求6的参考电压产生电路，其中所述输出部分内的结类型无源元件是连接有二极管的双极晶体管，其中基极端子和集电极端子彼此耦合。

8、如权利要求6的参考电压产生电路，其中所述输出部分中的结类型无源元件是PN结二极管。

9、如权利要求1到8中任意一个的参考电压产生电路，还包括启动电路，其具有在所述参考电压产生电路的操作开始时从/向所述带隙部分内的第一或第二电阻接收/传递电流，并且在所述微分放大器的输出升高到预定电平之后中断接收电流或传递电流的功能。

10、一种半导体集成电路，其内具有根据权利要求1到9中的任意一个的参考电压产生电路以及A/D转换器或D/A转换器，其中将由所述参考电压产生电路产生的电压作为参考电压提供给所述A/D转换器或D/A转换器。

11、一种半导体集成电路装置，其内具有参考电压产生电路，

其中所述参考电压产生电路具有带隙部分和输出部分，

其中所述带隙部分具有：串联在第一供电电压端子和第二供电电压端子之间的第一电阻和第一双极晶体管；串联在所述第一供电电压端子和第二供电电压端子之间第二电阻、第二双极晶体管和第三电阻；以及接收由第一和第二电阻产生的电压的微分放大器，

其中第一电阻的一端连接到第一供电电压端子，第一双极晶体管连接到第二供电电压端子，第二电阻的一端连接到第一供电电压端子，第三电阻的一端连接到第二供电电压端子，第二双极晶体管连接在第二和第三电阻之间，

其中将第一电阻和第一双极晶体管间的连接点处的电位施加到所述微分放大器电路的第一输入端子，将第二电阻和第二双极晶体管间的连接点处的电位施加到所述微分放大器电路的第二输入端子，将微分放大器的输出施加到第一和第二双极晶体管的基极，并且

其中所述输出部分具有被施加了所述微分放大器的输出的基极的第三双极晶体管，与第三双极晶体管串联的第四电阻，用于传输在第三双极晶体管内流动的电流的电流镜电路，以及用于将传输的电流转换为电压的串联的第五电阻和结类型无源元件，

其中所述微分放大器包括作为无源元件的N沟道型MOS晶体管和P沟道型MOS晶体管，并且

其中第一、第二和第三双极晶体管中的每一个具有作为集电极区域的隐埋的半导体区域，并且被形成为垂直晶体管，该垂直晶体管中操作电流主要在垂直于衬底的方向上流动，并且至少发射极区域是由与形成为N沟道型MOS晶体管或P沟道型MOS晶体管的源级/漏极区域的半导体区域的处理相同的处理形成的半导体区域。

12、如权利要求11的半导体集成电路装置，其中作为第一、第二和第三双极晶体管中的每一个内的基极区域的半导体区域是由与形成井区域的处理相同的处理形成的，在所述井区域中形成所述N沟道型MOS晶体管或P沟道型MOS晶体管的源级/漏极区域。

13、如权利要求11的半导体集成电路装置，

其中第一、第二和第三双极晶体管是NPN型双极晶体管，

其中提供作为集电极上拉区域的半导体区域，其连接到作为第一、第二和第三双极晶体管中的每一个的集电极区域的隐埋半导体区域，

其中作为第一、第二和第三双极晶体管中的每一个中的基极区域的半导体区域是由与形成P型井区域的处理相同的处理形成的，在所述P型井区域内形成所述N沟道型MOS晶体管的源级/漏极区域，并且

其中作为所述集电极上拉区域的半导体区域是由与形成N型井区域的处理相同的处理形成的N型半导体区域，在所述N型井区域中形成所述P沟道型MOS晶体管中的源级/漏极区域。

14、如权利要求11的半导体集成电路装置，

其中第一、第二和第三双极晶体管是PNP型双极晶体管，

其中提供作为集电极上拉区域的半导体区域，其连接到作为第一、第二和第三双极晶体管中的每一个的集电极区域的隐埋半导体区域，

其中作为第一、第二和第三双极晶体管中的每一个中的基极区域的半导体区域是由与形成N型井区域的处理相同的处理形成的N型半导体区域，在所述N型井区域中形成P沟道型MOS晶体管的源级/漏极区域，并且

其中由与形成P型井区域的处理相同的处理形成作为所述集电极上拉区域的半导体区域，在所述P型井区域中形成所述N沟道型MOS晶体管中的源级/漏极区域。

15、如权利要求11到14中的任意一个的半导体集成电路装置，其中在井区域和半导体衬底间提供由与作为所述双极晶体管的集电极区域的隐埋半导体区域的处理相同的处理形成的半导体区域，在所述井区域中形成所述N沟道型MOS晶体管和所述P沟道型MOS晶体管中的每一个的源级/漏极区域。

16、如权利要求11到15中的任意一个的半导体集成电路装置，其中所述第一到第五电阻以形成在半导体衬底的一个表面上的绝缘膜上的导电层制成，并且所述导电层由与所述N沟道型MOS晶体管和P沟道型MOS晶体管的栅极电极的导电层的材料相同的材料制成。

Images