[go: up one dir, main page]

CN1878155A - 用于全双工多电平脉波振幅调变系统及盲激活接收器 - Google Patents

用于全双工多电平脉波振幅调变系统及盲激活接收器 Download PDF

Info

Publication number
CN1878155A
CN1878155A CN 200510074959 CN200510074959A CN1878155A CN 1878155 A CN1878155 A CN 1878155A CN 200510074959 CN200510074959 CN 200510074959 CN 200510074959 A CN200510074959 A CN 200510074959A CN 1878155 A CN1878155 A CN 1878155A
Authority
CN
China
Prior art keywords
transmission rate
receiver
error
derivative
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510074959
Other languages
English (en)
Inventor
曾庆义
严明洲
柯瑞泰
蔡昆颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RDC Semiconductor Co Ltd
Original Assignee
RDC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RDC Semiconductor Co Ltd filed Critical RDC Semiconductor Co Ltd
Priority to CN 200510074959 priority Critical patent/CN1878155A/zh
Publication of CN1878155A publication Critical patent/CN1878155A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提供一种用于全双工多准位PAM系统的新颖接收器,该接收器利用模拟数字转换器(ADC),具有弹性设定成(Ns+1)/Ns的取样速率,其中该Ns为等于或大于1的整数;分数间隔回波消除器用于消除在ADC输出的回波;使用高于传输速率的分数取样速率也能使时序恢复的功能在数字域实施,并避免使用复杂的模拟相未选择电路的需要;该接收器借由使用具有单一主阀以及柔级别切划器的判决反馈均衡器而达成快速且盲的激活。可使用导数信道估计最佳地定位时序相位。一旦达成“开眼”状态,信道等化切换成使用误差回馈均衡器的线性等化,以减轻与判决反馈均衡器关联的误差传播问题。

Description

用于全双工多电平脉波振幅调变系统及盲激活接收器
技术领域
本发明是关于全双工多电平脉波振幅调变(PAM)系统用的设备以及方法,特别是关于解变适用于全双工千兆位以太网络(Gigabit Ethernet)收发器中的全双工多电平PAM系统的设备以及方法。
背景技术
已提出应用在千兆位(后将称为超高速)以太网络收发器实施中的全双工多电平脉波振幅调变(full-duplex multi-level Pulse AmplitudeModulation)用的各种接收器结构在例如美国专利案号6,771,752以及6,731,692以及由Agere Systems在2003公开名称为「IntelliRate结构」的刊物中。这些结构均利用正好等于传输速率(fb)或两倍传输速率(2fb)的取样率。使用传输速率取样需要在模拟数字转换器(ADC)输出的最佳时序相位位置取样接收的信号,故在模拟域中需要复杂的相位选择。在上述「IntelliRate结构」的刊物中,借由加倍ADC速度并使用数字均衡器来补偿时序相位不对准与信道失真,可移除掉模拟相位选择电路。虽然移除相位选择电路减低了模拟电路的复杂度,使用加倍的ADC速度却无可避免地增加ADC的复杂度。例如,超高速以太网络的传输速率为125MHz,实现具有高位分辨率的250MHz ADC是非常困难的。因此,需要一种具有弹性取样率的接收器结构,能够排除复杂模拟相位选择电路的使用,同时不加倍ADC的速度。
再者,对于全双工PAM系统而言,一部分发送信号会自混合(hybrid)电路回波(echo)至接收器的前端。必须在接收信号解调变前消除此回波,此问题已于1984年由Werner,J.-J.在IEEE通信特定领域的期刊中发表名称为「消除回波的4800bit/s全双工DDD调制解调器」文章中提出了解决方式。针对此文中现有传输速率接收器的结构,使用了传输速率的数字回波消除器消除ADC之后的回波。此将在本发明随后将详细说明的接收器结构中由一分数传输速率的数字回波消除器取代。分数传输速率回波消除器具有移除与回波耦合的频带外噪声的能力,因此比传输速率回波消除器更能提供较佳噪声性能。
通常在回波消除后,在信道等化能够实施之前,必须在正确的时序相位取样接收信号,以在均衡器的输出获得最佳信号对噪声的性能。在接收器激活阶段时,接收器是全“盲”的,意指其无法在正确时序取样信号且无正确的均衡器系数来等化信道失真。现有作法使用具有柔级别切划器(soft-level slicer)的判决反馈均衡器(Decision FeedbackEqualizer;DFE)来有效地达成“盲”激活,但这种结构在接收器操作于较严重噪声的环境下时,具有因为判决误差而产生误差传播问题。已有提出借由结合DFE以及维特比(Viterbi)译码器减少这种误差效果,如2001年由Erich F.Haratsch发表在固态电路IEEE期刊中名称为「用于1000BASE-T超高速以太网络的1Gb/s接合均衡器与交织译码器」的文章以及上述两篇美国专利案号6,771,752以及6,731,692。但这种结合DFE以及维特比译码器的实施仍然很复杂。因此,在接收器中进一步需要一种能快速盲激活的等化方法,同时能解决传统DFE具有的误差传播问题。
发明内容
为克服上述现有技术的缺点,本发明提供一种适用于全双工多电平脉幅调变收发器的接收器包括:模拟数字转换器(ADC),转换接收到的该模拟信号到具有分数传输速率的数字取样;数字重取样器,将具有任意时序相位的分数传输速率的取样转换成传输速率的资料取样以及传输速率的导数取样,该两个取样均位于最佳时序相位;等化单元,接收该传输速率资料取样以适应性地以传输速率执行信道等化;以及时序恢复回馈单元,接收该传输速率的资料取样,借由接收该传输速率导数取样以及来自该等化单元的输出,适应性定位该最佳时序相位并输出该时序相位的估计回该数字重取样器。
另外,本发明的等化单元包括具有固定在一主线阀的判决反馈均衡器,以及由适应性级别控制的柔级别切划器,根据将该切划器输出点分布与在该远程发送端关于此分布的演绎信息来更新该适应性级别。
本发明提出一种接收器结构,利用具有(Ns+1)/Ns·fb速率的ADC来取样模拟加上了在混合电路接收端的回波的模拟接收信号。(Ns+1)/Ns分数间隔的数字回波消除器用于消除在ADC输出的回波。回波消除器是从以传输速率取样时脉操作的发送器来本地发送符号所驱动。使用最小均数平方(LMS)适应性算法适应性地调整回波消除器的系数,以最小化回波残余。
在从接收信号移除掉回波后,使用一数字重取样器调整时序相位,以最大化在均衡器输出的信号对噪声比,其中最佳时序相位是从一时序恢复锁相(PLL)回馈回路反还地计算而得。借由适当调整在时序恢复PLL回馈回路中的相位,数字重取样器也能有效地将取样率从(Ns+1)/Ns·fb转换到fb,使得信道等化能在传输速率下操作。传输速率均衡器的使用较为简单,且只要能从时序恢复PLL回馈回路恢复最佳时序相位其性能接近较复杂的分数间隔均衡器。由于时序恢复PLL回路以及重取样器两者皆系数位地实施,可正确地重新产生具有最佳时序相位的传输速率的取样,因此能确保传输速率均衡器的性能。
该数字重取样器包括一有限脉冲响应(FIR)多项式结构,能够同时以相同时序计算对应的导数(derivative)取样。导数取样序列包括能够被提取的时序信息,借由线性结合一切划器的导数信道估计器,以最小均数平方的方式估计该序列。接着由导数信道估计器的系数导出时序相位误差,其中在统计上而言,当在主线(main cursor)位置的信道响应的第一阶导数驱使成为零时,则定义了零时序误差。将时序相位误差提供给时序恢复PLL电路以产生最佳时序相位位置的估计。该时序恢复PLL电路的回路借由将新的时序相位估计反馈回数字重取样器而完成,因而产生与此新时序相位的传输速率取样以及导数取样,在下次重复中分别用于等化以及导数信道估计器。
本发明的接收器的信道均衡器有两种操作模式。第一模式,将称为激活盲等化(Blind Equalization;BEQ),使用具有柔级别切划器的判决反馈均衡器以确保快速的盲激活。判决反馈均衡器以及导数信道估计器的收敛绝大部分取决于切划器输出的正确判决的机率。可借由使用主线阀用的单一权重系数以及利用关于在远程发送端发送的PAM各级机率的演绎的(a priori)信息的柔级别切划器来实现快速盲激活。此机率信息用于适应性调整柔级别切划器的决定范围,以确保正确决定的机率维持在可接受程度。针对超高速以太网络的训练模式中所用的三级PAM,短与长缆线长度皆观察出一致的快速盲动。为减轻DFE的误差传播问题,信道等化于是切换至第二模式,称为在开眼后的线性等化(Linear EQualization After Eye Open;LEQ),利用线性均衡器串联一误差回馈均衡器(EFE)。一旦观察到DFE以及时序回路的收敛,LEQ分支变成激活的,且LEQ以及EFE系数已经训练。在训练一开始时,在LEQ分支中的硬级别将不会产生在可接受机率内的正确决定。因此,BEQ维持动作的且柔级切化器输出用来计算LEQ分支的切划器误差,进行均衡器系数更新。一旦检测到硬级别切划器输出产生在可接受机率的正确决定时,可停止BEQ分支且令LEQ分支进入决定导向支操作,使用硬级别切划器输出来计算切划器误差。EFE的角色为补偿由线性均衡器产生的噪声增强。虽然不正确的切划器决定也会影响EFE的性能,相对于DFE方式,已大幅降低误差传播问题,其中EFE长度通常很短,且在提供给EFE时可利用一硬限制器限制切划器误差。
附图说明
图1显示根据本发明实施例的超高速以太网络收发器中接收架构的方块图;
图2显示根据本发明实施例的(Ns+1)/Ns传输速率分数间隔回波消除器的方块图;
图3显示根据本发明的数字重取样器的实施例;
图4显示根据本发明实施例的盲等化(BEQ)分支;
图5显示根据本发明实施例的线性等化(BEQ)分支;
图6显示2至1多任务器,选择柔切划器输出或硬切划器输出之一作为接收器符号决定;
图7显示根据本发明实施例的导数通道估计器;
图8显示根据本发明实施例的时序恢复PLL电路;
图9显示产生传输速率以及(Ns+1)/Ns传输速率两者以分别驱动DAC以及ADC的频率合成器方块图;
图10显示主控与从属模式的典型训练顺序;
图11说明主控以及从属模式的时序相位以及均衡器系数的细节训练序列的流程图;以及
图12显示已知噪声预估方式以及本发明的误差回馈均衡器方式的误差讯号定义之间的不同。
具体实施方式
实施例
如图1所示,本发明的接收器结构1包括混合器10、模拟数字转换器(ADC)11、分数间隔回波消除器12、数字重取样器13、本地/远程时脉产生器14、时序恢复PLL电路15、盲等化(BEQ)分支16、线性等化(LEQ)分支17以及2至1多任务器(Mux)18以及导数通倒估计器19。
BEQ分支16包括判决反馈均衡器161以及柔级别切划器162,其中LEQ分支17包括线性均衡器171、误差回馈均衡器172、硬级切划器173以及误差级别硬限制器174。这两分支的说明见后。
ADC 11的取样率弹性地设定为(Ns+1)/Ns乘以传输速率,其中Ns为等于或大于1的整数。因此,当选择Ns为1时取样率等于2倍传输速率,当Ns变成正无限时取样率等于传输速率。借由选择Ns在(1,∞)的范围内,该结构采用了介fb于2fb之间的分数传输速率取样。分数传输速率的使用提供过取样因素,允许时序相位选择在数字域执行,因此无需模拟相位选择电路且不会加倍ADC速度。因为具有设定Ns为参数的弹性,可设定落在传输速率以及两倍传输速率之间适当的ADC速率,以达成最佳设计交换(trade-off),减低模拟电路复杂度。例如,若Ns选择为5,本发明的结构针对超高速以太网络的ADC速度要求为150MHz,其大幅低于具有2fb取样率的接收器中所需的250MHz,同时具有无需复杂的模拟相位选择电路的优点。
在超高速以太网络中,收发器本身可分成主控以及从属模式。主控模式收发器的本地时脉是作为全双工系统的时序参考。从属模式收发器必须使用该时序参考来发送并接收符号。由于此不同点,主控以及从属模式的训练序列不同处在于回波消除器、均衡器以及时序恢复PLL电路的训练顺序不同,如图10所示。首先全双工系统以半多任务模式操作,其中仅主控者发送而从属者维持安静。主控者在其半多任务模式中训练其回波消除器,而同时从属者训练其均衡器以及时序同步化。一旦主控者收敛其回波消除器以及从属者收敛其均衡器以及时序同步化时,从属者开始发送信号。主控者接着开始其均衡器以及时序训练,同时从属者训练其回波消除器。如图10所示,当两边都完成训练后,主控者以及从属者两者都进入到全双工资料模式。
图2细节显示(Ns+1)/Ns传输速率分数间隔回波消除器12结构。在回波消除器训练模式期间,在回波消除器阀延迟线中移动发送符号移。由于是以传输速率发送符号,而同时回波消除器12在(Ns+1)/Ns传输速率下操作,此移动每(Ns+1)个时脉周期暂停以匹配两种速率。(Ns+1)组的回波消除器权重系数用于线性地以循环方式与阀延迟线中的资料取样结合。权重系数的每一组对应针对(Ns+1)时序相位之一的回波路径估计。现有的LMS算法是用于调整权重系数,如图2右下角所示。各线性结合器基本电路的系数更新可以下列表达:
hec(m+1)=hec(m)+αecx(m)b(m)
其中,αec为步阶尺寸。信号x(m)由下给出:
x(m)=r(m)-ec(m)
其为ADC输出,r(m),减去来自回波消除器输出的估计回波,ec(m),并提供给数字重取样器13作进一步处理。该分数传输速率回波消除器移除与回波耦合的频带外噪声的能力,因此比传输速率回波消除器更能提供较佳噪声性能。
图11显示主控以及从属模式中均衡器以及时序相位/频率偏移量的训练状态图。在此训练初期,CLK_SEL设定为本地的,而SLICER_SEL设定为SOFT(柔)无论收发器在主控或从属模式。盲激活时序以及等化(BEQ)的程序接着开始。回波在此训练中具有微小或无影响,因为主控模式收发器在ADC输出消除回波,以及从属模式收发器的发送器为安静(不发送)。
在此BEQ训练模式中,数字重取样器13、判决反馈均衡器171、柔级别切划器172、导数信道估计器19、时序恢复PLL电路15共同运作,以在BEQ训练阶段收敛到“开眼”的状态。如图3所示,无回波接收信号x(m)是输入到数字重取样器13。数字重取样器13包括速率调整器131、FIR滤波库132以及多项式结合器133。该简单的速率调整电路131是用于移动一个或两个x(m)取样至FIR滤波库132的阀延迟线中。由时序恢复PLL电路15产生的1位索引I(n)是用于指示此移动,其中当I(N)=0时对应移动一个取样,而当I(n)=1时,对应移动两个取样。注意到在速率调整电路131之前的所有电路是以(Ns+1)/Ns传输速率操作,在速率调整电路131之后以传输速率操作。该FIR滤波库132具有多项式结构形式,如由Farrow,C.W.1988年在IEEE国际座谈会电路系统中名称为「连续地可变量位延迟组件」的文章所述,其中可同时计算出具有相同时序相位的对应导数取样,而无需增加许多额外的电路,如图3所示。若xb(n)为Lx1向量,其第i个元件对应FIR滤波库132的阀延迟线中的第i个元件,而FIR滤波库132的L输出由下表示:
x i ( n ) = h i T x b ( n ) , i = 0,1 , KL - 1
其中
h i = h i 0 h i 1 M h i , L - 1
为Lx1向量,包括在FIR滤波库132中第i个滤波器的固定的权重系数以及上标的T代表向量/矩阵移项(transpose)操作。该多项式结合器133取得来自FIR滤波库132的L输出,以及时序恢复PLL电路15在各传输速率时脉产生的由(n)代表的相位位置,计算资料取样以及导数取样如下:
y ( n ) = Σ i = 0 M - 1 x i ( n ) μ i ( n ) , y ′ ( n ) = Σ i = 0 M - 1 i x i ( n ) μ ( i - 1 ) ( n )
将资料取样y(n)接着提供给均衡器区,且将导数取样y’(n)提供给导数信道估计器19。
如图4所示,判决反馈均衡器16包括前馈与回馈阀两者。主阀位置假设处于D延迟,以及动应权重系数固定在一。输入到柔级别切划器接着由下给出:
s ( n ) = y ( n - D ) - Σ i = 0 D - 1 y ( n - i ) h i ffe ( n ) - Σ i = 1 N a ~ ( n - i ) h i dfe ( n )
柔级别切划器决定范围设定成{0,±A(n),±2A(n),K}。借由假设三级PAM可轻易理解到的设定A(n)的设定,而更多级的归纳则不在此赘述。在初始情况下,A(n)设定成标称值(nominal value),使得决定级别等于硬级别切划器。计算切划器输出点落在[-A(n)A(n)]范围的数量,也计算切划器输出点落在[-A(n)A(n)]范围之外的数量。与远程发送符号落在此范围内与外的机率有关的演绎(a priori)信息是用来决定是否A(n)应该增加或减少,以使切划器输出点落在此范围内与外的数量非常接近的匹配远程处的机率分布。A(n)的增加或减少是借由简单的步阶尺寸ΔA(n)来控制,其可设定为小值以确保稳定性。注意到此决定级别的调整仅用于决定切划器输出到远程发送符号级别之一的映像(mapping)。切划器输出 针对各级别仍设定为标称值,以确定能计算恰当的切划器错误。切划器输出
Figure A20051007495900104
接着提供给2至1多任务器18,并且在此训练阶段期间,SLICER_SEL=SOFT,其意味着 a ( n ) = a ~ ( n ) . 此切划器误差,由s(n)-a(n)计算,是用于更新前馈以及回馈系数如下列所示:
h i ffe ( n + 1 ) = h i ffe ( n ) + α ffe y ( n - i ) [ s ( n ) - a ( n ) ] , i = 0,1 , KD - 1
h i dfe ( n + 1 ) = h i dfe ( n ) + α dfe a ( n - i ) [ s ( n ) - a ( n ) ] , i = 1,2 , KN
其中为αffe以及αdfe步阶尺寸。
切划器输出a(n)也用于估计信道导数,如图7所示,其中切划器输出的序列线性结合是在导数信道估计器9中适应性地调整,以估计导数取样y’(n)。该估计是通过最小均数平方的最小划来达成,其中权重系数如下般更新:
dchi(n+1)=dchi(n)+αdcha(n-i)edch(n),i=0,1,K J
其中αdch为步阶尺寸,以及
e dch ( n ) = y ′ ( n ) - Σ i = 0 J dch i ( n ) a ( n - i )
为在时间n的实时估计误差。所得的权重系数为导数信道反应阀估计,以及在主线位置所估计的导数的负值,-dchΔ(n),是作为时序误差以驱动时序恢复PLL电路15,如图8所示。注意到Δ为对应到导数信道估计器中希望的先进(pre-cursor)数量。当令dchΔ(n)变为零时,该状态意味着主线是在对应信道反应的最高点作取样,因此信号对噪声比可最大化。
如图8所示,时序恢复PLL电路15包括第二阶回路过滤器151、相位积分器152以及相位盘绕器153,产生以I(n)以及μ(n)表示的相位估计。该第二阶回路过滤器151作为在相位积分器152前过滤掉时序误差抖动(jitter),以将时序相位估计平坦化。从传输速率取样相位到(Ns+1)/Ns传输速率相位的转变是借由使用校正因子来执行,该校正因子包括将相位误差Δφ(n)乘以(Ns+1)/Ns再减去1/Ns,如图8所示。简单的相位盘绕器153用于在相位积分器152输出执行相位盘绕并具有下列函数:
I(n)=1,μ(n)=θ(n)+1,若θ(n)<-0.5
I(n)=0,μ(n)=θ(n),除此之外
注意到在相位盘绕器153之后θ(n)与μ(n)两者皆限制在-0.5至0.5范围内。将所得的1位索引I(n)以及标准化的相位值μ(n)回馈到数字重取样器13,以针对新估计的时序相位,其完成了“盲”等化以及时序恢复回路。未经过调整的相位误差,Δφ(n),也提供给本地/远程时脉产生器14,如图9所示。注意到在盲激活阶段,CLK_SEL设定成LOC(本地),因此用于驱动ADC的(Ns+1)/Ns传输速率时脉是与本地传输速率时脉fb_loc同步化,无论发送器是在主控或从属模式。
在盲等化以及时序收敛到“开眼”状态后,也就是切划器主要地再生远程发送符号序列的延迟形式时,主控模式接收器可直接切换到训练线性均衡器以及误差反馈系数。针对从属模式接收器,需要继续训练时序回路,以学习频率位移(远程发送器以及本地接收器之间的传输速率差异,超高速以太网络可高达±100PPM)到可接受的程度内。实际地,此频率位移可从如图8所示的时序恢复PLL电路15中的第二阶回路过滤器151的较低分支中的延迟单元观察到。一旦取得此频率位移,CLK_SEL可改变成REM,使ADC时脉频率切换到与远程发送器时脉频率同步。如图9所示,未经调整的相位误差,Δφ(n),是用于驱动于本地/远程时脉产生器电路14中的积分器141、相位限制器142以及频率合成器143,以合成远程传输速率时脉fb_rem。简单的频率乘法器144易用于产生对应的(Ns+1)/Ns·fb分数传输速率时脉。一旦获得频率位移后,此时脉实际上收敛成与远程发送传输速率同步。因为可借由此本地/远程时脉产生器电路14快速地校正频率位移,在时序恢复PLL电路15中第二阶回路过滤器151的较低分支中的延迟单元应设定为零以避免“重复补偿”。在此从属模式的时脉切换操作期间,冻结判决反馈均衡器的系数会较为稳定,避免会造成均衡器偏离的任何瞬间(transient)效应。也需要再重新收敛时序相位位置,因为合成的fb_rem仅追踪远程时脉的频率而非最佳相位未置。不在模拟域中追踪相位的直接结果为无需任何复杂的模拟相未选择电路,且借由数字重取样器的使用,相位调整的工作是在数字域中执行,即使在ADC时脉已与远程时脉频率上同步。
再次参考图11,在时序相位重新收敛到最佳设定后,可再度达到“开眼”状态。从属接收器现在可切换到训练线性均衡器以及误差回馈均衡器,如同在主控模式中。在训练初期,SLICER_SEL设定到SOFT(柔),使得从BEQ16的决定可用于计算切划器误差以更新线性以及误差回馈均衡器171与172。仅在LEQ分支17收敛到“开眼”状态时,才应将SLICER_SEL设定成HARD(硬),以激活决定导向模式。如图5所示,线性均衡器171以及误差回馈均衡器172的更新由下给出:
h i leq ( n + 1 ) = h i leq ( n ) + α leq y ( n - i ) [ s ‾ ( n ) - a ( n ) ] , i = 0,1 , KK - 1
h i efe ( n + 1 ) = h i efe ( n ) + α ffe e efe ( n - i ) [ s ‾ ( n ) - a ( n ) ] , i = 1,2 , K , I
其中αleq以及αffe为步阶尺寸,以及
eefe(n-i)=s(n-i)-a(n-i),i=1,2,…,I
为切划器误差的延迟形式。切划器输入是线性均衡器输出以及误差回馈均衡器输出的结合如下:
s ‾ ( n ) = Σ i = 0 K - 1 h i leq ( n ) y ( n - i ) - Σ i = 1 I h i efe ( n ) e efe ( n - i )
在LEQ收敛后,接收器将进入资料模式。硬限制器174也可用于在提供给误差回馈均衡器172之前限制切划器的误差。应注意到误差回馈均衡器(EFE)172与美国专利案号5,784,415以及由Eybuoglu,M.V.发表的文献中现有估计噪声方式不同。如图12所示,传统的噪声估计方法中,产生的误差信号是切划器输出以及线性均衡器输出之差。接着使用线性估计过滤器来估计此误差,并用来消除在线性均衡器输出的“有颜色(colored)”的噪声。本发明的EFE方法中,产生的误差信号为切划器输出以及切划器输入之差。因为切划器输出包括线性均衡器171输出以及EFE 172输出两者,误差信号并非如同在线性估计方法中般为“有颜色”的噪声。在收敛状态下,在此定义出的误差信号具有较少噪声,且其代表在切划器输入的所有未被消除的噪声结合。EFE172因此扮演适应性地追踪这些噪声成分并用时变(time-varing)方式予以消除的角色。

Claims (15)

1.一种适用于全双工多电平脉幅调变收发器的接收器,接收并调变由远程发送器以传输速率发送的模拟信号,其特征在于,该接收器包括:
模拟数字转换器(ADC),转换接收到的该模拟信号到具有分数传输速率的数字取样;
数字重取样器,将具有任意时序相位的分数传输速率的取样转换成传输速率的资料取样以及传输速率的导数取样,该两个取样均位于最佳时序相位;
等化单元,接收该传输速率资料取样以适应性地以传输速率执行信道等化;以及
时序恢复回馈单元,接收该传输速率的资料取样,借由接收该传输速率导数取样以及来自该等化单元的输出,适应性定位该最佳时序相位并输出该时序相位的估计回该数字重取样器。
2.如权利要求1所述的接收器,其特征在于,该分数传输速率是借由将(NS+1)除以NS并乘以该传输速率,其中NS是等于或大于1的整数。
3.如权利要求2所述的接收器,其特征在于,该接收器还包括分数间隔回波消除器,由来自收发器中以传输速率取样时脉操作的本地发送器的发送符号所驱动。
4.如权利要求3所述的接收器,其特征在于,该分数间隔回波消除器包括用于移动该发送符号的阀延迟线,每(NS+1)时脉周期暂停一次该移动。
5.如权利要求1到3项中任一项所述的接收器,其特征在于,该数字重取样器包括速率调整电路、滤波库以及多项式结合器,该速率调整器用于耦合(NS+1)/NS传输速率以及传输速率之间的速率,该资料取样以及导数取样两者均根据来自滤波库的相同的输出由多项式结合器产生。
6.如权利要求5所述的接收器,其特征在于,该速率调整电路将输入的信号取样根据来自该时序恢复回馈单元的1位的索引移动进入滤波库的阀延迟线中,以及其中该多项式结合器取得来自滤波库的输出以及该时序恢复回馈单元在每传输速率时脉产生的相位位置,并计算该传输速率的资料取样以及该传输速率的导数取样。
7.如权利要求1或3所述的接收器,其特征在于,该等化单元包括具有固定在一主线阀的判决反馈均衡器,以及由适应性级别控制的柔级别切划器,根据将该切划器输出点分布与在该远程发送端关于此分布的演绎信息来更新该适应性级别。
8.如权利要求1或3所述的接收器,其特征在于,该等化单元包括:
盲激活等化电路,在接收器激活阶段执行信道等化;以及
线性等化电路,在接收器恒稳态时执行信道等化。
9.如权利要求8所述的接收器,其特征在于,该BEQ电路包括判决反馈均衡器以及柔级别切划器。
10.如权利要求8所述的接收器,其特征在于,该LEQ电路包括线性均衡器以及硬级别切划器。
11.如权利要求10所述的接收器,其特征在于,该LEQ电路还包括误差回馈均衡器,用于线性适应性地补偿由该线性均衡器产生的加强噪声,其中由误差回馈等化产生的该误差为该硬级别切划器的输入与输出之差。
12.如权利要求10所述的接收器,其特征在于,该LEQ电路还包括硬限制器,限制该硬级别切划器的误差级别来降低误差传播。
13.如权利要求1所述的接收器,其特征在于,该时序恢复回馈单元包括:
导数信道估计器,使用该化单元的输出产生时序相位误差,以估计接收自该数字重取样器的该传输速率的导数取样;以及
时序恢复锁相回路电路,接收该时序相位误差并产生最佳时序相位未置的估计以提供给该数字重取样器。
14.如权利要求13所述的接收器,其特征在于,当在该导数信道估计器中主线阀位置的信道反应的第一阶导数驱使成为零时,统计上定义零时序相位误差。
15.如权利要求13所述的接收器,其特征在于,该时序恢复PLL电路包括第二阶回路过滤器以及积分器,将该时序相位误差提供给该积分器之前,借由简单大小调整以及减算来调整该时序相位误差,产生在可提供给该数字重取样器的分数传输速率领域的相位,且有效地借由该1位索引代表相位的输出。
CN 200510074959 2005-06-06 2005-06-06 用于全双工多电平脉波振幅调变系统及盲激活接收器 Pending CN1878155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510074959 CN1878155A (zh) 2005-06-06 2005-06-06 用于全双工多电平脉波振幅调变系统及盲激活接收器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510074959 CN1878155A (zh) 2005-06-06 2005-06-06 用于全双工多电平脉波振幅调变系统及盲激活接收器

Publications (1)

Publication Number Publication Date
CN1878155A true CN1878155A (zh) 2006-12-13

Family

ID=37510450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510074959 Pending CN1878155A (zh) 2005-06-06 2005-06-06 用于全双工多电平脉波振幅调变系统及盲激活接收器

Country Status (1)

Country Link
CN (1) CN1878155A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144377A (zh) * 2008-09-04 2011-08-03 爱立信电话股份有限公司 用于硬限信号的信道估计与均衡
CN108111451A (zh) * 2017-12-08 2018-06-01 全球能源互联网研究院有限公司 一种频偏估计方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144377A (zh) * 2008-09-04 2011-08-03 爱立信电话股份有限公司 用于硬限信号的信道估计与均衡
CN102144377B (zh) * 2008-09-04 2015-03-25 爱立信电话股份有限公司 用于硬限信号的信道估计与均衡
CN108111451A (zh) * 2017-12-08 2018-06-01 全球能源互联网研究院有限公司 一种频偏估计方法及系统
CN108111451B (zh) * 2017-12-08 2022-06-07 北京智芯微电子科技有限公司 一种频偏估计方法、系统及控制器

Similar Documents

Publication Publication Date Title
US10841013B2 (en) High-speed receiver architecture
US6829297B2 (en) Adaptive equalizer having a variable step size influenced by output from a trellis decoder
JP4780904B2 (ja) ネットワーク通信装置に用いられるデコード装置及びその方法
US8483343B2 (en) High-speed receiver architecture
US7245638B2 (en) Methods and systems for DSP-based receivers
US7190744B2 (en) Error generation for adaptive equalizer
US7447262B2 (en) Adaptive blind start-up receiver architecture with fractional baud rate sampling for full-duplex multi-level PAM systems
US7852913B2 (en) High-speed receiver architecture
US9143367B2 (en) Clock and data recovery architecture with adaptive digital phase skew
US7616686B2 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US8379711B2 (en) Methods and apparatus for decision-feedback equalization with oversampled phase detector
US8139630B2 (en) High-speed receiver architecture
US9215107B1 (en) Dual loop clock and data recovery
US8467440B2 (en) Compensated phase detector for generating one or more clock signals using DFE detected data in a receiver
US6618436B2 (en) Digital base-band receiver
TWI404392B (zh) 多通道全雙工收發器之時序控制裝置與相關方法
JP2005348156A (ja) 受信装置及びアナログ・ディジタル変換装置
CN113572489A (zh) 定时恢复装置、抖动减轻电路以及接收器装置
US7418034B2 (en) Combined trellis decoder and decision feedback equalizer
US20080240318A1 (en) Recovering precoded data using a Mueller-Muller recovery mechanism
US11231740B2 (en) Clock recovery using between-interval timing error estimation
CN1878155A (zh) 用于全双工多电平脉波振幅调变系统及盲激活接收器
US7106753B2 (en) Interpolated timing recovery system for communication transceivers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication