[go: up one dir, main page]

CN1877814A - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN1877814A
CN1877814A CNA2006100923958A CN200610092395A CN1877814A CN 1877814 A CN1877814 A CN 1877814A CN A2006100923958 A CNA2006100923958 A CN A2006100923958A CN 200610092395 A CN200610092395 A CN 200610092395A CN 1877814 A CN1877814 A CN 1877814A
Authority
CN
China
Prior art keywords
substrate
manufacturing
buried
deep trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100923958A
Other languages
English (en)
Other versions
CN100407405C (zh
Inventor
李培瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN1877814A publication Critical patent/CN1877814A/zh
Application granted granted Critical
Publication of CN100407405C publication Critical patent/CN100407405C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体元件的制造方法，其包括：提供一基底，其中所述基底具有嵌壁式栅极(recessed gates)与在基底中的深沟槽电容元件，其暴露出嵌壁式栅极的突出部(protrusions)与深沟槽电容元件的上部(upper portions)，且在该上部及突出部的侧壁上形成间隙壁，并在间隙壁之间的间隙形成由导电材料组成的埋入层(buried portions)，另对基底、间隙壁、及埋入层进行图案化以形成平行的浅沟槽结构进而定义有源区，以及在浅沟槽结构内形成介电材料层，而其中部分埋入层可作为埋入插塞(buried contacts)。

Description

半导体元件的制造方法
技术领域
本发明涉及一种半导体元件的制造方法，且更特别地，涉及一种半导体元件的插塞的制造方法。
背景技术
半导体元件，如存储器元件、用以数据储存的动态随机存取存储器(Dynamic Random Access Memory，DRAM)、或其它种类等，为目前所广泛使用，且许多申请案正进行此方面的研究。
然而，传统上制造晶体管及位线插塞的方法需要至少两道光刻工艺，其导致相关光掩模的高制造成本。在四道光刻工艺之间所造成的严重的对准误差，其包含电容、有源区、晶体管、及位线插塞等四道工艺阶段，且亦影响到工艺环境，特别地，随着动态随机存取存储器尺寸的缩减，这种失败率会益趋严重。据此，目前所需的是提供一种存储器元件的字线及位线插塞的制造方法。
发明内容
本发明提供了一种半导体元件的制造方法。本发明的一实施例提供了一种形成半导体元件的方法，其包括提供基底，所述基底具有嵌壁式栅极与在基底中的深沟槽电容元件，其暴露出嵌壁式栅极的突出部与深沟槽电容元件的上部，且在该上部及突出部的侧壁上形成间隙壁，并于间隙壁之间的间隙形成由导电材料组成的埋入层，另对基底、间隙壁、及埋入层进行图案化以形成平行的浅沟槽结构进而定义有源区，以及在浅沟槽结构内形成介电材料层，而其中部分埋入层可作为埋入插塞。
附图说明
图1为一剖面示意图，其绘示依据本发明的实施例所描述的嵌壁式沟槽的制造方法。
图2为一剖面示意图，其绘示依据本发明的实施例所描述具有突出部的嵌壁式晶体管的制造方法。
图3为一剖面示意图，其绘示依据本发明的实施例所描述以间隙壁形成空隙的制造方法。
图4为一剖面示意图，其绘示依据本发明的实施例所描述形成埋入层(埋入位线插塞)的制造方法。
图5为一俯视示意图，其绘示依据本发明的实施例所描述深沟槽电容元件、嵌壁式栅极、间隙壁、及埋入层的配置状态。
图6为一俯视示意图，其绘示依据本发明的实施例所描述浅沟槽、图案化深沟槽电容元件、图案化嵌壁式栅极、图案化间隙壁、及图案化埋入层的配置态样。
简单符号说明
100～基底；                102～深沟槽电容元件；
104～上部；                106～垫层；
108～介电覆盖层；          110～嵌壁式沟槽；
112～嵌壁式晶体管；        114～沟道区域；
116～栅极介电层；          118～嵌壁式栅极；
120～突出部；              122～外扩散区域；
124～间隙壁；              126～空隙；
128～源极/漏极区域；       130～埋入层；
132～平行浅沟槽；          134a、134b～图案化埋入层；
136～有源区域。
具体实施方式
本发明将通过以下的优选具体实施例而作更进一步地详细说明，但这些具体实施例仅是作为举例说明，而非用以限定本发明的范畴。
本发明说明书中，诸如“存在于基底上方(overlying the substrate)”、“在层的上方(above the layer)”、或“位于膜上(on the film)”仅表示相对于基底层的表面的相对位置关系，并无关乎中间层的存在与否。据此，此种表示不仅指出一或多层直接接触的状态，且指出一或多层的未接触状态。
请参考图1，先行形成基底100，在基底100内具有深沟槽电容元件102，且深沟槽电容元件102的上部104位于基底100的表面，垫层106及如氮化硅(SiN)等的介电覆盖层108形成于深沟槽电容元件102上部104的侧壁，介电覆盖层108具有凹陷区(concave area)，此凹陷区实质上位于两邻近深沟槽电容的上部104之间的中间位置。由此，可对介电覆盖层108、垫层106、及基底100进行自行对准和蚀刻工艺以形成位于沟槽电容元件102之间的嵌壁式沟槽110。
请参考图2，对邻接嵌壁式沟槽110的基底100进行掺杂以形成环绕嵌壁式沟槽110的沟道区域114，接着，形成栅极介电层116，优选地包含氧化硅，在基底100上的嵌壁式沟槽110内，再在嵌壁式沟槽110中填充一导电材料，如多晶硅、钨、硅化钨，以形成嵌壁式栅极118。在形成栅极介电层116的热工艺及/或其它后续工艺所发生的热工艺期间，随之形成外扩散区域(out diffusion region)122。
对深沟槽电容元件102的上部104、介电覆盖层108、嵌壁式栅极118的上部进行平坦化工艺，接着，以选择性湿式蚀刻工艺进行介电覆盖层108的移除以显露深沟槽电容元件102的上部104及嵌壁式栅极118的突出部120。此平坦化方法包括化学机械抛光工艺、均厚式回蚀刻、或凹蚀蚀刻工艺。嵌壁式栅极118的突出部120的上表面实质上与深沟槽电容元件102的上部104为同等平面。
请参考图3，间隙壁124形成于上部104及突出部120的侧壁，如此一来，位于其上的间隙壁124之间的空隙126则可自行对准，其中间隙壁124可通过沉积及对化学气相沉积氮化硅薄膜进行干式回蚀刻工艺而形成。由此，间隙壁124围住上部104及突出部120，且深沟槽电容元件102、嵌壁式晶体管112、及位于环形空隙(circular spaces)126外的间隙壁124覆盖基底100，接着进行离子注入以在嵌壁式沟道区域114的相反侧及其环形空隙126下方形成源极/漏极区域128。
请参考图4及图5，导电材料层，优选为包含以掺杂的多晶硅或金属，形成于基底100之上，并填充于间隙壁124之间的空隙126。其后，对导电材料层、间隙壁124、深沟槽电容元件102、及嵌壁式栅极112进行平坦化工艺以在间隙壁124之间的空隙126内形成埋入层130，如图4及5所示，此埋入层130环绕在深沟槽电容元件102的上部104。此平坦化方法使用化学机械抛光工艺、均厚式回蚀刻、或凹蚀蚀刻工艺以达成。
图5显示一俯视示意图，其绘示于平坦化工艺后的深沟槽电容元件102的上部104图案、间隙壁124、埋入层130、及嵌壁式晶体管112的突出部120。
请参考图5及图6，对间隙壁124、埋入层130、深沟槽电容元件102、及嵌壁式栅极112进行图案化工艺以形成平行浅沟槽132，图案化工艺可通过光刻及蚀刻工艺而达成。图案化工艺同时可定义出有源区域136且制造隔离层以隔绝晶体管。平行浅沟槽132接邻深沟槽电容元件102及嵌壁式栅极112的图案化边缘区域。换句话说，此最终得到的间隙壁124及埋入层130分别位于深沟槽电容102及嵌壁式栅极112侧边的数个区域，因此，则形成图案化的埋入层134a及134b，且图案化的埋入层134a作为埋入插塞或埋入位线插塞。
介电材料层形成于浅沟槽之内，介电材料可为通过高密度等离子体(HDP)工艺沉积而得的氧化物以形成相关技艺所述的浅沟槽隔离结构，最终，对介电材料进行平坦化以显露上部104、间隙壁124、图案化埋入层134、及突出部120。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以权利要求所界定者为准。

Claims (9)

1、一种半导体元件的制造方法，包括：
提供基底，其具有嵌壁式栅极与深沟槽电容元件，其中所述嵌壁式栅极的突出部与深沟槽电容元件的上部露出于所述基底；
在所述上部及所述突出部的侧壁形成间隙壁；
在所述间隙壁之间的间隙形成由导电材料构成的多个埋入层；
对所述基底、所述间隙壁、及所述些埋入层进行图案化以形成平行的浅沟槽结构进而定义出有源区；以及
在所述浅沟槽结构内形成介电材料层，其中一些埋入层作为埋入插塞。
2、如权利要求1所述的半导体元件的制造方法，其中所述间隙壁包括氮化硅。
3、如权利要求1所述的半导体元件的制造方法，其中所述导电材料包括多晶硅。
4、如权利要求1所述的半导体元件的制造方法，其中所述间隙壁更进一步环绕于所述深沟槽电容元件的上部周围。
5、如权利要求1所述的半导体元件的制造方法，其中所述介电材料包括氧化物。
6、如权利要求1所述的半导体元件的制造方法，其中对所述基底、所述间隙壁、及所述埋入层进行图案化包括光刻工艺及蚀刻工艺。
7、如权利要求1所述的半导体元件的制造方法，其中所述平行浅沟槽结构形成于接邻所述深沟槽电容元件与所述嵌壁式栅极的图案化边缘。
8、如权利要求1所述的半导体元件的制造方法，其中所述埋入式插塞包括位线插塞。
9、一种半导体元件的制造方法，包括：
提供基底，其具有嵌壁式栅极与深沟槽电容元件，其中所述嵌壁式栅极的突出部与深沟槽电容元件的上部露出于所述基底；
在所述上部及所述突出部的侧壁形成间隙壁；
在所述基底上形成导电材料层；
对所述导电材料层进行平坦化工艺以在所述间隙壁之间的间隙形成多个埋入层；
对所述基底、所述间隙壁、所述些埋入层、所述深沟槽电容元件、及所述嵌壁式栅极进行图案化以形成平行的浅沟槽结构进而定义出有源区；以及
在所述浅沟槽结构内形成介电材料层，其中一些埋入层作为埋入插塞。
CN2006100923958A 2005-06-06 2006-06-02 半导体元件的制造方法 Active CN100407405C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/145,585 US7429509B2 (en) 2005-05-31 2005-06-06 Method for forming a semiconductor device
US11/145,585 2005-06-06

Publications (2)

Publication Number Publication Date
CN1877814A true CN1877814A (zh) 2006-12-13
CN100407405C CN100407405C (zh) 2008-07-30

Family

ID=36791683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100923958A Active CN100407405C (zh) 2005-06-06 2006-06-02 半导体元件的制造方法

Country Status (6)

Country Link
US (1) US7429509B2 (zh)
EP (1) EP1732125B1 (zh)
JP (1) JP4362127B2 (zh)
KR (1) KR100740949B1 (zh)
CN (1) CN100407405C (zh)
TW (1) TWI300973B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1851922B (zh) * 2005-04-22 2011-05-11 松下电器产业株式会社 半导体装置及其制造方法
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US7439135B2 (en) * 2006-04-04 2008-10-21 International Business Machines Corporation Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same
US7351634B2 (en) * 2006-05-25 2008-04-01 United Microelectronics Corp. Trench-capacitor DRAM device and manufacture method thereof
TWI419266B (zh) * 2007-07-03 2013-12-11 Nanya Technology Corp 半導體裝置之製造方法
US7952138B2 (en) * 2007-07-05 2011-05-31 Qimonda Ag Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor
KR101561061B1 (ko) 2009-04-10 2015-10-16 삼성전자주식회사 돌출형 소자 분리막을 가지는 반도체 소자
CN102468128B (zh) * 2010-11-09 2013-09-11 上海华虹Nec电子有限公司 深沟槽多晶硅形成方法
KR102171267B1 (ko) 2014-01-28 2020-10-28 삼성전자 주식회사 랜딩 패드를 구비하는 반도체 소자
US9412810B2 (en) * 2014-12-03 2016-08-09 Force Mos Technology Co., Ltd. Super-junction trench MOSFETs with closed cell layout having shielded gate
US9293527B1 (en) * 2014-12-03 2016-03-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET structure
US9337328B1 (en) * 2014-12-03 2016-05-10 Force Mos Technology Co., Ltd. Super-junction trench MOSFETs with closed cell layout
US11742402B2 (en) * 2021-07-21 2023-08-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US6331459B1 (en) * 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
US6288422B1 (en) * 2000-03-31 2001-09-11 International Business Machines Corporation Structure and process for fabricating a 6F2 DRAM cell having vertical MOSFET and large trench capacitance
US6355518B1 (en) * 2000-09-05 2002-03-12 Promos Technologies, Inc. Method for making a DRAM cell with deep-trench capacitors and overlying vertical transistors
KR100525331B1 (ko) * 2001-04-26 2005-11-02 가부시끼가이샤 도시바 반도체 장치
US6727540B2 (en) * 2002-08-23 2004-04-27 International Business Machines Corporation Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
US6707095B1 (en) * 2002-11-06 2004-03-16 International Business Machines Corporation Structure and method for improved vertical MOSFET DRAM cell-to-cell isolation
DE10261145A1 (de) * 2002-12-27 2004-07-22 Advanced Micro Devices, Inc., Sunnyvale Verbesserter Transistor mit abgesenktem Gate und ein Verfahren zur Herstellung desselben
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
TWI223385B (en) * 2003-09-04 2004-11-01 Nanya Technology Corp Trench device structure with single side buried strap and method for fabricating the same
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
US7241659B2 (en) * 2003-09-25 2007-07-10 Promos Technologies, Inc. Volatile memory devices and methods for forming same
KR100500472B1 (ko) * 2003-10-13 2005-07-12 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 형성방법
US7015092B2 (en) * 2003-12-18 2006-03-21 Infineon Technologies North America Corp. Methods for forming vertical gate transistors providing improved isolation and alignment of vertical gate contacts
US7256441B2 (en) * 2005-04-07 2007-08-14 Infineon Technologies Ag Partially recessed DRAM cell structure
US8015092B2 (en) * 2007-07-24 2011-09-06 Hartford Fire Insurance Company Method and system for a deferred variable annuity with lifetime benefit payments governed by an age-based withdrawal percent

Also Published As

Publication number Publication date
KR20060127747A (ko) 2006-12-13
US7429509B2 (en) 2008-09-30
EP1732125A2 (en) 2006-12-13
KR100740949B1 (ko) 2007-07-19
JP2006344962A (ja) 2006-12-21
TW200644174A (en) 2006-12-16
TWI300973B (en) 2008-09-11
JP4362127B2 (ja) 2009-11-11
EP1732125A3 (en) 2009-04-15
EP1732125B1 (en) 2013-04-24
CN100407405C (zh) 2008-07-30
US20060270150A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
CN1877814A (zh) 半导体元件的制造方法
CN109979940B (zh) 半导体存储器件及其制作方法
CN110071108B (zh) 半导体存储器元件及其制作方法
CN100388465C (zh) 半导体器件的制造方法
US8344517B2 (en) Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same
CN102148197B (zh) 半导体器件的制造方法
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
CN100459102C (zh) 半导体器件及其制造方法
JP4567314B2 (ja) 半導体装置及びその製造方法
US20160322364A1 (en) Semiconductor device for reducing coupling capacitance
CN110707083A (zh) 半导体存储装置及其形成方法
CN109979939B (zh) 半导体存储器件结构及其制作方法
CN108231769B (zh) 半导体元件及其制作方法
TW201513308A (zh) 半導體裝置
JP3805624B2 (ja) Ｄｒａｍセル装置およびその製造方法
CN101740485B (zh) 制造具有垂直栅极的半导体器件的方法
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
US7736989B2 (en) Method of forming semiconductor device
KR101400061B1 (ko) 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법
CN107808882B (zh) 半导体集成电路结构及其制作方法
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR100214524B1 (ko) 반도체 메모리 소자의 제조방법
TWI414058B (zh) 埋入式字元線及其製造方法
CN112420722B (zh) 埋入式栅极结构及半导体存储器的形成方法
KR20030053963A (ko) 트렌치 캐패시터를 구비한 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant