[go: up one dir, main page]

CN1747168A - 具有散热片的多封装件模组构造 - Google Patents

具有散热片的多封装件模组构造 Download PDF

Info

Publication number
CN1747168A
CN1747168A CN 200410074579 CN200410074579A CN1747168A CN 1747168 A CN1747168 A CN 1747168A CN 200410074579 CN200410074579 CN 200410074579 CN 200410074579 A CN200410074579 A CN 200410074579A CN 1747168 A CN1747168 A CN 1747168A
Authority
CN
China
Prior art keywords
chip
heat sink
package module
module structure
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410074579
Other languages
English (en)
Other versions
CN100373615C (zh
Inventor
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2004100745792A priority Critical patent/CN100373615C/zh
Publication of CN1747168A publication Critical patent/CN1747168A/zh
Application granted granted Critical
Publication of CN100373615C publication Critical patent/CN100373615C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种具有散热片的多封装件模组构造，其包含一基板、一芯片、复数个芯片尺寸封装结构及一散热片，该些芯片尺寸封装结构结合于该基板的周边，该芯片设于该些芯片尺寸封装结构之间，该些芯片尺寸封装结构的背面高于该芯片的非主动面，以支撑该散热片，该散热片具有一散热面及一贴合面，该贴合面包含有一中央突出区及一周边平坦区，该周边平坦区黏设于该些芯片尺寸封装结构的背面，该中央突出区是热耦合该芯片的非主动面。

Description

具有散热片的多封装件模组构造
技术领域
本发明涉及一种多封装件模组构造(Multi Package Module，MPM)，特别是有关于一种具有散热片的多封装件模组构造。
背景技术
随着半导体封装往轻、薄、短、小的发展趋势，整合复数个封装单元于单一模组内(即多封装件模组构造，MPM)为其中一种发展趋势，由于该些封装件是很接近的结合于一基板上，因此散热方面的问题必须解决。一种公知的具有散热构件的多芯片封装结构，如中国台湾专利公告第558814号所揭示者，其至少包括一基板、复数个封装体以及复数个焊球，该基板具有一基板表面及对应的一基板背面，该些封装体配置于该基板表面上，每一该些封装体包括至少一芯片及一封装材料，其中该封装材料包覆该芯片，而至少一该封装体包括至少一散热构件，其中该散热构件配置于至少一该芯片上，该些焊球配置在该基板背面上，由于散热构件是个别配置于芯片上，不仅制程较为繁复，且散热片的面积亦无法有效扩大。
请参阅图1，另一种公知的具有散热片的多封装件模组构造100，其包含一基板110、一半导体芯片120、复数个芯片尺寸封装结构130(Chip ScalePackage，CSP)、一虚芯片140及一平板状的散热片150，其中该基板110具有一上表面111及一下表面112，该基板110的下表面112结合有复数个焊球160，该半导体芯片120具有一主动面121以及一非主动面122，该主动面121形成有复数个凸块123，以覆晶结合于该基板110的上表面111，每一芯片尺寸封装结构130具有一接合面131及一背面132，该接合面131形成有复数个外接端子133，以结合于该基板110的上表面111，由于该些芯片尺寸封装结构130的背面132高于该半导体芯片120的非主动面122，必须以该虚芯片140贴合于该半导体芯片120的非主动面122，使得该虚芯片140与该些芯片尺寸封装结构130等高，该平板状的散热片150才可贴合于该虚芯片140与该些芯片尺寸封装结构130上，故该多封装件模组构造100的制造过程需包含该虚芯片140的研磨、切割和黏贴，较为繁复，且成本较高。
发明内容
本发明要解决的主要技术问题是，提供一种具有散热片的多封装件模组构造，其在一基板上的中央区域结合有复数个芯片尺寸封装结构以及在基板上的周边区域结合有一芯片，即该芯片设于该些芯片尺寸封装结构之间，利用一包含有一中央突出区及一周边平坦区的散热片贴设于该些芯片尺寸封装结构与该芯片上，该散热片的周边平坦区黏设于该些芯片尺寸封装结构的背面，该散热片的中央突出区热耦合该芯片的非主动面，以该散热片的中央突出区补偿该芯片与该些芯片尺寸封装结构的高度差，而减少该多封装件模块的制造成本。
本发明的技术解决方案是：一种具有散热片的多封装件模组构造，其包含一基板、一芯片、复数个芯片尺寸封装结构(Chip Scale Package，CSP)及一散热片，其中该基板具有一上表面及一下表面，该上表面包含有一中央区域及一周边区域，该芯片具有一主动面以及对应的一非主动面，该主动面形成有复数个凸块，以供该芯片覆晶结合于该基板上表面的中央区域，每一芯片尺寸封装结构具有一接合面及对应的一背面，该接合面形成有复数个外接端子，以供该些芯片尺寸封装结构结合于该基板上表面的周边区域，该些芯片尺寸封装结构的背面高于该芯片的非主动面，该散热片具有一散热面及一贴合面，该贴合面包含有一中央突出区及一周边平坦区，该周边平坦区黏设于该些芯片尺寸封装结构的背面，该中央突出区热耦合该芯片的非主动面。
本发明进一步提出了一种具有散热片的多封装件模组构造，包含：
一基板，其具有一上表面及一下表面；
一芯片，其具有一主动面以及一非主动面，该主动面形成有复数个凸块，该芯片以该些凸块覆晶结合于该基板的该上表面；
一半导体封装件，其具有一接合面及一背面，该接合面形成有复数个外接端子，以供该半导体封装件结合于该基板的该上表面；及
一散热片，其包含有一突出区及一平坦区，该平坦区黏设于该些半导体封装件的背面，该突出区热耦合该芯片的非主动面。
如前所述，本发明由于该散热片的周边平坦区黏设于该些芯片尺寸封装结构的背面，以稳固该散热片，并以该散热片的中央突出区补偿该芯片与该些芯片尺寸封装结构的高度差，使得该中央突出区热耦合于该芯片的非主动面，取代公知的虚芯片而减少该多封装件模块的制造成本，而当该些芯片尺寸封装结构与该芯片的高度差改变时，选择具有适当厚度的中央突出区的散热片，即可控制该第一散热胶的结合厚度。从而简化了制作过程，降低成本。
附图说明
图1是公知的具有散热片的多封装件模组构造的截面示意图；
图2是依据本发明的一具体实施例，一种具有散热片的多封装件模组构造的截面示意图；及
图3是依据本发明的一具体实施例，该多封装件模组构造在贴设其散热片的前的上视示意图。
附图标号说明：
100 多封装件模组构造   110 基板        111 上表面
112 下表面             120 半导体芯片  121 主动面
122 非主动面           123 凸块        130 芯片尺寸封装结构
131 接合面             132 背面        133 外接端子
140 虚芯片             150 散热片      160 焊球
200 多封装件模组构造   210 基板        211 上表面
212 下表面           213 中央区域             214 周边区域
220 芯片             221 主动面               222 非主动面
223 凸块             230 芯片尺寸封装结构     231 接合面
232 背面             233 外接端子             240 散热片
241 散热面           242 占合面               243 中央突出区
244 周边平坦区       250 焊球                 260 底部填充材
270 第一散热胶       280 第二散热胶
具体实施方式
参阅所附图式，本发明将列举以下的实施例说明。
依本发明的一具体实施例，请参阅图2及3，一种具有散热片的多封装件模组构造200，其可为一种覆晶型态的多封装件模组(Flip Chip Multi PackageModule，FC-MPM)或加强散热型多封装件覆晶球格阵列封装(Heat-spreaderMulti Package Flip Chip Ball Grid Array package，HMP FCBGA)，该多封装件模组构造200包含有一基板210、一芯片220、复数个芯片尺寸封装结构230(Chip Scale Package，CSP)及一散热片240，其中该基板210的材质可为BT、FR-4或FR-5，其具有一上表面211及一下表面212，该上表面211包含有一中央区域213及一周边区域214(如图3所示)，该基板210的下表面212结合有复数个焊球250，该芯片220具有一主动面221以及对应的一非主动面222，该主动面221形成有复数个凸块223，以覆晶结合于该基板210上表面211的中央区域213，该芯片220设于该些芯片尺寸封装结构230之间，该芯片220与该基板210之间设有一底部填充材260，其包覆该芯片220的凸块223，以分散应力，每一芯片尺寸封装结构230具有一接合面231及对应的一背面232，该接合面231形成有复数个外接端子233，例如焊球或凸块，以结合于该基板210上表面211的0周边区域214，该些芯片尺寸封装结构230的背面232高于该芯片220的非主动面222，以支撑该散热片240，该散热片240的尺寸以不大于该基板210的尺寸为佳，该散热片240具有一散热面241及一贴合面242，该贴合面242包含有一中央突出区243及一周边平坦区244，该中央突出区243可为例如矩形或圆形等形状，且其面积不大于该芯片220非主动面222的面积，较佳地，该散热片240的中央突出区243与该芯片220之间设有一第一散热胶270(thermal interface material，TIM)，以使该中央突出区243热耦合该芯片220的非主动面222，且该散热片240的周边平坦区244与该些芯片尺寸封装结构230之间设有一第二散热胶280，以使该周边平坦区244黏设于该些芯片尺寸封装结构230的背面232，使得该芯片220与该些芯片尺寸封装结构230产生的热可传递至该散热片240，并经由该散热面241散逸。
由于该散热片240的周边平坦区244黏设于该些芯片尺寸封装结构230的背面232，以稳固该散热片240，并以该散热片240的中央突出区243补偿该芯片220与该些芯片尺寸封装结构230的高度差，使得该中央突出区243热耦合于该芯片220的非主动面222，取代公知的虚芯片而减少该多封装件模块200的制造成本，而当该些芯片尺寸封装结构230与该芯片220的高度差改变时，选择具有适当厚度的中央突出区243的散热片240，即可控制该第一散热胶270的键结高度(Bond Line Thicknes s，BLT)，此外，在不脱离本发明的精神，该些芯片尺寸封装结构230并不限定其封装型态，可为任意型态的半导体封装件。
本发明的保护范围当视后附的申请专利范围所界定者为准，任何熟知此项技艺者，在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保护范围。

Claims (19)

1、一种具有散热片的多封装件模组构造，包含：
一基板，其具有一上表面及一下表面，该上表面包含有一中央区域及一周边区域；
一芯片，其具有一主动面以及对应的一非主动面，该主动面形成有复数个凸块，该芯片以该些凸块覆晶结合于该基板的该上表面的中央区域；
复数个芯片尺寸封装结构，每一芯片尺寸封装结构具有一接合面及对应的一背面，该接合面形成有复数个外接端子，以供该芯片尺寸封装结构结合于该基板的该上表面的周边区域，该些芯片尺寸封装结构的背面高于该芯片的非主动面；及
一散热片，其具有一散热面及一贴合面，该贴合面包含有一中央突出区及一周边平坦区，该周边平坦区黏设于该些芯片尺寸封装结构的背面，该中央突出区热耦合该芯片的非主动面。
2、如权利要求1所述的具有散热片的多封装件模组构造，其特征是，该中央突出区的面积不大于该芯片非主动面的面积。
3、如权利要求1所述的具有散热片的多封装件模组构造，其特征是，该中央突出区为矩形。
4、如权利要求1所述的具有散热片的多封装件模组构造，其特征是，该中央突出区为圆形。
5、如权利要求1所述的具有散热片的多封装件模组构造，其特征是，其另包含一第一散热胶，其设于该散热片的中央突出区与该芯片之间。
6、如权利要求5所述的具有散热片的多封装件模组构造，其特征是，其另包含一第二散热胶，其设于该散热片的该周边平坦区与该些芯片尺寸封装结构之间。
7、如权利要求1所述的具有散热片的多封装件模组构造，其特征是，其另包含一底部填充材，其包覆该芯片的该些凸块。
8、如权利要求1所述的具有散热片的多封装件模组构造，其特征是，其另包含复数个焊球，其结合于该基板的该下表面。
9、一种具有散热片的多封装件模组构造，包含：
一基板，其具有一上表面及一下表面；
一芯片，其具有一主动面以及一非主动面，该主动面形成有复数个凸块，该芯片以该些凸块覆晶结合于该基板的该上表面；
一半导体封装件，其具有一接合面及一背面，该接合面形成有复数个外接端子，以供该半导体封装件结合于该基板的该上表面；及
一散热片，其包含有一突出区及一平坦区，该平坦区黏设于该些半导体封装件的背面，该突出区热耦合该芯片的非主动面。
10、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，该突出区的面积不大于该芯片非主动面的面积。
11、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，该突出区为矩形。
12、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，该突出区为圆形。
13、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，其另包含一第一散热胶，其设于该散热片的该突出区与该芯片之间。
14、如权利要求13所述的具有散热片的多封装件模组构造，其特征是，其另包含一第二散热胶，其设于该散热片的该平坦区与该半导体封装件之间。
15、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，该半导体封装件的背面高于该芯片的非主动面。
16、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，其另包含一底部填充材，其包覆该芯片的该些凸块。
17、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，该半导体封装件的该些外接端子为焊球。
18、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，该半导体封装件为芯片尺寸封装结构。
19、如权利要求9所述的具有散热片的多封装件模组构造，其特征是，其另包含复数个焊球，其结合于该基板的该下表面。
CNB2004100745792A 2004-09-07 2004-09-07 具有散热片的多封装件模组构造 Expired - Lifetime CN100373615C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100745792A CN100373615C (zh) 2004-09-07 2004-09-07 具有散热片的多封装件模组构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100745792A CN100373615C (zh) 2004-09-07 2004-09-07 具有散热片的多封装件模组构造

Publications (2)

Publication Number Publication Date
CN1747168A true CN1747168A (zh) 2006-03-15
CN100373615C CN100373615C (zh) 2008-03-05

Family

ID=36166596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100745792A Expired - Lifetime CN100373615C (zh) 2004-09-07 2004-09-07 具有散热片的多封装件模组构造

Country Status (1)

Country Link
CN (1) CN100373615C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552906C (zh) * 2006-12-29 2009-10-21 巨擘科技股份有限公司 多层基板间交互连结结构的制造方法及其交互连结结构
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法
CN104853561A (zh) * 2014-02-18 2015-08-19 联想(北京)有限公司 散热装置、其制造方法、和电子设备
WO2022140980A1 (zh) * 2020-12-28 2022-07-07 华为技术有限公司 封装芯片及芯片的封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
US10020236B2 (en) * 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424580A (en) * 1993-11-01 1995-06-13 Unisys Corporation Electro-mechanical assembly of high power and low power IC packages with a shared heat sink
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
TW571407B (en) * 2002-10-25 2004-01-11 Advanced Semiconductor Eng Construction of a package with multiple modules

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552906C (zh) * 2006-12-29 2009-10-21 巨擘科技股份有限公司 多层基板间交互连结结构的制造方法及其交互连结结构
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法
CN104853561A (zh) * 2014-02-18 2015-08-19 联想(北京)有限公司 散热装置、其制造方法、和电子设备
WO2022140980A1 (zh) * 2020-12-28 2022-07-07 华为技术有限公司 封装芯片及芯片的封装方法

Also Published As

Publication number Publication date
CN100373615C (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
US7829382B2 (en) Method for making semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US9484333B2 (en) Multi-chip module with stacked face-down connected dies
US9704726B2 (en) Packaging structural member
US7250676B2 (en) Multi-package module with heat spreader
TWI357663B (en) Multiple chip package module having inverted packa
US9806017B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
KR102825809B1 (ko) 언더필이 구비된 반도체 패키지 및 이의 제조 방법
CN101207114A (zh) 半导体器件及其制造方法
TW200929392A (en) Dice rearrangement package structure using layout process to form a compliant configuration
KR20190079924A (ko) 반도체 패키지
CN1453868A (zh) 多芯片封装体及其制造方法
TWI231977B (en) Multi-chips package
KR102726777B1 (ko) 반도체 소자 및 이를 구비한 반도체 패키지
KR102652691B1 (ko) 2개의 링 사이에 리벳팅 구조물을 갖는 반도체 패키지 및 이를 형성하는 방법
TW200527620A (en) Semiconductor package
CN1747168A (zh) 具有散热片的多封装件模组构造
CN117153805A (zh) 电子封装件及其制法
JP4494240B2 (ja) 樹脂封止型半導体装置
CN101958253A (zh) 封装工艺及封装结构
TWI814292B (zh) 半導體裝置封裝及其形成方法
KR20030048250A (ko) 멀티칩 패키지
US20250246503A1 (en) Adhesion of a package component to a heat sink
JP2001267474A (ja) 半導体装置
US20250174529A1 (en) Semiconductor device and semiconductor package including the same
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080305

CX01 Expiry of patent term