CN1719363A

CN1719363A - 可编程逻辑控制器硬件扩展方法

Info

Publication number: CN1719363A
Application number: CN 200510036256
Authority: CN
Inventors: 周保廷
Original assignee: Emerson Network Power Co Ltd
Current assignee: Vertiv Tech Co Ltd
Priority date: 2005-07-27
Filing date: 2005-07-27
Publication date: 2006-01-11

Abstract

本发明涉及一种可编程逻辑控制器硬件扩展方法，为解决现有技术中对逐级连接的PLC需通过人工编址等问题，本发明中可按以下步骤对扩展模块进行自动编址，先由主模块向各个扩展模块传送类型选择信号以确定当前要处理的扩展模块类型；然后由主模块向各个扩展模块传送编址信号并传送一个初始地址数据；主模块将初始地址数据保存在符合当前所选类型且在位置上与之最靠近的那一个扩展模块中作为其通讯地址，后续的同类型扩展模块则逐个增加预定数值作为自身通讯地址，最终使符合当前所选类型的每一个扩展模块中都有唯一的通讯地址。本发明的方法中还可通过并行数据总线传送的含有校验数据的通讯帧并来完成配置查询、输入输出读写等操作。

Description

可编程逻辑控制器硬件扩展方法

技术领域

本发明涉及可编程逻辑控制器，更具体地说，涉及一种可编程逻辑控制器硬件扩展方法。

背景技术

可编程逻辑控制器(PLC)在当今的各行各业中具有广泛的应用，例如应用于汽车、化工、纺织等生产设备及过程控制。它由输入端口、处理器和输出端口组成，主要功能是读入输入端口的电信号，然后将其转换为数字信号并送到处理器中按照用户事先设定的逻辑进行处理，然后再将处理结果转换为电信号送到其输出端口，以驱动与之连接的外部设备完成相应的功能，从而可取代传统的继电器控制系统。

现有中小型PLC的输入输出端口数(俗称点数)的满配置一般可达256点或更多，且可同时接入模拟量输入输出、高速脉冲输入输出、定位扩展、网络与总线通讯等特殊扩展模块，这些端口及特殊扩展模块无法在一个结构壳体内实现，往往需要设计成主模块加扩展模块的分体结构，通过积木组合方式才能实现，PLC内的主模块与扩展模块之间可靠高效的逻辑连接，是PLC硬件设计的关键之一。

PLC的结构大致可有背板结构和逐级连接两种类型。前者为固定地址结构，容易实现扩展逻辑，但其占用安装空间较大，成本较高。而采用逐级连接方式则可使得扩展系统的结构更为紧凑，且可按顺序任意安装，接线灵活，如图1所示，其中包括一个主模块100、两个输入输出(IO)扩展模块202、两个特殊扩展模块204，从图中可以看出，各个扩展模块之间依次逐级连接。

对于这种有多个扩展模块逐级连接的PLC系统，为方便用户编程，需对各个扩展模块的输入端口按连接顺序依次编号，并对各个扩展模块的输出端口也按连接顺序依次编号。具体编号时，需对IO扩展模块和特殊扩展模块分别进行编号，也就是说，IO扩展模块是一个顺序，特殊扩展模块则是另一顺序。只有进行编号，也就是编址之后，主模块才能正确访问各扩展模块。另外，IO扩展模块有多种输入输出点数的配置，特殊扩展模块依据功能与配置又有多种类型，要做到正确读写各扩展模块，主模块还必须知道各扩展模块的类型与配置信息。

可见，现有技术中需要通过人工方式完成前述编址工作，也就是由人工方式根据具体的连接、分别按IO扩展模块和特殊扩展模块进行编址，编程人员在编程时需记住相应扩展模块的信息，而且在安装时也需与编程时的逻辑顺序相一致。其缺点是容易造成安装不方便，甚至发生混淆，用户程序的通用性差。

另一方面，现有技术中，主模块与扩展模块之间的通讯方式主要有串行同步通讯、串行异步通讯等，还有“并行的地址线+数据线+RD/WR”硬件时序等方法都可实现。其中的串行同步通讯方式(在许多CPU的硬件说明中标识为SPI)是一种比较简单的数据通讯方式，对应一个双向通讯，最少需3个信号线，CLK(时钟)、TXD(接收)、RXD(发送)，接收端按照CLK的节拍将发送端的数据按位逐个储存起来；同时也将本发送单元的数据按位逐个放到接收上。其缺点是，一旦CLK信号线受到干扰，便会使CLK的个数增加，进而导致接收端收到的数据发生错误。

发明内容

针对现有技术中针对PLC内逐级连接的扩展模块进行人工编址时所存在的上述缺陷，本发明提供一种新的PLC扩展方法，其中可对IO扩展模块和特殊扩展模块分别自动编址，并可完成配置查询、输入输出读写等功能。

为解决上述技术问题，本发明提供一种可编程逻辑控制器硬件扩展方法，所述可编程逻辑控制器中包括主模块和通过扩展母线逐级连接的多个扩展模块，其中，在每一次上电时，所述主模块对与之逐级连接的所述各个扩展模块进行自动编址；在上电之后的工作过程中，所述主模块以通讯帧的形式发送控制命令；被指定的扩展模块根据收到的通讯帧作出响应，并以通讯帧的形式回传响应信息。

本发明中，所述扩展模块的类型通常包括输入输出扩展模块和特殊扩展模块；所述主模块在进行自动编址或发送通讯帧时，先通过扩展母线向各个扩展模块传送一个类型选择信号，以确定当前要处理的是输入输出扩展模块还是特殊扩展模块。

本发明中，可通过以下步骤进行自动编址：

(S11)所述主模块通过扩展母线向各个扩展模块传送编址信号，并通过扩展母线中的数据总线传送一个初始地址数据；

(S12)所述主模块将所述初始地址数据保存在符合当前所选类型且在位置上最靠近主模块那一个扩展模块中作为其通讯地址，并控制该扩展模块在自身地址数据基础上增加预定数值得出下一地址数据、再通过扩展母线中的数据总线将其向后传送；

(S13)针对符合当前所选类型且在位置上逐级远离主模块的每一个扩展模块，所述主模块将由其前一个扩展模块送出的地址数据保存在该扩展模块中作为其通讯地址，并控制该扩展模块在自身地址数据基础上增加预定数值得出下一地址数据、再通过扩展母线中的数据总线向后传送；按同样的方法依次处理，使符合当前所选类型的每一个扩展模块中都有唯一的通讯地址。

在所述自动编址过程中，所述主模块可通过扩展母线中的一根模块复位信号线向各个扩展模块传送输出关闭信号，以关闭各个扩展模块的输出端口；所述步骤(S11)中的初始地址数据最好为1；所述步骤(S12)、(S13)中的预定数值最好也为1。

本发明中，所述主模块发送的通讯帧可以是配置查询通讯帧，其中包含配置查询命令和要查询的扩展模块通讯地址；此时，符合当前所选类型和通讯地址的扩展模块根据收到的通讯帧作出响应，以通讯帧的形式将自身配置信息回传给所述主模块。

本发明中，所述主模块发送的通讯帧可以是读写通讯帧，其中包含读写命令、要读写的扩展模块通讯地址、以及要写入的输出数据；此时，符合当前所选类型和通讯地址的扩展模块根据收到的通讯帧作出响应，将所述输出数据传送到其输出端口，并以通讯帧的形式将其输入端口的状态数据作为应答数据回传给所述主模块。

本发明所述的方法中，所述主模块中最好以微处理器(MCU)作为其核心部件；所述各个扩展模块中最好以复杂可编程逻辑器件(CPLD)作为其核心部件。所述主模块可通过扩展母线中的一根类型选择信号线传送其类型选择信号，并以所述类型选择信号的电平高低来确定当前要处理的是输入输出扩展模块还是特殊扩展模块。

本发明所述的方法中，所述扩展母线中的数据总线最好为8位双向并行数据总线。所述主模块发出的通讯帧中最好还包含至少两个常数及一个根据所述两个常数按预定公式计算所得的校验数。

本发明所述的方法中，所述主模块可通过所述扩展母线中的一根时钟信号线向各个扩展模块提供控制时钟信号；还可通过所述扩展母线中的一根时钟信号线向各个扩展模块传送通讯帧信号，以表明主模块要向各个扩展模块传送通讯帧；每一扩展模块可通过扩展母线中的一根反送数据信号向所述主模块传送反送数据信号，以表明该扩展模块要向主模块传送数据。

由上述方案可知，本发明针对逐级连接的可编程逻辑控制器提出了一种以主MCU和扩展模块CPLD实现的并行数据总线、自动编址、通讯帧带校验的扩展模式，以此实现主模块与扩展模块的逻辑扩展连接。本发明的方案具有以下优点：

1)可根据实际连接状况，进行准确的自动编址；

2)可通过配置查询查明各个扩展模块的类型及其配置信息；

3)主模块在读写扩展模块时必须接到应答确认信号，以保证读写正确和成功，若在规定的时间内没有接到应答信号，可采取重复读写，直到成功；

4)在配置查询和读写通讯帧中都有校验字供双方判断，只要校验正确的通讯帧会被接受；

5)采用并行数据总线方式传送数据，可实现高效率读写。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是PLC扩展的逐级连接示意图；

图2是本发明一个优选实施例中PLC扩展的电连接拓扑图；

图3是图2中所示PLC对扩展模块进行自动编址的时序图；

图4是图2中所示PLC对扩展模块进行配置查询的时序图；

图5是图2中所示PLC对扩展模块的输入输出端口进行读写的时序图。

具体实施方式

本发明的一个优选实施例如图2至图5所示。如图2所示，图中的主MCU(微处理器)位于PLC主模块100内，负责PLC的事务处理与用户程序的执行，还访问逐级连接的扩展模块202、204，读写其输入输出端口。而扩展模块内的CPLD(复杂可编程逻辑器件)则是与主模块之间进行联络的信息通道，主模块100与所有扩展模块的联系都是通过扩展模块内的CPLD器件进行的。图2中的连接座206用于连通各模块之间的扩展母线。

图2中的主MCU与各扩展模块内的CPLD之间的信息交换采用“主从通讯”方式，主MCU对某个扩展模块内的CPLD的信息进行读取或操作时，会发送含有“帧头”、“地址”、“命令类型”、“数据”、“校验”等内容的通讯帧，各个扩展模块根据通讯帧的地址信息来判断自己是否被选中，被选中的扩展模块内的CPLD还会检验通讯帧中“数据”的校验和，若符合要求，才将通讯帧中的“数据”锁定到输出端口，也就是将经PLC处理后的控制数据传送到输出端口以对相应的设备进行控制，接着将输入端口的状态数据及其校验和按约定的时序放在扩展母线上，供主MCU读取。整个通讯过程由主MCU提供硬件握手信号和时钟脉冲节拍，并控制数据总线的信号流向，扩展模块内的CPLD不能主动发送数据。

因此，扩展模块中使用的CPLD应具备一定的逻辑智能，图2中，在主MCU的控制逻辑下，扩展模块内的CPLD能自动实现编址功能。主MCU在上电后，可通过一个控制信号状态组合引发扩展模块内的CPLD进行自动编址操作。当一个扩展模块内的CPLD上电后，其内存的通讯地址默认为“0”，而编址完成后，其地址将大于“0”。优选的例子是将最靠近主MCU的那一个扩展模块地址为“1”，下一个扩展模块的地址则自动加1，依次处理，直至最后一个扩展模块，从而使得每一个扩展模块都有唯一的地址。在主MCU的控制下，各个扩展模块会将其地址一直保存在其CPLD内部寄存器中，除非电源消失时地址信息被遗忘，或主MCU要求重新编址。

具体编址时，对IO扩展模块和特殊扩展模块分别进行编址，特殊扩展模块也是通过内部的CPLD与主MCU进行通讯联系的。具体操作时，IO扩展模块和特殊扩展模块内的CPLD可根据主MCU发出的类型选择信号(S_KIND)来区别当前是在对哪一类扩展模块进行编址或访问。若当前选定的是IO扩展模块，则只对IO扩展模块进行编址或访问，特殊扩展模块只起到信息直接传递的功能；反之，若当前选定的是特殊扩展模块，则只对特殊扩展模块进行编址或访问，IO扩展模块只起到信息直接传递的功能。

一、电连接拓扑

如图2所示，其中，已作隔离处理的输入信号经扩展模块的上部送入其CPLD，而控制输出信号则由下部的输出端口送出，并经放大与隔离电路后传送到受其控制的外部设备。从图2中可以看出，在主模块100内部也有一个CPLD，它的作用与各个扩展模块内的CPLD的作用相同，在进行编址时，会将其视为IO扩展模块内的CPLD进行编址。

图2中所示各连接信号的功能及作用可参见表一

表一

信号	中文名称	功能及作用
信号	中文名称	功能及作用	S_KIND	类型选择信号	该信号由主MCU发出，用于选择IO扩展模块或特殊扩展模块。当该信号为低电平时，选中IO扩展模块，此时只有IO扩展模块内的CPLD会对扩展母线的信号有反应；反之，当信号为高电平时则选中特殊扩展模块，此时只有特殊扩展模块内的CPLD会对扩展母线的信号有反应。
RST_CPLD	模块复位信号	该信号由主MCU发出，正常工作时该信号为低电平；当其为高电平时，所有连接于扩展母线上的扩展模块内的CPLD的输出端口无条件复位，也就是会关闭扩展模块的输出端口。	S_KIND	类型选择信号
RST_CPLD	模块复位信号		FRAME	通讯帧信号	该信号由主MCU发出，用于表明一个通讯帧的开始和结束，同时表明扩展母线上数据的流动方向；高电平时是由主模块到扩展模块，低电平时是由扩展模块到主模块。
DATA[0:7]	数据总线	用于信息帧的数据传递，可实现双向数据传递。	FRAME	通讯帧信号

	信号
	信号		CLKB	字节时钟信号	该信号由主MCU发出，作为扩展母线传送数据字节的读写操作同步信号，在不通讯时，该信号可以停止发送。
ALATCH	地址锁存信号	该信号由主MCU发出，它仅在编址过程中为高电平，其下降沿作为地址锁存信号，其它时间均应为低电平。	CLKB	字节时钟信号	该信号由主MCU发出，作为扩展母线传送数据字节的读写操作同步信号，在不通讯时，该信号可以停止发送。
ALATCH	地址锁存信号	该信号由主MCU发出，它仅在编址过程中为高电平，其下降沿作为地址锁存信号，其它时间均应为低电平。	ACK	反送认可信号	该信号由扩展模块内的CPLD发出，作为扩展模块反送数据时的认可信号，当CPLD没有被选中或数据回答完毕，应保持为高电平；当FRAME为高电平时，ACK信号应为高电平。

二、自动编址

自动编址时的各信号时序如图3所示，该时序由从主MCU发出的RST_CPLD、ALATCH、FRAME等信号组合而成，S_KIND号则用于选定当前要对其进行编址的扩展模块类型。本实施例中，如果S_KIND信号为低电平，则只对IO扩展模块进行编址；如果S_KIND信号为高电平，则只对特殊扩展模块进行编址。如前所述，每一个被选中的扩展模块内的CPLD会逐级地将数据总线输入口的DATA[0:7]数据加1后放到数据总线输出口；在ALATCH信号的下降沿，各个扩展模块将其收到的数据锁存为自身地址。

为实现上述自动编址功能，要求各扩展模块内的CPLD能对数据总线的信息作加1运算，并有受主MCU控制的信息锁存功能。

三、配置查询

配置查询的时序如图4所示，在进行配置查询时，由主MCU发送类型选择信号和配置查询命令，各个扩展模块根据通讯帧的内容来判断自己是否被选中，被选中的扩展模块内的CPLD会将预设在其内部的“配置信息字”(CONFIG)按时序要求传送给主MCU，通过按地址顺序逐个访问各个扩展模块内的CPLD，便可知道整个PLC中接入了哪些扩展模块、每种扩展模块的数量、每个扩展模块的输入输出通道数等信息。

如图4所示，在FRAME信号的上升沿后，主MCU经数据总线依次发送NULL(空信息)、“AA(常数)”、“55(常数)”、“ADDRS(指定的扩展模块地址)”、“CMD(命令字)”、“CHKSUM(校验和)”等字节；然后，主MCU将FRAME信号电平降为0，数据总线改变传输方向，各个扩展模块内的CPLD逐字检查上述内容，若逐个符合要求，则表示该扩展模块被选中，被选中的扩展模块会在此后的第二个时钟下降沿将前述配置信息字放在数据总线上，同时将ACK信号线拉成低电平，通知主MCU读取；而未被选中的扩展模块内的CPLD则无动作，但会提供数据传送的物理通道。在下一个CLKB时钟后，正在回答扩展模块内的CPLD会释放ACK信号线，使其恢复为高电平。

本实施例中发送“AA”、“55”常数字的作用在于随时检测数据总线的连接状况，其原理是通过对收到的常数及校验和进行对比，如果两者一致，则表示扩展母线当前连接正常，从而可避免连接不良时发生错误动作。具体实施时，该常数并不限于“AA”、“55”，还可以是其他常数。

关于通讯帧中各个字节的数据及其作用，可参见表二。从其中可以看出，其中的第0字节为空；第1字节为一个常数“AA”；第2字节为另一常数“55”；第3字节用于指定要扩展模块的通讯地址；第4字节为命令，其值为“04H”为配置查询，为“08H”时为IO读写；第5字节在配置查询时为校验和，在IO读写时为要传送给扩展模块的控制输出数据；第6字节在IO读写时为要传送给扩展模块的另一个控制输出数据；第7字节在配置查询时为扩展模块反馈回来的配置信息，在IO读写时为校验和。

可见，因为通讯信息容量不同，“查询配置”帧要短一些；而“IO读写”帧要长一些。表格中有阴影的字节(如8-14字节)为CPLD(即扩展模块)的反馈给主模块的数据字节。在查询配置时，只需要指定CMD就可以了，在IO读写时，还需指定要写到扩展模块输出端口的数据DATAO/DATAl。

表二

数据字节号(从FRAME上升沿开始，以CLKB为时钟)	数据
	数据		查询配置	读写I/O
	0	NULL＝00	查询配置	读写I/O	NULL＝00
1	0	NULL＝00	AAH	AAH	NULL＝00

四、读写输入输出端口

读写输入输出端口的时序如图5所示，它与配置查询时读取扩展模块的配置信息字的操作方式大体相似，但主MCU发出通讯帧中的“CMD”字段为读写命令，且增加了“ODAT0”“ODAT1”两个字节，该数据为写入指定扩展模块的输出端口的数据，也就是控制输出数据。在该时序里，各个扩展模块内的CPLD会按CLKB节拍逐个比较数据总线上的每个数据及其校验字，完全符合的扩展模块为被选中扩展模块，它会在FRAME信号变低后将其输入端口的状态作为应答数据依次放在数据总线上，同时将ACK信号线拉成低电平，通知主MCU读取，三个字节的应答数据反馈完毕后，会释放ACK信号线，使之恢复为高电平。而不符合要求的扩展模块内的CPLD则无动作，但提供数据传送的物理通道。

从上述时序图中可知，FRAME信号是通讯帧的起始控制信号，同时也是数据总线的信号流向的控制线，在每个上升沿或下降沿，运行中的产品不可避免地会受到外界电磁干扰，为保证系统的工作可靠，扩展模块内的CPLD对于接收到的错误帧信息不作响应。

针对IO扩展模块和特殊扩展模块进行上述自动编址、配置查询、以及读写输入输出端口操作的时序分别类似，不同之处在于，针对IO扩展模块，S_KIND信号为低电平，针对特殊扩展模块，S_KIND信号为高电平。

上述扩展功能是通过主MCU及CPLD实现的，其中，CPLD的代码可采用VHDL或Verilog HDL编程语言进行。而主MCU访问CPLD的代码则只需按上述时序要求进行编写即可。

具体实施时，各扩展模块之间可直接连接，也可经RC网络连接，还可按图2所示经电缆及插头插座及其他电气元件的连接。

Claims

1、一种可编程逻辑控制器硬件扩展方法，所述可编程逻辑控制器中包括主模块和通过扩展母线逐级连接的多个扩展模块，其特征在于，

在每一次上电时，所述主模块对与之逐级连接的所述各个扩展模块进行自动编址；

在上电之后的工作过程中，所述主模块以通讯帧的形式发送控制命令；被指定的扩展模块根据收到的通讯帧作出响应，并以通讯帧的形式回传响应信息。

2、根据权利要求1所述的可编程逻辑控制器硬件扩展方法，其特征在于，所述扩展模块的类型包括输入输出扩展模块和特殊扩展模块；所述主模块在进行自动编址或发送通讯帧时，先通过扩展母线向各个扩展模块传送一个类型选择信号，以确定当前要处理的是输入输出扩展模块还是特殊扩展模块。

3、根据权利要求2所述的可编程逻辑控制器硬件扩展方法，其特征在于，其中通过以下步骤进行自动编址：

4、根据权利要求3所述的可编程逻辑控制器硬件扩展方法，其特征在于，

在所述自动编址过程中，所述主模块还通过扩展母线中的一根模块复位信号线向各个扩展模块传送输出关闭信号，以关闭各个扩展模块的输出端口；

所述步骤(S11)中的初始地址数据为1；所述步骤(S12)、(S13)中的预定数值也为1。

5、根据权利要求2所述的可编程逻辑控制器硬件扩展方法，其特征在于，当所述主模块发送的通讯帧为配置查询通讯帧时，其中包含配置查询命令和要查询的扩展模块通讯地址；

符合当前所选类型和通讯地址的扩展模块根据收到的通讯帧作出响应，以通讯帧的形式将自身配置信息回传给所述主模块。

6、根据权利要求2所述的可编程逻辑控制器硬件扩展方法，其特征在于，当所述主模块发送的通讯帧为读写通讯帧时，其中包含读写命令、要读写的扩展模块通讯地址、以及要写入的输出数据；

符合当前所选类型和通讯地址的扩展模块根据收到的通讯帧作出响应，将所述输出数据传送到其输出端口，并以通讯帧的形式将其输入端口的状态数据作为应答数据回传给所述主模块。

7、根据权利要求5或6所述的可编程逻辑控制器硬件扩展方法，其特征在于，所述主模块发出的通讯帧中，还包含至少两个常数及一个根据所述两个常数按预定公式计算所得的校验数。

8、根据权利要求2-6中任一项所述的可编程逻辑控制器硬件扩展方法，其特征在于，

所述主模块中以微处理器作为其核心部件，所述各个扩展模块中以复杂可编程逻辑器件作为其核心部件；

所述主模块与扩展模块之间通过扩展母线中的数据总线传送通讯帧；

所述主模块通过扩展母线中的一根类型选择信号线传送其类型选择信号，并以所述类型选择信号的电平高低来确定当前要处理的是输入输出扩展模块还是特殊扩展模块。

9、根据权利要求8所述的可编程逻辑控制器硬件扩展方法，其特征在于，所述扩展母线中的数据总线为8位双向并行数据总线。

10、根据权利要求8所述的可编程逻辑控制器硬件扩展方法，其特征在于，

所述主模块通过所述扩展母线中的一根时钟信号线向各个扩展模块提供控制时钟信号；

所述主模块还通过所述扩展母线中的一根时钟信号线向各个扩展模块传送通讯帧信号，以表明主模块要向各个扩展模块传送通讯帧；

每一扩展模块通过扩展母线中的一根反送数据信号向所述主模块传送反送数据信号，以表明该扩展模块要向主模块传送数据。