CN1700596A - 产生启动重置信号的电路及方法 - Google Patents
产生启动重置信号的电路及方法 Download PDFInfo
- Publication number
- CN1700596A CN1700596A CN200410102631.0A CN200410102631A CN1700596A CN 1700596 A CN1700596 A CN 1700596A CN 200410102631 A CN200410102631 A CN 200410102631A CN 1700596 A CN1700596 A CN 1700596A
- Authority
- CN
- China
- Prior art keywords
- circuit
- reset signal
- voltage
- power supply
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims description 44
- 238000013461 design Methods 0.000 claims description 17
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 abstract description 3
- 230000001960 triggered effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001976 improved effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Electronic Switches (AREA)
Abstract
本发明是关于一种产生启动重置信号的电路及方法。电源供应器的电压随耦器，与电源供应器相连接，用于依比例跟随供应电压的增加以输出一重置信号。一脉冲产生控制电路与电压随耦器相耦合，是用于当供应电压超过一预定的临界电压时，使电压随耦器放电，藉以使重置信号产生一重置脉冲。
Description
技术领域
本发明涉及一种启动重置(power up reset；PUR)电路，特别是涉及一种在运作期间产生一重置脉冲，用以重置一集成电路(integrated circuit；IC)的元件，例如正反器(flip-flops)、闩锁(latch)及暂存器(register)的产生启动重置信号的电路及方法。
背景技术
启动重置(power up reset；PUR)电路可使一集成电路(integratedcircuit；IC)在正常操作前处于一定义明确的状态。启动重置的顺序是利用电路所产生的脉冲去重置系统的元件，使IC达到上述定义明确的状态，装置因此可正常运作。
现有习知的PUR电路设计是以一时间触发系统为基础，此系统由电容器的充电与放电时间所控制。此系统可提供所需的脉冲，当RC时间常数较供应电压的上升(ramp-up)时间为快时，电路将会失效。不像高供应电压的装置，低电压电路的上升速率是很慢的，且现有习知的PUR电路设计在处理这种缓慢的上升速率时经常遭遇到问题。低功率电路的供应电压上升时间可为1ms至10ms，甚至更慢。随着技术持续进步且低电压制程愈来愈一般化，愈有必要解决此一问题。为了让习知的PUR电路能在这种缓慢的上升速率下正常运作，可能需要用大型电容器或其他MOS装置以提高RC时间常数。然而这种元件将使电路变大，因而使电路变的不实用。
理想的PUR电路应该在任何上升速率下皆可提供持续的脉冲产生，而且不消耗DC电流。理想的PUR电路亦应占较少的面积以满足实用的目的。
因此需要一种电力启动重置电路的新设计，不以电容器的充电与放电时间的触发为基础，并且可减少电路面积。
由此可见，上述现有的启动重置电路在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决启动重置电路存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的启动重置电路存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的产生启动重置信号的电路及方法，能够改进一般现有的启动重置电路，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的启动重置电路存在的缺陷，而提供一种新的产生启动重置信号的电路，所要解决的技术问题是使其重置IC上的正反器、闩锁或暂存器，从而更加适于实用，且具有产业上的利用价值。
本发明的另一目的在于，提供一种产生启动重置信号的方法，所要解决的技术问题是使元件在正常运作前，在电力启动期间处于定义良好状态，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种产生启动重置信号的电路，其至少包括：一电源供应器的电压随耦器，与一电源供应器相连接，用以依比例地跟随一供应电压的增加而输出一启动重置信号；以及一脉冲产生控制电路，是与该电源供应器的电压随耦器相耦合，用以当该供应电压超过一预定的临界电压时截断该电源供应器的电压随耦器，藉此使该启动重置信号产生一重置脉冲。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的产生启动重置信号的电路，其中所述的脉冲产生控制电路至少包括一第一MOS晶体管，与该电源供应器的电压随耦器相连接，其中当该供应电压超过该预定的临界电压时，该第一MOS晶体管被导通以截断该电源供应器的电压随耦器。
前述的产生启动重置信号的电路，其中所述的脉冲产生控制电路至少包括一第二MOS晶体管，耦合于该电源供应器与该第一MOS晶体管的一第一闸极之间。
前述的产生启动重置信号的电路，其中所述的预定的临界电压不小于该第一MOS晶体管的一第一临界电压与该第二MOS晶体管的一第二临界电压的总和。
前述的产生启动重置信号的电路，其中所述的第二MOS晶体管为一PMOS晶体管，具有一第二闸极与该PMOS晶体管的一第二汲极相连接。
前述的产生启动重置信号的电路，其中所述的第一MOS晶体管与第二MOS晶体管为高临界电压装置，用以提高该预定的临界电压的一设计边界。
前述的产生启动重置信号的电路，其中所述的脉冲产生控制电路至少包括一第三MOS晶体管，耦合于该第一MOS晶体管的一第一闸极与该电源供应器之间，用以提高该预定的临界电压，大小为在该第三MOS晶体管的一电压降。
前述的产生启动重置信号的电路，其中所述的电源供应器的电压随耦器至少包括一第一反相器与一第二反相器，其中该第一反相器的一第一输出导线与该第二反相器的一第二输出导线在一第二节点相连接。
前述的产生启动重置信号的电路，其中所述的电源供应器的电压随耦器至少包括一第一电容器，连接于该电源供应器与该第一节点之间，用以使该电源供应器与该第一节点相耦合。
前述的产生启动重置信号的电路，其中所述的电源供应器的电压随耦器至少包括一第二电容器，是连接于该第二节点与接地之间，用以使一接地电压与该第二节点相耦合。
前述的产生启动重置信号的电路，其更包括一第三反相器，与该第二节点相连接，用以使该第二反相器所输出的信号反相。
前述的产生启动重置信号的电路，其更包括一第三电容器，与该脉冲产生控制电路相连接，作为一杂讯过滤器。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种产生启动重置信号的电路，其至少包括：一电源供应器的电压随耦器，与一电源供应器相连接，用以依比例地跟随一供应电压的增加而输出一拉升控制信号；以及一脉冲产生控制电路，与该电源供应器的电压随耦器及该电源供应器相耦合，用以当该供应电压开始上升时，输出一启动重置信号回应该拉升控制信号，其中该脉冲控制电路在该供应电压超过一预定的临界电压时，截断该电源供应器的电压随耦器，因此使该启动重置信号产生一重置脉冲。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的产生启动重置信号的电路，其中所述的脉冲产生控制电路至少包括一第一MOS晶体管，将该电源供应器的电压随耦器与接地相连接，其中当该供应电压超过该预定的临界电压时，该第一MOS晶体管被导通以截断该电源供应器的电压随耦器。
前述的产生启动重置信号的电路，其中所述的脉冲产生控制电路至少包括一第二MOS晶体管，耦合于该电源供应器与该第一MOS晶体管的一闸极之间。
前述的产生启动重置信号的电路，其中所述的预定的临界电压不小于该第一MOS晶体管的一第一临界电压与该第二晶体管的一第二临界电压的总和。
前述的产生启动重置信号的电路，其中所述的第二MOS晶体管为一PMOS晶体管，具有一第二闸极连接于该PMOS晶体管的一第二汲极。
前述的产生启动重置信号的电路，其中所述的第一MOS晶体管与该第二MOS晶体管为高临界电压装置，用以提高该预定的临界电压的一设计边界。
前述的产生启动重置信号的电路，其中所述的脉冲产生控制电路至少包括一第三MOS晶体管，耦合于该第一MOS晶体管的一第一闸极与该电源供应器之间，用以提高该预定的临界电压，大小为在该第三MOS晶体管的一电压降。
前述的产生启动重置信号的电路，其中所述的电源供应器的电压随耦器至少包括一第一反相器与一第二反相器，其中该第一反相器的一第一输出导线与该第二反相器的一第二输入导线在一第一节点相连接，以及一第二输出导线与该第一反相器的一第一输入导线在一第二节点相连接。
前述的产生启动重置信号的电路，其中所述的电源供应器的电压随耦器至少包括一第一电容器，连接于该电源供应器与该第一节点之间，用以使该供应电压与该第一节点相耦合。
前述的产生启动重置信号的电路，其中所述的电源供应器的电压随耦器至少包括一第二电容器，连接于该第二节点与接地之间，用以使一接地电压与该第二节点相耦合。
前述的产生启动重置信号的电路，其更包括一第三反相器，与该第二节点相连接，用以使该第二反相器所输出的信号反相，以产生该拉升控制信号。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种产生启动重置信号的方法，利用一位准触发启动重置电路产生一启动重置信号，至少包括一电源供应器的电压随耦器，用以依比例地跟随一供应电压的增加而输出一启动重置信号，以及一脉冲产生控制电路，用以当该供应电压超过一预定的临界电压时，使该启动重置信号产生一重置脉冲，其至少包括：启始化一电源供应器的上升运作；输出一启动重置信号，是跟随该电源供应器的一供应电压的增加；侦测该供应电压何时达到该预定的临界电压；以及产生一重置脉冲，是来自该启动重置信号。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的产生启动重置信号的方法，其中所述的产生一重置脉冲至少包括截断该电源供应器的电压随耦器。
前述的产生启动重置信号的方法，其更包括在该起始化之后，利用该电源供应器的电压随耦器使该电源供应器的电压随耦器维持在一稳定状态。
前述的产生启动重置信号的方法，其更包括当该供应电压到达该预定的临界电压时，重置该电源供应器的电压随耦器。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明是关于一种产生启动重置信号的电路及方法。一电源供应器的电压随耦器，与电源供应器相连接，是用于依比例跟随供应电压的增加以输出一重置信号。一脉冲产生控制电路与电压随耦器相耦合，是用于当供应电压超过一预定的临界电压时，使电压随耦器放电，藉以使重置信号产生一重置脉冲。
借由上述技术方案，本发明产生启动重置信号的电路及方法，提供一种PUR电路，可以重置IC上的正反器、闩锁或暂存器，另外，提供一种使元件在正常运作前，在电力启动期间可以处于定义良好状态的方法。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的启动重置电路具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1A所示为利用一时间触发系统产生重置脉冲的习知PUR电路图。
图1B所示为现有习知的PUR电路的波形图。
图2所示为位准触发PUR电路的方块图。
图3A所示为依照本发明一较佳实施例的一种利用位准触发设计的PUR电路图。
图3B所示为依照本发明另一较佳实施例的一种利用位准触发设计的PUR电路图。
图4所示为依据图3A中实施例的信号模拟结果的电压与时间的关系图。
100：现有习知的PUR电路 102：脉冲延迟区块
104：脉冲产生区块 106：PMOS晶体管
108：节点 110：电容器
112：缓冲器 114：延迟区块
116：AND闸 200：PUR电路
202：反相器 204：反相器
206：电容器 208：电容器
210：节点 212：节点
214：反相器 216：PMOS晶体管
218：NMOS晶体管 220：PMOS晶体管
222：节点 224：NMOS晶体管
226：电容器 300：PUR电路
302：反相器 304：反相器
306：电容器 308：电容器
310：节点 312：节点
316：PMOS晶体管 318：PMOS晶体管
320：NMOS晶体管 322：NMOS晶体管
402：曲线 404：曲线
406：曲线
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的产生启动重置信号的电路及方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
本发明提供一种PUR电路，以及在启动运作期间产生一脉冲以重置元件的方法。元件例如是在晶片上的正反器、闩锁及暂存器。
请参阅图1所示，为半导体领域中现有习知的PUR电路100。PUR电路使用于大部分特殊应用集成电路(application-specific integratedcircuits；ASIC)、微处理器或记忆体，用以使一晶片在开始作用时处于定义良好状态。时间触发(time-triggered)PUR电路100主要分成两个区块：一脉冲延迟区块102与一脉冲产生区块104。在开始运作时，所有节点(node)为接地电压，而供应电压刚开始上升。当施加供应电压，脉冲延迟区块102延迟脉冲的起始，直到充电电路输出为止，包括106与110到达缓冲器112的一跳脱点。当供应电压或VDD上升时，PMOS晶体管106将会导通，藉此让电压经由晶体管106至一节点108进行充电。一电容器110将缓慢对节点108充电，在节点108提供一足以导通缓冲器112的电压。当VDD持续上升，节点108的较高信号会在进入脉冲产生区块104前通过缓冲器112。脉冲产生区块104包括有一延迟区块114与具有一补数输入(complementinput)的一AND闸116。延迟区块114可为不同类型的延迟，例如是在每一输出皆具有大型电容器的一串反相器链(inverter chain)。举例而言，在此环境下一般的选择包括有Schmidt触发器，因其对于磁滞现象尚可提供较佳的杂讯免疫。这种用以产生一脉冲的一般性方法，是将信号延迟并反相，并使其与原始信号作为一AND闸的输入。由脉冲产生区块104输出的即为PUR信号。
时间触发PUR电路100在某些条件下可能无法正确运作，例如由极深次微米(very deep submicron)元件所产生的漏电流，或是供应电压的上升速率相当缓慢时。若供应电压的上升速率比充电电路的RC时间常数慢很多，此时间触发的PUR电路将无法产生脉冲。对PUR电路100而言，RC时间常数用于脉冲延迟区块102或脉冲产生区块104，以达到正确时序(timing)。图1B所示为节点108与114的波形，其是跟随供应电压经过延迟后的波形。PUR的脉冲宽度取决于108与114间的时序延迟。若区块102或104的时间常数甚小于供应电压的上升速率，在节点108或114的信号只会立即跟随供应电压，不会产生脉冲。为了使PUR电路100可在所有实务中的上升速率下皆可产生一脉冲，对某些半导体设计而言，电容器或MOS装置可能会因此变得很大而不切实际。
请参阅图2所示，为依照本发明的一较佳实施例的位准触发(level-triggering)PUR的概念。所揭露的PUR电路及其方法，其基础为位准触发而非时序触发系统。开始时PUR信号紧跟随供应电压VDD的上升而前进。当PUR信号的电压位准达到一预定的临界值，PUR信号会被截止而不再跟随VDD的上升，一电压脉冲将因此而产生。藉由位准触发的概念，就不须再考虑对VDD上升速率很敏感的RC时间常数的电路。各种位准触发系统的实施将描述于后。
请参阅图3A所示，为本发明的第一较佳实施例的PUR电路200。PUR电路200的基础为位准触发设计而非时间触发设计。此位准触发PUR电路在脉冲延迟与脉冲产生上，并非取决于RC时间常数。PUR信号跟随供应电压VDD的上升，并在达到一预定的临界电压时产生一重置脉冲。
PUR电路200包括，但不限定于此：一电源供应器的电压随耦器，与一电源供应器连接，以及一脉冲产生控制电路，与电源供应器相耦合。电源供应器的电压随耦器共同以反相器202与204，以及电容器206与208为代表。脉冲产生控制电路共同以MOS晶体管216、218与220为代表。
交互耦合(cross-coupled)反相器202与204构成一闩锁，使资料保持稳态。反相器202的输出导线与反相器204的输入导线通过一节点210相连接。反相器204的输出导线与反相器202的输入导线通过一节点212相连接。反相器204的输出导线更与反相器214的输入导线相连接，以输出PUR信号。电容器206耦合于一电源供应器与节点210之间。电容器208连接于节点212与接地之间。电容器206与208分别耦合于VDD与GND，确保节点210与212在启动期间分别预设为逻辑1与0。
装置216、220、224与226构成一侦测位准的电路。PMOS晶体管216耦合于电源供应器与PMOS晶体管220之间，其中闸极与汲极相连接。PMOS晶体管220具有一接地闸极与一汲极，其中汲极是通过一节点222与NMOS晶体管218的一闸极相连接。NMOS晶体管218连接于节点210与接地之间。电容器226与NMOS晶体管224耦合于节点222与接地之间。
藉由PUR电路200，二反相器202与204与二电容器共同运作，功能如同一预置闩锁(preset latch)。当供应电压VDD开始上升，节点210与212通过电容器206与208分别耦合成为高位准和低位准。电容器206与208的电容必须比节点210与212的闸极与接面电容大至少十倍，以确保正常耦合。PUR信号通过反相器214依比例地跟随着VDD的增加。因为一些浮动节点(floating node)会在启动期间使节点210放电，预置闩锁提供一反馈以使节点210与212保持稳态。
PUR信号持续上升直到VDD超过临界电压，此临界电压由PMOS晶体管216、NMOS晶体管218与PMOS晶体管220预先定义。临界电压为PMOS晶体管216的临界电压、NMOS晶体管218的临界电压以及PMOS晶体管220间的电压降的总和。这使得节点222具有一符合设计边界的电压位准，藉以导通晶体管218，并且将节点210由低位准拉至接地位准。使压榨闩锁(presserlatch)的状态变化启动至低位准。于是在反相器214输出端的PUR信号将变为低位准，并产生一重置脉冲。因为当VDD高于晶体管216与218预定的临界电压时，节点210会放电至接地位准，故电路的状态变化为电压位准驱动，而不是现有习知的PUR电路所使用的时间驱动。如此可降低PUR电路的尺寸大小，不需要先前技艺所用的大型电容器。NMOS晶体管224是闸极接地，并提供小量漏电流以决定PMOS晶体管216的临界电压，其中PMOS晶体管216当作二极管连接。电容器226并非RC电路的一部分，可小至足以过滤杂讯或脉冲干扰(glitch)以正常运作。
为确保适当的设计边界，电容器206与208较佳的由金属边电容器(metal fringe capacitor)或零临界电压的MOS装置组成，可确保即使当VDD非常低时也有足够的电容。欲提高VDD的临界，晶体管216与218须为高临界电压装置。高临界电压装置可为高Vt装置，或者具有狭窄宽度或长通道的标准装置，以提高导通临界。NMOS晶体管224提供一漏电路径，使节点222保持在比VDD低至少一个PMOS二极管的电压降。
请参阅图3B所示，为依照本发明第二个较佳实施例的PUR电路300。PUR电路300包括，但不限定于此：一电源供应器的电压随耦器，与一电源供应器连接，以及一脉冲产生控制电路，与电源供应器相耦合。电源供应器的电压随耦器共同以反相器302与304以及电容器306与308为代表。脉冲产生控制电路共同以MOS晶体管316、318与320为代表。
反相器302的输出导线通过一节点310与反相器304的输入导线相连接。反相器304的输出导线通过一节点312与反相器302的输入导线相连接。电容器308连接于节点312与接地之间。节点312更与脉冲产生控制信号相连接，通过一反相器可输出跟随供应电压上升的PUR信号。
PMOS晶体管316耦合于电源供应器与PMOS晶体管318之间，其中闸极与汲极相连接。PMOS晶体管318更与NMOS晶体管320的闸极，以及NMOS晶体管322的汲极相连接。
在VDD上升以使电路运作之前，PUR电路300上的所有节点皆位于接地电压。二反相器302与304与二电容器306与308共同运作，功能如同一预置闩锁。当VDD在上升时，节点310与312分别通过电容器306与308耦合于VDD与接地。随着VDD持续上升，电源供应器的电压随耦器，以反相器302与304以及电容器306与308为代表，会输出一拉升控制(pull-upcontrol)信号以控制PMOS晶体管316与NMOS晶体管322。PUR信号因此被PMOS晶体管316依比例地跟随VDD的上升而拉升。当VDD到达比晶体管316与318的组合电压降还高时即可导通NMOS晶体管320，此为PMOS装置318的临界电压、NMOS装置320的临界电压以及316上的小幅电压降，在此之前NMOS晶体管320是处于关(off)的状态。
为使电路300正常运作，电容器306与308的电容须比在节点310与312的闸极与接面电容大至少十倍，使二节点跟随VDD并保持接地。电容器306与308较佳的由零临界电压MOS装置或金属边电容器组成，以确保正常运作。晶体管318与320须为高临界电压装置以提高设计边界。
请参阅图4所示，为依据第一个实施例的信号模拟结果的电压与时间的关系图。曲线图400上描绘出四个信号。请同时参阅图2及图4所示，曲线402表示在节点210的信号；曲线404表示VDD；曲线406表示在节点222的信号；曲线PUR表示在反相器214输出端的PUR信号。当PUR电路200因升高源极电压VDD而开始运作时，在节点210的信号402跟随VDD而处于高位准。在范例中，代表节点222的曲线406保持一个PMOS二极管的电压降，比VDD低约0.3伏特(volt)。在反相器214输出端的PUR信号仍维持和VDD位准相同的高位准，直到信号406达到0.55伏特为止，即图3中晶体管218的临界电压。PUR信号跟随VDD直到达到0.7伏特，接着就降至低位准。0.7伏特为Vin与|Vip|的总和，足以重置闩锁或正反器，是考虑到大多数MOS电路在VDD稍高于Vin时即开始运作。PUR重置位准可设计为高于0.7伏特，藉由在晶体管218上使用一较高临界电压装置或堆叠式MOS二极管。
上述的说明中揭露两个低电压PUR电路，此二电路是使用以电压位准触发为基础的改良式PUR系统，而非一般使用于现有习知的PUR电路的时间触发方式。即使是在非常低的上升速率以及低电压位准下，电压位准触发电路仍提供PUR功能，是藉由使用一闩锁让PUR信号跟随供应电压直到供应电压超过临界，藉以将闩锁与PUR电路重置至接地。利用上述的方法，在任何上升速率下皆可提供PUR功能，不须使用大型元件，例如电容器，一般是在现有习知的PUR电路上所需要，因此大幅降低生产成本。
上述的说明揭露多种不同实施例或范例，用以实施本发明的不同特征。上述有关启动重置电路的元件与过程，其特定范例的描述是用以阐释本发明。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (27)
1、一种产生启动重置信号的电路，其特征在于其至少包括：
一电源供应器的电压随耦器，与一电源供应器相连接，用以依比例地跟随一供应电压的增加而输出一启动重置信号；以及
一脉冲产生控制电路，与该电源供应器的电压随耦器相耦合，用以当该供应电压超过一预定的临界电压时截断该电源供应器的电压随耦器，藉此使该启动重置信号产生一重置脉冲。
2、根据权利要求1所述的产生启动重置信号的电路，其特征在于其中所述的脉冲产生控制电路至少包括一第一MOS晶体管，与该电源供应器的电压随耦器相连接，其中当该供应电压超过该预定的临界电压时，该第一MOS晶体管被导通以截断该电源供应器的电压随耦器。
3、根据权利要求2所述的产生启动重置信号的电路，其特征在于其中所述的脉冲产生控制电路至少包括一第二MOS晶体管，耦合于该电源供应器与该第一MOS晶体管的一第一闸极之间。
4、根据权利要求3所述的产生启动重置信号的电路，其特征在于其中所述的预定的临界电压不小于该第一MOS晶体管的一第一临界电压与该第二MOS晶体管的一第二临界电压的总和。
5、根据权利要求3所述的产生启动重置信号的电路，其特征在于其中所述的第二MOS晶体管为一PMOS晶体管，具有一第二闸极与该PMOS晶体管的一第二汲极相连接。
6、根据权利要求3所述的产生启动重置信号的电路，其特征在于其中所述的第一MOS晶体管与第二MOS晶体管为高临界电压装置，用以提高该预定的临界电压的一设计边界。
7、根据权利要求3所述的产生启动重置信号的电路，其特征在于其中所述的脉冲产生控制电路至少包括一第三MOS晶体管，耦合于该第一MOS晶体管的一第一闸极与该电源供应器之间，用以提高该预定的临界电压，大小为在该第三MOS晶体管的一电压降。
8、根据权利要求1所述的产生启动重置信号的电路，其特征在于其中所述的电源供应器的电压随耦器至少包括一第一反相器与一第二反相器，其中该第一反相器的一第一输出导线与该第二反相器的一第二输出导线在一第二节点相连接。
9、根据权利要求8所述的产生启动重置信号的电路，其特征在于其中所述的电源供应器的电压随耦器至少包括一第一电容器，连接于该电源供应器与该第一节点之间，用以使该电源供应器与该第一节点相耦合。
10、根据权利要求8所述的产生启动重置信号的电路，其特征在于其中所述的电源供应器的电压随耦器至少包括一第二电容器，是连接于该第二节点与接地之间，用以使一接地电压与该第二节点相耦合。
11、根据权利要求8所述的产生启动重置信号的电路，其特征在于其更包括一第三反相器，与该第二节点相连接，用以使该第二反相器所输出的信号反相。
12、根据权利要求1所述的产生启动重置信号的电路，其特征在于其更包括一第三电容器，与该脉冲产生控制电路相连接，作为一杂讯过滤器。
13、一种产生启动重置信号的电路，其特征在于其至少包括：
一电源供应器的电压随耦器，与一电源供应器相连接，用以依比例地跟随一供应电压的增加而输出一拉升控制信号；以及
一脉冲产生控制电路，与该电源供应器的电压随耦器及该电源供应器相耦合，用以当该供应电压开始上升时，输出一启动重置信号回应该拉升控制信号，其中该脉冲控制电路在该供应电压超过一预定的临界电压时，截断该电源供应器的电压随耦器，因此使该启动重置信号产生一重置脉冲。
14、根据权利要求13所述的产生启动重置信号的电路，其特征在于其中所述的脉冲产生控制电路至少包括一第一MOS晶体管，将该电源供应器的电压随耦器与接地相连接，其中当该供应电压超过该预定的临界电压时，该第一MOS晶体管被导通以截断该电源供应器的电压随耦器。
15、根据权利要求14所述的产生启动重置信号的电路，其特征在于其中所述的脉冲产生控制电路至少包括一第二MOS晶体管，耦合于该电源供应器与该第一MOS晶体管的一闸极之间。
16、根据权利要求15所述的产生启动重置信号的电路，其特征在于其中所述的预定的临界电压不小于该第一MOS晶体管的一第一临界电压与该第二晶体管的一第二临界电压的总和。
17、根据权利要求15所述的产生启动重置信号的电路，其特征在于其中所述的第二MOS晶体管为一PMOS晶体管，具有一第二闸极连接于该PMOS晶体管的一第二汲极。
18、根据权利要求17所述的产生启动重置信号的电路，其特征在于其中所述的第一MOS晶体管与该第二MOS晶体管为高临界电压装置，用以提高该预定的临界电压的一设计边界。
19、根据权利要求15所述的产生启动重置信号的电路，其特征在于其中所述的脉冲产生控制电路至少包括一第三MOS晶体管，耦合于该第一MOS晶体管的一第一闸极与该电源供应器之间，用以提高该预定的临界电压，大小为在该第三MOS晶体管的一电压降。
20、根据权利要求15所述的产生启动重置信号的电路，其特征在于其中所述的电源供应器的电压随耦器至少包括一第一反相器与一第二反相器，其中该第一反相器的一第一输出导线与该第二反相器的一第二输入导线在一第一节点相连接，以及一第二输出导线与该第一反相器的一第一输入导线在一第二节点相连接。
21、根据权利要求20所述的产生启动重置信号的电路，其特征在于其中所述的电源供应器的电压随耦器至少包括一第一电容器，连接于该电源供应器与该第一节点之间，用以使该供应电压与该第一节点相耦合。
22、根据权利要求20所述的产生启动重置信号的电路，其特征在于其中所述的电源供应器的电压随耦器至少包括一第二电容器，连接于该第二节点与接地之间，用以使一接地电压与该第二节点相耦合。
23、根据权利要求20所述的产生启动重置信号的电路，其特征在于其更包括一第三反相器，与该第二节点相连接，用以使该第二反相器所输出的信号反相，以产生该拉升控制信号。
24、一种产生启动重置信号的方法，利用一位准触发启动重置电路产生一启动重置信号，至少包括一电源供应器的电压随耦器，用以依比例地跟随一供应电压的增加而输出一启动重置信号，以及一脉冲产生控制电路，用以当该供应电压超过一预定的临界电压时，使该启动重置信号产生一重置脉冲，其特征在于其至少包括：
启始化一电源供应器的上升运作；
输出一启动重置信号，是跟随该电源供应器的一供应电压的增加；
侦测该供应电压何时达到该预定的临界电压；以及
产生一重置脉冲，是来自该启动重置信号。
25、根据权利要求24所述的产生启动重置信号的方法，其特征在于其中所述的产生一重置脉冲至少包括截断该电源供应器的电压随耦器。
26、根据权利要求24所述的产生启动重置信号的方法，其特征在于其更包括在该起始化之后，利用该电源供应器的电压随耦器使该电源供应器的电压随耦器维持在一稳定状态。
27、根据权利要求24所述的产生启动重置信号的电路及方法，其特征在于其更包括当该供应电压到达该预定的临界电压时，重置该电源供应器的电压随耦器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53243003P | 2003-12-24 | 2003-12-24 | |
| US60/532,430 | 2003-12-24 | ||
| US10/994567 | 2004-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1700596A true CN1700596A (zh) | 2005-11-23 |
| CN100370691C CN100370691C (zh) | 2008-02-20 |
Family
ID=35476495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004101026310A Expired - Lifetime CN100370691C (zh) | 2003-12-24 | 2004-12-24 | 产生启动重置信号的电路及方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7221199B2 (zh) |
| CN (1) | CN100370691C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101963821B (zh) * | 2009-07-23 | 2012-11-21 | 三星半导体(中国)研究开发有限公司 | 启动电路及具有启动电路的带隙电压基准电路 |
| CN102983845A (zh) * | 2012-11-22 | 2013-03-20 | 江苏格立特电子有限公司 | 一种抗干扰复位电路 |
| CN103019295A (zh) * | 2011-09-24 | 2013-04-03 | 创杰科技股份有限公司 | 启动重置信号产生装置及方法 |
| CN102386896B (zh) * | 2008-08-07 | 2014-04-30 | 联咏科技股份有限公司 | 重置信号过滤器 |
| CN110798198A (zh) * | 2018-08-02 | 2020-02-14 | 崛智科技有限公司 | 资料闩锁电路及其脉冲信号产生器 |
| CN110824223A (zh) * | 2018-08-09 | 2020-02-21 | 华邦电子股份有限公司 | 电压开启重置信号产生装置及其电压检测电路 |
| TWI842330B (zh) * | 2022-01-14 | 2024-05-11 | 聯發科技股份有限公司 | 毛刺檢測器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080012603A1 (en) * | 2006-07-17 | 2008-01-17 | Wadhwa Sanjay K | Brown out detector |
| US8901955B2 (en) | 2012-11-05 | 2014-12-02 | Sandisk Technologies Inc. | High speed buffer with high noise immunity |
| US8803550B2 (en) * | 2012-12-12 | 2014-08-12 | Sandisk Technologies Inc. | Dynamic high speed buffer with wide input noise margin |
| WO2016018281A1 (en) * | 2014-07-30 | 2016-02-04 | Hewlett-Packard Development Company, L.P. | Current behavior of elements |
| TWI646781B (zh) * | 2017-08-01 | 2019-01-01 | 世界先進積體電路股份有限公司 | 具狀態回復機制之上電控制電路及操作電路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753011A (en) * | 1972-03-13 | 1973-08-14 | Intel Corp | Power supply settable bi-stable circuit |
| US4591745A (en) * | 1984-01-16 | 1986-05-27 | Itt Corporation | Power-on reset pulse generator |
| JP2741022B2 (ja) * | 1987-04-01 | 1998-04-15 | 三菱電機株式会社 | パワーオンリセツトパルス発生回路 |
| US4874965A (en) * | 1987-11-30 | 1989-10-17 | Sgs Microelettronica S.P.A. | Circuital device for the power-on reset of digital integrated circuits in MOS technology |
| JPH0474015A (ja) * | 1990-07-13 | 1992-03-09 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| IT1253679B (it) * | 1991-08-30 | 1995-08-22 | Sgs Thomson Microelectronics | Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo. |
| US5602502A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Circuit for detecting when a supply output voltage exceeds a predetermined level |
| US5703510A (en) * | 1996-02-28 | 1997-12-30 | Mitsubishi Denki Kabushiki Kaisha | Power on reset circuit for generating reset signal at power on |
| US6711062B1 (en) * | 2002-07-17 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Erase method of split gate flash memory reference cells |
-
2004
- 2004-11-22 US US10/994,567 patent/US7221199B2/en not_active Expired - Lifetime
- 2004-12-24 CN CNB2004101026310A patent/CN100370691C/zh not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386896B (zh) * | 2008-08-07 | 2014-04-30 | 联咏科技股份有限公司 | 重置信号过滤器 |
| CN101963821B (zh) * | 2009-07-23 | 2012-11-21 | 三星半导体(中国)研究开发有限公司 | 启动电路及具有启动电路的带隙电压基准电路 |
| CN103019295A (zh) * | 2011-09-24 | 2013-04-03 | 创杰科技股份有限公司 | 启动重置信号产生装置及方法 |
| CN103019295B (zh) * | 2011-09-24 | 2015-05-13 | 创杰科技股份有限公司 | 启动重置信号产生装置及方法 |
| CN102983845A (zh) * | 2012-11-22 | 2013-03-20 | 江苏格立特电子有限公司 | 一种抗干扰复位电路 |
| CN110798198A (zh) * | 2018-08-02 | 2020-02-14 | 崛智科技有限公司 | 资料闩锁电路及其脉冲信号产生器 |
| CN110798198B (zh) * | 2018-08-02 | 2023-07-04 | 崛智科技有限公司 | 资料闩锁电路及其脉冲信号产生器 |
| CN110824223A (zh) * | 2018-08-09 | 2020-02-21 | 华邦电子股份有限公司 | 电压开启重置信号产生装置及其电压检测电路 |
| CN110824223B (zh) * | 2018-08-09 | 2022-01-25 | 华邦电子股份有限公司 | 电压开启重置信号产生装置及其电压检测电路 |
| TWI842330B (zh) * | 2022-01-14 | 2024-05-11 | 聯發科技股份有限公司 | 毛刺檢測器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7221199B2 (en) | 2007-05-22 |
| US20050174154A1 (en) | 2005-08-11 |
| CN100370691C (zh) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1258877C (zh) | 半导体器件 | |
| CN100347959C (zh) | 一种复位电路 | |
| CN1162909C (zh) | 半导体集成电路 | |
| CN1213369C (zh) | 复位装置,半导体ic装置,和半导体存储器装置 | |
| CN1700596A (zh) | 产生启动重置信号的电路及方法 | |
| CN1054850A (zh) | 有延滞的低功率、ttl电平cmos输入缓冲器 | |
| CN1694356A (zh) | 多阈值电压互补金属氧化物半导体触发器及其电路及方法 | |
| CN1305218C (zh) | 半导体装置 | |
| CN1479448A (zh) | 半导体器件 | |
| CN1689230A (zh) | 电压发生电路、电压发生装置、半导体器件及其驱动方法 | |
| CN110837267B (zh) | 一种高可靠性上电复位电路 | |
| US7482847B2 (en) | Power-on reset circuit | |
| CN1190783A (zh) | 半导体存储装置 | |
| JPH0917181A (ja) | 半導体メモリ装置の定電圧発生回路 | |
| CN1381848A (zh) | 地址生成电路 | |
| CN1862967A (zh) | 输入/输出驱动器与电路 | |
| CN1097343C (zh) | 接口电路和设定其确定电平的方法 | |
| CN1090407C (zh) | 模式设定电路 | |
| CN101547004B (zh) | 与门电路 | |
| JP2003324343A (ja) | 集積回路 | |
| CN1320756C (zh) | 半导体集成电路 | |
| CN1208931A (zh) | 半导体集成电路 | |
| CN1738191A (zh) | 检测相位的电路和方法 | |
| CN1783720A (zh) | 切换模组和高电压相容输入/输出电路 | |
| CN1667745A (zh) | 以小读取电流侦测电子式熔丝状态的小型电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080220 |