CN1677846A

CN1677846A - 差动放大器、数字/模拟转换器和显示装置

Info

Publication number: CN1677846A
Application number: CN200510062725.4A
Authority: CN
Inventors: 土弘
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-03-29
Filing date: 2005-03-29
Publication date: 2005-10-05
Anticipated expiration: 2025-03-29
Also published as: CN100472959C; US7619445B2; JP4241466B2; US20080265942A1; US20050212791A1; JP2005286615A

Abstract

一种差动放大电路，包含第1差动对、第2差动对，负载电路和第1和第2电流源，其中，第1差动对的一方差动输入与基准电压连接，数据输出期间包含第1、第2期间，在第1期间，由第1、第4开关(SW1、SW4)将第1和第2输入端(T1、T2)的电压输入到第2差动对的差动输入端，第1差动对的另一方差动输入经第3开关(SW3)与输出端连接，在与第1差动对的另一方差动输入连接的电容中积蓄输出电压，在第2期间，使第1、第3、第4开关处于断开状态，第2差动对的一方差动输入经第2开关(SW2)与输出端连接，第2差动对的另一方差动输入经第5开关(SW5)与第3输入端(T3)连接。这样，可以削减解码器面积，高精度输出。

Description

差动放大器、数字/模拟转换器和显示装置

技术领域

本发明涉及多值输出型的差动放大器、数字/模拟转换器和显示装置。

背景技术

近年来，液晶显示器等的平板显示器正在世上被广泛普及。图22是表示根据图像信号将电平电压输出到显示单元的数据线上的数据驱动器的一般构成的图。当参照图22时，该数据驱动器构成为至少备有灰度电压发生电路920、解码器930(选择电路)和缓冲电路910。灰度电压发生电路920由连接在电源VA和电源VB之间的电阻串构成，从电阻串的各端子(抽头)输出与灰度数相应的灰度电压。解码器930，输入各灰度电压和视频数字信号，选择与视频数字信号对应的灰度电压，输出到缓冲电路910。缓冲电路910对灰度电压进行电流放大，并输出到输出端子。各缓冲电路910的输出端子与显示单元的数据线连接。在每个输出端中设置解码器930和缓冲电路910，灰度电压发生电路920为全部输出端所共有。又，输入到解码器930的视频信号，可以用经过数据寄存器和锁存器、电平移位器等(图中未画出)处理的视频数字信号。

因为要求数据驱动器在许多数据线之间进行驱动的灰度电压中没有零散的情况下进行驱动，所以要求缓冲电路910具有高的输出电压精度。作为适合于这种缓冲电路的构成，已经提出了例如图23和图25所示的构成的方案(请参照后述的专利文献1、2)。

图23所示的差动放大电路是备有抑制由构成电路的晶体管的元件零散引起的输出偏离的功能的偏离消除放大器，图23是表示后述的专利文献1揭示的构成的图，图24是表示图23的电路的开关的接通/断开的时序图。

当参照图24的时序图时，图23所示的电路，在1个数据输出期间的期间t1中，使开关SW1、SW3接通，开关SW2断开，将输入电压Vin和输出电压Vout输入到差动对(M3、M4)的输入对，将输入电压Vin输入到差动对(M5、M6)的输入对。这时，输出电压Vout成为包含偏离电压Vf的电压(Vin+Vf)，将该电压积蓄在电容元件C1中。

此后，在期间t2中，使开关SW1、SW3处于断开状态，开关SW2处于接通状态，分别将输入电压Vin和积蓄在电容元件C1中的电压(Vin+Vf)输入到差动对(M3、M4)的输入对，分别将输入电压Vin和输出电压Vout输入到差动对(M5、M6)的输入对。

这时，对于差动对(M3、M4)，将与期间t1相同的电压输入到输入对，而差动对(M5、M6)也以保持与期间t1相同的状态的方式起作用。所以，在期间t2中的输出电压Vout成为与输入电压Vin相等的电压，是稳定的。即，图23所示的电路构成能够消除输出偏离，放大输出与输入电压相等的电压。

又，图25所示的构成，变更了图23所示的构成，以将参照电压Vref输入到形成差动对的晶体管M3的栅极的方式进行变更。此外，控制图25的各开关的时序图与图24相同。

图25所示的电路，在1个数据输出期间的期间t1中，使开关SW1、SW3处于接通状态，开关SW2处于断开状态，分别将输入电压Vin和参照电压Vref输入到差动对(M3、M4)的输入对，将输入电压Vin共同输入到差动对(M5、M6)的输入对。这时，输出电压Vout，对于参照电压Vref，成为包含偏离电压Vf的电压(Vref+Vf)，将该电压积蓄在电容元件C1中。

此后，在期间t2中，使开关SW1、SW3断开，开关SW2接通，分别将输入电压Vin和积蓄在电容元件C1中的电压(Vref+Vf)输入到差动对(M3、M4)的输入对，分别将输入电压Vin和输出电压Vout输入到差动对(M5、M6)的输入对。

这时，对于差动对(M3、M4)，将与期间t1相同的电压输入到输入对，差动对(M5、M6)也以保持与期间t1相同的状态的方式起作用。所以，在期间t2中的输出电压Vout成为与输入电压Vin相等的电压，是稳定的。即，图25所示的构成也能够消除输出偏离，放大输出与输入电压相等的电压。

此外，通过将参照电压Vref设定在放大电路的输出电压范围的中间电压上，能够使期间t1中的输出电压Vout的电位变动量比图23的情形小。因此，能够缩短期间t1，加长进行高精度驱动的期间t2。

近来，液晶显示装置正在进行多灰度化(多色化)，正在实现从64个灰度(26万种颜色)增加到256个灰度(1680万种颜色)，进一步1024个灰度(10亿7千万种颜色)的液晶显示装置。当这样地进行多灰度化时，存在着在图22所示的数据驱动器的构成中，需要与灰度数对应的灰度电压线数，又，用于选择灰度电压的晶体管数也增加，存在解码器面积增大的课题。

对此，用图23和图25所示的偏离消除放大器，不能够解决该课题。

为了解决上述课题，需要可以用少的输入电平数，输出多的输出电平数的多值输出放大器。

专利文献1：日本特开2001-292041号公报(第1图)；

专利文献2：日本特开2003-168936号公报(第1图)。

发明内容

本发明要解决的课题是提供可以削减解码器面积，高精度输出的多值输出差动放大器、数字模拟转换器和显示装置。

本发明的另一课题是提供抑制由元件零散等引起的通过率变动的多值输出差动放大器、数字模拟转换器和显示装置。

本专利申请揭示的发明，为了解决上述课题，形成如下的概略构成。

有关本发明的第一方面，提供一种差动放大电路，包括输入差动段和放大段，所述输入差动段包括第1和第2差动对、与所述第1和第2差动对的输出对连接的至少1个负载电路，所述放大段接受所述第1和第2差动对的共同的输出信号，对输出端子进行充电或放电驱动。向所述第1差动对的差动输入端中的一方输入端输入给定基准电压。所述差动放大电路还包括控制电路，在第1状态和第2状态之间切换控制，在所述第1状态，将所述输出端子反馈连接到所述第1差动对的差动输入端中的另一方输入端，并且在与所述第1差动对的差动输入端中的另一方输入端连接的电容中积蓄所述输出端子的电压，分别将第1和第2电压输入到所述第2差动对的差动输入端，在所述第2状态，将所述输出端子反馈连接到所述第2差动对的差动输入端中的一方输入端，将第3电压输入到所述第2差动对的差动输入端中的另一方输入端，将所述第1差动对的差动输入端中的另一方输入端与所述输出端子截断。

有关本发明的第二方面，提供一种差动放大电路，包含：第1及第2差动对、与所述第1及第2差动对共同连接的1个负载电路、和向所述第1及第2差动对分别供给电流的第1和第2电流源，根据所述第1和第2差动对的共同的输出信号实施放大作用。将给定基准电压输入到所述第1差动对的差动输入端中的一方。所述差动放大电路还包括：第1、第2、第3输入端子；输出端子；第1开关，其连接在所述第1输入端子和所述第2差动对的差动输入端中的一方之间；第2开关，其连接在所述输出端子和所述第2差动对的差动输入端中的一方之间；第3开关，其连接在所述输出端子和所述第1差动对的差动输入端中的另一方之间；第4开关，其连接在所述第2输入端子和所述第2差动对的差动输入端中的另一方之间；第5开关，其连接在所述第3输入端子和所述第2差动对的差动输入端中的另一方之间；和电容，其与所述第1差动对的差动输入端中的另一方连接。

有关本发明的第三方面，提供一种差动放大电路，包含：第1及第2差动对、与所述第1及第2差动对分别连接的第1及第2负载电路、和向所述第1及第2差动对分别供给电流的第1和第2电流源，根据所述第1和第2差动对的共同的输出信号实施放大作用。所述第1差动对的差动输入端中的一方连接基准电压。所述差动放大电路还包括：第1、第2、第3输入端子；输出端子；第1开关，其连接在所述第1输入端子和所述第2差动对的差动输入端中的一方之间；第2开关，其连接在所述输出端子和所述第2差动对的差动输入端中的一方之间；第3开关，其连接在所述输出端子和所述第1差动对的差动输入端中的另一方之间；第4开关，其连接在所述第2输入端子和所述第2差动对的差动输入端中的另一方之间；第5开关，其连接在所述第3输入端子和所述第2差动对的差动输入端中的另一方之间；和电容，其与所述第1差动对的差动输入端的另一方连接。

有关本发明的第四方面，提供一种差动放大电路，包含：第1极性的第1及第2差动对、与所述第1及第2差动对共同连接的第2极性的1个负载电路、向所述第1及第2差动对分别供给电流的第1和第2电流源、第2极性的第3及第4差动对、与所述第3及第4差动对共同连接的第1极性的1个负载电路、向所述第3及第4差动对分别供给电流的第3和第4电流源，并且包括：接受所述第1和第2差动对的共同输出信号的第1放大电路、接受所述第3和第4差动对的共同输出信号的第2放大电路，所述第1和第2放大电路的输出共同与输出端子连接。所述第1差动对及所述第3差动对的差动输入端之间分别连接；所述第2差动对及所述第4差动对的差动输入端之间分别连接；所述第1及第3差动对的差动输入端中的一方与基准电压连接。所述差动放大电路还包括：第1、第2、第3输入端子；输出端子；第1开关，其连接在所述第1输入端子和所述第2差动对的差动输入端中的一方之间；第2开关，其连接在所述输出端子和所述第2差动对的差动输入端中的一方之间；第3开关，其连接在所述输出端子和所述第1差动对的差动输入端中的另一方之间；第4开关，其连接在所述第2输入端子和所述第2差动对的差动输入端中的另一方之间；第5开关，其连接在所述第3输入端子和所述第2差动对的差动输入端中的另一方之间；和电容，其与所述第1差动对的差动输入端的另一方连接。

在本发明中，也可以构成为：数据输出期间包含第1和第2期间；在所述第1期间中，让所述第1、第3及第4开关处于接通状态，让所述第2、第5开关处于断开状态，经过接通状态的所述第1、第4开关将所述第1及第2输入端子的电压分别输入到所述第2差动对的差动输入端，所述第1差动对的差动输入端的另一方，经过接通状态的所述第3开关，与所述差动放大电路的所述输出端子连接，在所述电容中积蓄所述输出端子的电压；在所述第2期间中，让所述第1、第3及第4开关均处于断开状态，让所述第2、第5开关处于接通状态，所述第2差动对的差动输入端的一方，经过接通状态的所述第2开关，与所述输出端子连接，所述第2差动对的差动输入端的另一方，经过接通状态的所述第5开关，与所述第3输入端子连接。

在本发明中，也可以构成为包括控制所述第1和第2差动对的至少一方的激活/非激活的电路。

在本发明中，也可以构成为包括控制所述第1和第2电流源的至少一方的激活/非激活的电路。

在本发明中，也可以构成为包括向所述第1及第2差动对分别供给电流的第1及第2电流源；包括控制所述第1及第2电流源的至少一方的激活/非激活的电路。

在本发明中，也可以构成为包括第6开关，在所述第2差动对和第2电源之间，以串联方式与所述第1电流源连接。所述第6开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通。

在本发明中，也可以构成为包括第6开关和第3电流源的串联电路，其连接在所述第1差动对和第2电源之间，与所述第1电流源并联连接。所述第6开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通。

在本发明中，也可以构成为包括第6及第7开关，对所述第2差动对的输出对和所述负载电路之间的连接控制其接通/断开。所述第6及第7开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通。

在本发明中，也可以构成为包括第6开关，在所述第1差动对和第2电源之间，以串联方式与所述第1电流源连接；第7开关，在所述第2差动对和第2电源之间，以串联方式与所述第2电流源连接。所述第7开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通；所述第6开关，在所述第2期间的开始后给定期间内断开，而在所述数据输出期间中在所述第2期间的开始后给定期间之外的期间内被接通。

在本发明中，也可以构成为包括第6开关和第3电流源的串联电路，其连接在所述第1差动对和第2电源之间，与所述第1电流源并联连接；第7开关和第4电流源的串联电路，其连接在所述第2差动对和第2电源之间，与所述第2电流源并联连接。所述第6开关，在所述数据输出期间中在所述第1期间的开始后给定期间内接通后被断开；所述第7开关，在所述第2期间的开始后给定期间内接通，而在所述数据输出期间中在所述第2期间的开始后给定期间之外的期间内被断开。

在本发明中，也可以构成为包括：第6及第7开关，对所述第1差动对的输出对和所述负载电路之间的连接控制其接通/断开；第8及第9开关，对所述第2差动对的输出对和所述负载电路之间的连接控制其接通/断开。所述第8及第9开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通；所述第6及7开关，在所述第2期间的开始后给定期间内断开，而在所述数据输出期间中在所述第2期间的开始后给定期间之外的期间内被接通。

有关本发明的第五方面，提供一种数字模拟转换电路，包括所述差动放大电路；还包括：电阻群，串联连接在高位侧的第1电位和低位侧的第2电位之间；和选择电路，输入来自所述电阻群的抽头的电位，根据选择信号，选择分别供给所述第1、第2、第3输入端子的电位。

有关本发明的第六方面，提供一种显示装置，包括输入灰度电压、驱动与显示元件连接的数据线的放大电路，作为所述放大电路，具有所述差动放大电路。

根据本发明，通过可以对元件特性的制造零散等进行高电压精度的输出，并且可以多值输出化的差动放大器，起到可以削减输入到解码器的灰度电压数和构成解码器的晶体管数，节省数字/模拟转换器面积的效果。

附图说明

图1是表示本发明一实施方式的构成图。

图2是表示本发明一实施方式的开关控制一例的图。

图3是用于说明本发明一实施方式的工作的波形图。

图4是用于说明由本发明一实施方式的差动放大器进行的多值输出一例的图。

图5是用于说明由本发明一实施方式的差动放大器进行的多值输出另一例的图。

图6是表示本发明一实施方式的数字/模拟转换器的构成图。

图7是表示本发明第2实施方式的构成图。

图8是表示具有本发明第2实施方式的差动放大器的数字/模拟转换器的构成图。

图9是表示本发明第3实施方式的构成图。

图10是表示本发明第4实施方式的构成图。

图11是表示本发明第5实施方式的构成图。

图12是表示本发明第6实施方式的构成图。

图13是表示本发明第7实施方式的构成图。

图14是用于说明本发明第7实施方式的工作的波形图。

图15是表示本发明第8实施方式的构成图。

图16是用于说明本发明第8实施方式的开关控制一例的图。

图17是表示本发明第9实施方式的构成的图。

图18用于说明本发明第9实施方式的开关控制一例的图。

图19是表示本发明第8实施方式的仿真结果图。

图20是表示本发明第9实施方式的仿真结果图。

图21是表示本发明第10实施方式的显示装置的构成图。

图22是表示已有显示装置的构成图。

图23是表示已有差动放大器的构成图。

图24是表示图23的开关控制一例的图。

图25是表示已有差动放大器另一构成的图。

图26是表示本发明第11实施方式的构成的图。

图中：5-输出端子，6、7、16-放大段，10、11-负载电路，31、31′-差动放大器，32-开关群，33-开关群，40-电阻元件，100-输出电路(缓冲电路)，101、102、103、104、109-NMOS晶体管，111、112、113、114、108-PMOS晶体管，121、122-电流源，201、202、203、204-PMOS晶体管，212、212-NMOS晶体管，226、227-电流源，200-灰度电压发生电路，300-解码器，400-输出端子群，910-输出电路，920-灰度电压发生电路，930-解码器，C、C1、C2-电容，M1、M2-PMOS晶体管，M3、M4、M5、M6-NMOS晶体管，M7-MOS晶体管，M8、M9、M10-电流源，SW1、SW2、SW3、SW4、SW5-开关，T1、T2、T3、T4-输入端子，V(T1)、V(T2)、V(T3)-输入电压，Vref-基准电压。

具体实施方式

下面参照附图详细说明本发明的实施方式。此外，在各图中，对于相同的构成要素采用相同的参照标号。

图1是表示本发明第1实施方式的差动放大器的构成图。参照图1，与该实施方式有关的差动放大器具有由第1电流源121驱动的第1差动对(101、102)和由第2电流源122驱动的第2差动对(103、104)共同与负载电路10连接的构成，第1差动对的一方晶体管101的栅极与给予基准电压Vref的端子T4连接，第1差动对的另一方晶体管102的栅极，经过开关SW3，与输出端子5连接。

第2差动对的一方晶体管103的栅极，经过开关SW4、SW5，分别与分别给予电压V(T2)、V(T3)的端子T2、T3连接，第2差动对的另一方晶体管104的栅极，经过开关SW1、SW2，分别与给予电压V(T1)的端子T1和输出端子5连接。

又，电容(capacitor)C1连接在第1差动对的另一方晶体管102的栅极和低电位侧电源VSS之间。

进一步，放大段6连接在第1和第2差动对的输出端(晶体管101、103的共同漏极端)和输出端子5之间。

负载电路10，作为具体的电路构成，例如由电流反射镜电路(111、112)构成。该电流反射镜电路的输入端(晶体管112的漏极和栅极的连接节点)与第1和第2差动对的另一方晶体管102、104的共同连接的漏极连接，电流反射镜电路的输出端(晶体管111的漏极)与第1和第2差动对的一方晶体管101、103的共同连接的漏极连接。

图1所示的本实施方式的差动放大器，与晶体管的特性零散无关，能够高精度地输出与电压V(T1)、V(T2)、V(T3)相应的电压。下面，参照图2说明它的作用。

图2是控制在1个数据输出期间中的图1的差动放大器的各开关的控制信号S1、S2的时序图。在图1中，由控制信号S1控制开关SW1、SW3、SW4的接通/断开，由控制信号S2控制开关SW2、SW5的接通/断开。将1个数据输出期间分成2个期间t1、t2。

首先，在期间t1，使开关SW1、SW3、SW4处于接通状态，开关SW2、SW5处于断开状态。这时，第1差动对(101、102)具有反馈连接的构成。即，第1差动对(101、102)，将基准电压Vref输入到它的非反相输入端(晶体管101的栅极)，将输出电压Vout反馈输入到反相输入端(晶体管102的栅极)。所以，输出电压Vout变化到与输入到晶体管101的栅极的基准电压Vref相应的电压。但是，因为第1差动对(101、102)和第2差动对(103、104)共同连接输出端，所以输出电压Vout，受到输入到第2差动对(103、104)的差动输入对的电压V(T2)、V(T1)的影响，进一步，当在构成电路的晶体管中存在特性零散时，也受到它们的影响。

即，在期间t1中，输出电压Vout成为受到基准电压Vref、V(T2)、V(T1)和晶体管特性零散的影响的电压，能够用下列式(1)表示出来。

Vout＝Vref+ΔV (1)

这里，ΔV表示从基准电压Vref的电压偏离。

又，当令在第1差动对(101、102)和第2差动对(103、104)的各个晶体管中流动的电流为Ia、Ib、Ic、Id时，在期间t1的稳定状态下，从电流反射镜电路(111、112)的输入输出电流的关系，下列式(2)成立。

Ia+Ic＝Ib+Id+ΔI (2)

但是，ΔI为由电流反射镜电路(111、112)的晶体管对之间的特性零散引起的电流偏离。

其次，在期间t2中，使开关SW1、SW3、SW4处于断开状态，开关SW2、SW5处于接通状态。

这时，在电容C1上保持有期间t1的输出电压(Vref+ΔV)，与期间t1同样，将基准电压Vref和(Vref+ΔV)输入到第1差动对(101、102)的差动输入对。

另一方面，第2差动对(103、104)形成分别将电压V(T3)和输出电压Vout输入到非反相输入端和反相输入端的反馈连接的构成。所以，输出电压Vout变化到与输入到晶体管103的栅极的电压V(T3)相应的电压。

可是，第1差动对(101、102)，通过期间t1、t2，输入到差动输入对的电压相同，不发生状态变化。因此，期间t2中的第2差动对(103、104)的稳定状态也保持与期间t1大致相同的状态。即，以在第1差动对(101、102)和第2差动对(103、104)的各个晶体管中流动的电流的状态，在期间t1、t2保持相同状态的方式起作用。

又，到差动输入对的2个输入电压与在差动对中流动的电流的关系是2个输入电压保持电位差不变，即便发生比较小的电位变动，流过差动对的电流也不变化的关系。

这是因为以与2个输入电压的变化一起，差动对的共同源极电位也发生变化，差动对的晶体管对之间的栅极-源极间电压成为一定的方式，分别保持的缘故。

所以在期间t1、t2中到第2差动对(103、104)的2个输入电压满足下列式(3)的关系。

V(T2)-V(T1)＝V(T3)-Vout (3)

在上式(3)中，左边和右边，分别是期间t1和t2的2个输入电压的电位差。所以输出电压Vout由下式(4)表示。

Vout＝V(T3)+{V(T1)-V(T2)} (4)

此外，在上式(4)中，也可以将{V(T1)-V(T2)}看作电平移位量。

如上所述，图1的差动放大器能够对电压V(T3)，与电压V(T1)、(T2)相应，电流放大经过电平移位的电压并进行输出。又，能够与晶体管特性零散无关地输出高精度的电压。

此外，基准电压Vref，只要在期间t1、t2保持一定，就能够用第1差动对(101、102)可以工作的任意恒定电压。

又，作为基准电压Vref，也可以用电压V(T1)、V(T2)、V(T3)中的任一个。

当然，与图1极性相反地构成的差动放大器也能够得到同样的作用和效果。即，在图1中，第1差动对(101、102)和第2差动对(103、104)由NMOS晶体管构成，电流反射镜(111、112)由PMOS晶体管构成，但是第1差动对(101、102)和第2差动对(103、104)也可以由PMOS晶体管构成，电流反射镜(111、112)由NMOS晶体管构成。又，在包含图1的本发明的各附图中，表示了电容C1，一端与第1差动对的另一方晶体管102的栅极连接，另一端与低电位侧电源VSS连接的构成，但是电容C1的另一端的连接，代替低电位侧电源VSS，也可以是高电位侧电源VDD或任意电源。进一步，我们表示了用图2所示的S1和S2的2个信号控制图1的各开关的控制信号的最单纯的例子。但是，开关元件具有寄生电容，当开关工作时不能够无视该电容耦合的影响时，必要时也可以用使定时稍微偏离S1、S2的另外的控制信号。

图3是表示图1的差动放大器的输出变化的样子的电压波形图。在图3中，表示了将电压V(T1)、V(T2)、V(T3)、Vref分别设定在不同电压上的情形。

输出电压Vout，

在期间t1，成为上述式(1)，

在期间t2，成为上述式(4)。

期间t2中的输出电压Vout和V(T3)的电位差保持在电压V(T1)和V(T2)的电位差上。即，从上述式(4)，得到

Vout-V(T3)＝V(T1)-V(T2)。

而且，通过将最佳电压给予电压V(T1)、V(T2)、V(T3)，作为期间t2中的输出电压Vout，能够输出所要的电压。又，图1的差动放大器也可以实现输出电压数比输入电压数多的多值输出。

图4是用于说明由图1的差动放大器进行的多值输出的一实施例的图。图4(A)表示输入输出电平的关系，图4(B)表示与2位数字数据(D1、D0)关联的电压选择状态的关系。在图4(A)中，最简单地，表示输入电压具有电压A、B两个电平的情形。而且，通过将电压A、B选择输入到电压V(T1)、V(T2)、V(T3)，作为输出电压，能够输出Vo1～Vo4的4个电平。

具体地说，当输出电压Vo1时，当选择

(V(T1)、V(T2)、V(T3))＝(A、B、A)时，根据上述式(4)，得到Vo1＝{A-(B-A)}。即，电压Vo1成为从电压A只向低电位侧电平移位电位差(B-A)的电压。

又，当输出电压Vo2时，当选择

(V(T1)、V(T2)、V(T3))＝(A、B、B)时，得到Vo2＝{B-(B-A)}＝A。即，电压Vo2成为从电压B只向低电位侧电平移位电位差(B-A)的电压，与电压A同电位。

又，当输出电压Vo3时，当选择

(V(T1)、V(T2)、V(T3))＝(B、A、A)时，得到Vo3＝{A+(B-A)}＝B。即，电压Vo3成为从电压A只向高电位侧电平移位电位差(B-A)的电压，与电压B同电位。

又，当输出电压Vo4时，当选择

(V(T1)、V(T2)、V(T3))＝(B、A、B)时，得到Vo4＝{B+(B-A)}。即，电压Vo4成为从电压B只向高电位侧电平移位电位差(B-A)的电压。

如上所述，如图4(A)所示进行选择时，对2个输入电压，可以是4个电平的电压，这时，能够使邻接电平间隔具有一定的电位差(B-A)。

又，如图4(B)所示，也可以根据2位数字数据(D1、D0)，选择输出4个电压Vo1～Vo4。

图5是用于说明由图1的差动放大器进行的多值输出的与图4不同的实施例的图。

图5(A)表示输入输出电平的关系，图5(B)表示与2位数字数据(D1、D0)关联的电压选择状态的关系。

在图5(A)中，也表示输入电压具有电压A、B的两个电平的情形。而且，通过将电压A、B选择输入到电压V(T1)、V(T2)、V(T3)，能够输出Vo1～Vo4的4个电平。

与图4所示的例子的不同点是输出Vo2和Vo3时的选择条件。具体地说，在图5中，当输出电压Vo2时，当选择

(V(T1)、V(T2)、V(T3))＝(A、A、A)时，得到Vo2＝{A-(A-A)}＝A。即，电压Vo2，是从电压A只电平移位电位差零的电压，与电压A同电位。

又，当输出电压Vo3时，当选择

(V(T1)、V(T2)、V(T3))＝(B、B、B)时，得到Vo3＝{B+(B-B)}＝B。即，电压Vo3，是从电压B只电平移位电位差零的电压，与电压B同电位。

即，如图5(A)所示进行选择时，也与图4同样，对2个输入电压，可以是4个电平的电压，这时，能够使邻接电平间隔具有一定的电位差(B-A)。

又，如图5(B)所示，也可以根据2位数字数据(D1、D0)，选择4个电压Vo1～Vo4。即，与2位数字数据(D1、D0)＝(0、0)、(0、1)、(1、0)、(1、1)相应地输出电平1～4。

图6是表示用图1的差动放大器的数字/模拟转换器的一实施例的构成图。在图6中，作为电路31(多值输出差动放大电路)，用参照图1说明的实施方式的差动放大器。

在由以串联方式连接在电源电压VH、VL之间的多个电阻元件40的连接端子上生成选择输入到电路31的m个的电压V1～Vm，由开关群32选择各电压，输出到2个端子T1、T2。

又通过选择开关群33中的某一方将输出到端子T1、T2电压输出到端子T3。

此外，将开关控制信号输入到电路31，进行图1的开关SW1～SW5的控制。

又，将选择信号输入到开关群32、33，将与选择信号相应的电压电平输出到端子T1、T2、T3。作为选择信号，能够用图像数据等的数字信号。

又，如用图4(B)和图5(B)说明的那样，电路31(图1的差动放大器)，对于至少2个的不同的输入电压，能够根据选择条件，输出4个电平电压。

所以，作为到V(T1)、V(T2)、V(T3)的输入，通过以各种不同方式选择m个电压V1～Vm，进一步，能够输出许多电平电压。

如上所述，用图1的差动放大器的图6的数字/模拟转换器，因为能够用少的输入电压数得到许多输出电压，所以选择输入电压的开关少，与相同输入电平数的已有电路比较，能够减小电路规模。

图7是表示图1的差动放大器的变更例的图。在图1中，表示总是令V(T3)＝V(T1)时的构成。

在图7所示的构成中，作为从图1的变更点，除去图1的端子T3，将开关SW5连接在端子T1、T2之间。除此之外的构成与图1所示的构成相同。

又，开关SW1～SW5的控制，如图2所示，对接通/断开进行控制。在图7的差动放大器中，输出电压Vout由下式(5)表示。

Vout-V(T1)＝V(T1)-V(T2) (5)

根据上式(5)，输出电压Vout成为总是1对2地外分电压V(T1)、V(T2)的电压。即，图7所示的差动放大器，与晶体管的特性零散无关，能够高精度地输出1对2地外分电压V(T1)、V(T2)的电压作为输出电压Vout。

此外，由图7的差动放大器进行的多值输出的实施例与图5相同。

图8是表示用图7的差动放大器的数字/模拟转换器的一实施例的构成图。在图8中，将图7的差动放大器用作电路31′。这时，图8所示的构成成为从图6的构成，除去端子T3和开关群33的构成。

因此，与图6的数字/模拟转换器的构成比较，能够进一步减小电路规模。即，用图7的差动放大器的图8的数字/模拟转换器也与图6同样，因为能够用少的输入电压数得到许多输出电压，所以选择输入电压的开关少，与相同输入电平数的已有电路比较，能够减小电路规模。

图9是图1的变更例，将负载电路10变更成负载电路11。在图9中，负载电路11由第1电流反射镜(111、112)和第2电流反射镜(113、114)构成，各个电流反射镜的输入端和输出端分别与第1差动对(101、102)和第2差动对(103、104)的各个输出对连接。又共同连接晶体管101的漏极和晶体管111的漏极的连接点与晶体管103的漏极和晶体管113的漏极的连接点，形成第1差动对(101、102)和第2差动对(103、104)的共同输出端。

即便在图9中，上式(2)的电流关系也成立。这时，ΔI成为由第1电流反射镜(111、112)和第2电流反射镜(113、114)的各个晶体管对之间的特性零散引起的电流偏离的合成量。

所以，图9所示的差动放大器也通过与图1相同的作用，能够与晶体管的特性零散无关，高精度地输出与电压V(T1)、V(T2)、V(T3)相应的电压。

图10是表示图1所示的差动放大器的变形例的图。图10所示的实施方式将图1的放大段6变更成放大段7。在图10中，放大段7是使输入对与第1差动对(101、102)和第2差动对(103、104)的输出对的一方共同连接点和另一方共同连接点连接，使输出端与输出端子5连接的差动放大段。放大段7的作用与图1的放大段6相同。

图11是将图1所示的差动放大器和用它的相反极性构成的差动放大器组合起来的构成。参照图11，它备有nMOS的第1和第2差动对(101、102)、(103、104)、与第1和第2差动对共同连接的pMOS的1个负载电路(111、112)、分别向第1和第2差动对供给电流的第1和第2电流源(121、122)，pMOS的第3和第4差动对(201、202)、(203、204)、与第3和第4差动对共同连接的nMOS的1个负载电路(211、212)、分别向第3和第4差动对供给电流的第3和第4电流源226、227，接受第1和第2差动对的共同的输出信号的第1放大电路6、接受第3和第4差动对的共同的输出信号的第2放大电路16。分别连接第1差动对(101、102)和第3差动对(201、202)的差动输入，分别连接第2差动对(103、104)和第4差动对(203、204)的差动输入，第1和第3差动对(101、102)、(201、202)的差动输入的一方与基准电压Vref连接。在数据输出期间的第1期间，经过接通状态的第1、第4开关SW1、SW4，分别将第1和第2输入端子T1、T2的电压V(T1)、V(T2)输入到第2和第4差动对的差动输入，第1和第3差动对的差动输入的另一方，经过接通状态的第3开关SW3与输出端子5连接，在与第1差动对的差动输入的另一方连接的电容C1中积蓄输出端子的电压。在第2期间，使第1、第3、第4开关都处于断开状态，第2和第4差动对的差动输入的一方，经过接通状态的第2开关SW2与输出端子5连接，第2和第4差动对的差动输入的另一方，经过接通状态的第5开关SW5与第3输入端子T3连接。

在图11中，因为NMOS第1差动对(101、102)和NMOS第2差动对(103、104)，使各个输入对共同与PMOS第1差动对(201、202)和PMOS第2差动对(203、204)连接起来，所以在2个差动放大器的各个中不需要备有开关SW1～SW5和电容C1，能够共有。此外，在图11中表示分别设置放大段6和16的构成，但是也可以是用联络段等将放大段6和16结合起来生成相互作用的构成，这是不言而喻的。

图12是用薄膜晶体管(TFT)构成图1的差动放大器的电路。薄膜晶体管是在玻璃等的绝缘性基片上形成的绝缘栅极型晶体管，即便在用这种晶体管的电路中，也能够实现上面说明的作用和效果。

又，即便用薄膜晶体管形成图6到图11也能够得到同样的效果，这是不言而喻的。

如上所述，本发明的差动放大器，能够与晶体管的特性零散无关，高精度地输出所要的电压。

又，能够实现比输入电压数多的输出电压数，在用本发明的差动放大器的数字/模拟转换器中，与已有技术比较能够削减电路规模，实现省面积化。

此外，因为当进一步分析本发明的差动放大器时，我们看到与构成条件有关，在输出电压的通过率中发生零散，所以在下面我们说明关于它的对策。

图13是表示用于确认图7所示的差动放大器的工作的仿真对象的电路构成图。在图13中，电流源121、122由在栅极上输入偏置电压BIAS的NMOS晶体管构成。又，放大段6由PMOS晶体管108和NMOS晶体管109构成。PMOS晶体管108，源极与高电位侧电源VDD连接，栅极与第1差动对(101、102)和第2差动对(103、104)的共同输出端连接，漏极与输出端子5连接，产生对输出端子5的充电作用。又NMOS晶体管109，源极与低电位侧电源VSS连接，栅极与偏置电压BIAS连接，漏极与输出端子5连接，作为电流源产生对输出端子5的放电作用。又为了使输出电压稳定，将相位补偿电容C2配设在第1和第2差动对的共同输出端与晶体管108的栅极的连接点与输出端子5之间。

图14表示在图13所示的电路中，电源电压10V、基准电压Vref＝5V时的2个电平的输入电压波形(7.9V、8.0V)和根据V(T1)、V(T2)的选择条件输出的4个输出电压波形Vout1～Vout4。电压波形Vout1、Vout2、Vout3、Vout4是分别选择(V(T1)、V(T2))为(7.9V、8.0V)、(7.9V、7.9V)、(8.0V、8.0V)、(8.0V、7.9V)时的波形。SW1～SW5的时序图与图2相同，对1个数据期间30μs，分别使期间t1、t2为15μs。此外，在电压波形图中，控制信号S1、S2用于表示时序，而与电压轴(纵轴)无关。

如图14所示，当1个数据期间结束时，Vout1、Vout2、Vout3、Vout4分别稳定在7.8V、7.9V、8.0V、8.1V，表示出由本发明的差动放大器产生的多值输出的作用。又，即便晶体管特性多少发生变动也能够得到高精度的电压输出。另一方面，在图14中，与图13的的差动放大器的V(T1)、V(T2)的电压选择条件有关通过率不同。解析结果，这种通过率零散，在使相位补偿电容直接与第1、第2差动对的共同输出端连接的构成中，当将驱动第1、第2差动对的电流源121、122的电流抑制得比较小时，变得很显著。下面我们说明这种通过率零散的机理。

在图14中看到的通过率零散是因为在图13中，由第1、第2差动对的共同输出信号使晶体管108的栅极电位变化的作用强度，与V(T1)、V(T2)的电压选择条件有关，发生变动的缘故。这种作用强度，即是在第1、第2差动对的共同输出端子中流动的电流变化的大小。

在图13那样的，使相位补偿电容与第1、第2差动对的共同输出端连接的构成中，因为除了晶体管108的栅极电容外，相位补偿电容也必须同时进行充放电，所以由上述作用强度引起的通过率差变得很显著。下面我们说明这种作用。此外，在下面，与图1同样，令在图13的差动放大器的第1差动对(101、102)和第2差动对(103、104)的各个晶体管中流动的电流为Ia、Ib、Ic、Id。又，令在电流源(121、122)中流动的电流分别为I1、I2。此外，为了使说明简单起见，令第1、第2差动对的各个晶体管对具有同一特性，构成电路的晶体管没有特性零散。

首先，在图13的的差动放大器中，因为分别由电流源(121、122)驱动第1差动对(101、102)、第2差动对(103、104)，所以在稳定工作状态中，下式(6)、(7)的关系成立。

Ia+Ib＝I1 (6)

Ic+Id＝I2 (7)

又，在电流反射镜(111、112)中流动的电流相等，下式(8)成立。

Ia+Ic＝Ib+Id (8)

解上式(6)、(7)、(8)，得到

Ia+Ic＝(I1+I2)/2 (9)

Ib+Id＝(I1+I2)/2 (10)

Ia与Ic之和及Ib与Id之和都成为由I1、I2规定的常数。

这里，当考虑图14所示的1个数据期间中的第1、第2差动对的工作时，在期间t1开始紧接之后，首先将电压V(T2)和V(T1)给予第2差动对(103、104)的输入对，因此，电流Ic、Id成为与各个电压V(T2)、V(T1)相应的恒定电流。

另一方面，以将基准电压Vref和输出电压Vout给予第1差动对(101、102)的输入对，因为Vout处于比Vref低的电位状态，所以使Ia增加，Ib减少，由于Ia增加，PMOS晶体管108的栅极电位下降，使输出电压Vout上升到基准电压Vref附近的方式起作用。

这时的Ia的电流增加量的大小对图14的期间t1中的通过率施加影响。

从上式(6)和(9)，期间t1中的电流Ia的变化幅度，在下列范围内。

I1≥Ia≥{(I1+I2)/2}-Ic (11)

在上式(11)中，电流Ia的范围越广，期间t1中的电流Ia的增加量越大，通过率越高。

这里，我们考虑输入到第2差动对(103、104)的电压V(T1)和V(T2)的电压选择条件，当V(T1)＝V(T2)时，在期间t1中，电流关系成为Ic＝Id＝I2/2。

所以，在V(T1)＝V(T2)时，即便V(T1)、V(T2)的绝对值变化，电流Ia的范围也不变化，通过率成为恒定。

又，根据上式(8)，因为当Ic＝Id时，第1差动对(101、102)处于稳定状态Ia＝Ib，所以在期间t1中的输出电压Vout与基准电压Vref同电位，成为稳定。

即便在图14的电流波形图中，在期间t1中的Vout2、Vout3也具有相同的通过率，Vout2、Vout3与基准电压Vref同电位，成为稳定。

另一方面，当V(T1)＞V(T2)时，在期间t1中，第2差动对(103、104)的电流关系成为Ic＜Id。

这时，上式(11)的电流Ia的范围比V(T1)＝V(T2)时的窄，所以通过率下降。

又，根据上式(8)，因为当Ic＜Id时，第1差动对(101、102)处于稳定状态，Ia＞Ib，所以在期间t1中的输出电压Vout处于比基准电压Vref低的电位，成为稳定的。

即便在图14的电压波形图中，在期间t1中的Vout4也具有比Vout2、Vout3低的通过率，Vout4处于比Vref低的电位，成为稳定的。

又，当V(T1)＜V(T2)时，在期间t1中，第2差动对(103、104)的电流关系成为Ic＞Id。

这时，上式(11)的电流Ia的范围比V(T1)＝V(T2)时的广，所以通过率上升。

又，根据上式(8)，因为当Ic＜Id时，第1差动对(101、102)处于稳定状态，Ia＞Ib，所以在期间t1中的输出电压Vout处于比基准电压Vref高的电位，成为稳定。

即便在图14的电压波形图中，在期间t1中的Vout1也具有比Vout2、Vout3高的通过率，Vout1处于比Vref高的电位，成为稳定。

下面，我们考虑图14的期间t2中的第1、第2差动对的工作，在期间t2开始紧接之后，首先将基准电压Vref和期间t1结束时的输出电压(＝Vout′)给予第1差动对(101、102)的输入对，因此，电流Ia、Ib分别成为恒定电流。另一方面，将与电压V(T1)和输出电压Vout给予第2差动对(103、104)的输入对。因为输出电压Vout处于比V(T1)低的电位状态，所以Ic增加，Id减少。

以由于Ic增加，PMOS晶体管108的栅极电位下降，使输出电压Vout上升到V(T1)附近的方式起作用。

这时的Ic的电流增加量的大小对图14的期间t2中的通过率施加影响。

从上式(7)和(9)，期间t2中的电流Ic的变化幅度，在下列范围内。

I2≥Ic≥{(I1+I2)/2}-Ia (12)

在上式(12)中，电流Ic的范围越广，期间t2中的电流Ic的增加量越大，通过率越高。

这里，我们考虑输入到第1差动对(101、102)的电压Vref、Vout′的大小，

当V(T1)＝V(T2)时，因为期间t1结束时的输出电压与基准电压Vref同电位(Vout′＝Vref)，所以期间t2的电流关系成为Ia＝Ib。

所以，与期间t1相同，即便V(T1)、V(T2)的绝对值变化，上式(12)中的电流Ic的范围也不变化，通过率恒定。

又，根据上式(8)，因为当Ia＝Ib时，第2差动对(103、104)处于稳定状态，Ic＝Id，所以期间t2中的输出电压Vout与电压V(T1)同电位，成为稳定。

即便在图14的电流波形图中，在期间t1中的Vout2、Vout3也具有相同的通过率，Vout2、Vout3与电压V(T1)同电位，成为稳定。

另一方面，因为当V(T1)＞V(T2)时，在期间t1结束时的输出电压为比基准电压Vref低的电位(Vout′＜Vref)，所以在期间t2中，第1差动对(101、102)的电流关系成为Ia＞Ib。

这时，上式(12)的电流Ic的范围比V(T1)＝V(T2)时的广，所以通过率上升。

又，根据上式(8)，因为当Ia＞Ib时，第2差动对(103、104)处于稳定状态，Ic＜Id，所以在期间t2中的输出电压Vout处于比基准电压Vref高的电位，成为稳定。

即便在图14的电压波形图中，期间t2中的Vout4也具有比Vout2、Vout3高的通过率，Vout4处于比V(T1)高的电位，成为稳定。

又，因为当V(T1)＜V(T2)时，期间t1结束时的输出电压为比基准电压Vref高的电位(Vout′＞Vref)，所以在期间t2中，第1差动对(101、102)的电流关系成为Ia＜Ib。这时，上式(11)的电流Ic的范围比V(T1)＝V(T2)时的窄，所以通过率下降。

又，根据上式(8)，因为当Ia＜Ib时，第2差动对(103、104)处于稳定状态，Ic＞Id，所以在期间t2中的输出电压Vout处于比基准电压Vref低的电位，成为稳定。

即便在图14的电压波形图中，期间t2中的Vout1也具有比Vout2、Vout3低的通过率，Vout1处于比Vref低的电位，成为稳定。

通过上述那样的作用，在图13的差动放大器中，与V(T1)、V(T2)的电压选择条件有关，通过率不同。

此外，因为当将基准电压Vref设定在V(T1)或V(T2)上时，在期间t1中，输出电压Vout变化到目标电压附近，所以通过率的零散，以期间t1为主，期间t2中的输出电压Vout的电位变动十分小。所以，能够大致上无视期间t2中的通过率的零散的影响。

作为用于防止这种由电压V(T1)和V(T2)的电压选择条件引起的通过率的零散的方法，通过设置用于对驱动第1、第2差动对的2个电流源中的至少一方的激活、非激活进行控制的电路、和设置用于调制控制2个电流源的电流值的电路，能够达到改善的目的。下面，表示该实施例。

图15是表示在图13的差动放大器中，追加用于控制电流源(121、122)的激活、非激活的电路的构成图，这是加上以串联方式与电流源121连接的开关SW11和以串联方式与电流源122连接的开关SW12的构成。

图16是表示控制图15的构成中的开关SW1～SW5、SW11、SW12的接通/断开一例的图。

我们用图13和图14说明因为在第1、第2差动对的各个晶体管中流动的电流相互影响，所以由电压V(T1)和V(T2)的电压选择条件引起的通过率变动的情形。

与此相对，在图15所示的构成中，通过用开关SW11、SW12，使在第1、第2差动对的中流动的电流的相互作用暂时消失，抑制通过率的变动。下面说明具体的作用。

图16表示图15的各开关控制的时序图，控制信号S1、S2与图2所示的相同。下面，我们参照图15、图16，说明开关SW11、SW12的作用。

首先，在期间t1开始紧接之后，在期间t1内设置期间ta，在期间ta中，根据控制信号S3使开关SW12断开。开关SW11，在整个期间t1都保持接通不变。因此，在期间ta中，截断第2差动对(103、104)的电流，使第2差动对停止工作。

在这时的第1差动对(101、102)中流动的电流Ia、Ib由电流反射镜(111、112)决定，如果没有晶体管的特性零散，则在稳定工作状态中，下列关系成立。

Ia＝Ib＝I1/2 (13)

因此，期间ta中的电流Ia的变化幅度，在下式(14)的范围内。

I1≥Ia≥I1/2 (14)

所以，根据上式(14)的电流Ia的增加量，决定通过率。而且，因为在期间ta中，使第2差动对(103、104)停止工作，所以与电压V(T1)和V(T2)的电压选择条件无关，通过率成为恒定。

大致将期间ta设定为在期间t1中，输出电压Vout到达基准电压Vref附近的时间。

而且，在期间ta结束后，使开关SW12接通，在余下的期间t1中，与图14的情形相同，在电容元件C1中积蓄与电压V(T1)和V(T2)的电压选择条件相应的输出电压(＝Vout′)。

其次，在期间t2开始紧接之后，在期间t2内设置期间tb，在期间tb中，根据控制信号S4使开关SW11断开。开关SW12，在整个期间t2都保持接通不变。

因此，在期间tb中，截断第1差动对(101、102)的电流，使第1差动对停止工作。在这时的第2差动对(103、104)中流动的电流Ic、Id由电流反射镜(111、112)决定，在稳定工作状态中，下式(15)的关系成立。

Ic＝Id＝I2/2 (15)

因此，期间tb中的电流Ic的变化幅度，在下式(16)的范围内。

I2≥Ic≥I2/2 (16)

所以，根据上式(16)的电流Ic的增加量，决定通过率。而且，因为在期间tb中，使第1差动对(101、102)停止工作，所以与Vref和Vout′的大小无关，通过率成为恒定。

大致将期间tb设定为在期间t2中，输出电压Vout到达电压V(T1)附近的时间。

而且，在期间tb结束后，使开关SW11接通，在余下的期间t2中，与图14的情形相同，成为与端子T1、T2的电压V(T1)和V(T2)的电压选择条件相应的输出电压。

如上所述，图15所示的构成，通过设置开关SW11、SW12，在设置在期间t1和期间t2的期间ta、tb中，分别控制开关SW12、SW11，能够与电压V(T1)和V(T2)的电压选择条件无关，使通过率保持恒定。

此外，在将基准电压Vref设定在V(T1)或V(T2)上的情形中，因为在期间t1中输出电压Vout变化到目标电压附近，所以期间t2中的输出电压Vout的电位变动十分小。所以，能够大致无视期间t2中的输出电压Vout的通过率零散的影响。这时，也可以没有开关SW11和期间tb的控制。

又，在图15中，作为一个例子表示设置以串联方式分别与电流源121、122连接的开关SW11、SW12的构成，作为用于控制电流源121、122的激活、非激活的电路，但是当然也可以用另外的构成。例如，也可以通过改变电流源121、122的栅极偏置电压，控制电流源121、122的激活、非激活。

图19是表示图15的差动放大器的仿真结果的图。在图19中，电压条件和期间t1、t2，与图14相同，分别使期间ta、tb为5μs。

在图19中，表示了在期间ta、tb中，电压波形Vout1～Vout4的通过率一致，通过图15的构成，能够防止与电压V(T1)和V(T2)的选择条件有关的通过率零散。

此外，因为能够通过使通过率均匀化，将期间t1最佳化到必要的最小时间，所以也能够缩短在1个数据期间中，将输出电压Vout驱动到目标电压的时间。

图17是表示在图13的差动放大器中，追加用于对驱动第1、第2差动对的电流进行调制的电路的构成图，是与电流源121并联设置以串联方式连接的电流源123和开关SW21，与电流源122并联设置以串联方式连接的电流源124和开关SW22的构成。

在图17所示的构成中，通过对驱动第1、第2差动对的电流进行调制，抑制在第1、第2差动对的各晶体管中流动的电流的相互作用，因此，抑制通过率的变动。下面说明具体的作用。

图18表示图17的各开关控制的时序图，控制信号S1、S2与图2所示的例子相同。

又，在期间t1、t2内分别设置期间tc、td，设置由该定时控制的控制信号S5、S6。

下面，我们参照图17、图18，说明开关SW21、SW22的控制。首先，在期间t1开始紧接之后的期间tc中，根据控制信号S5，使开关SW21接通。开关SW22，在整个期间t1都保持断开不变。

因此，在期间tc中，增加第1差动对(101、102)的电流。期间tc中的电流Ia的变化幅度，按照与图14同样的原理，根据上式(11)，处在下列范围内。此外，使电流源123的电流为恒定电流I11。

I1+I11≥Ia≥{(I1+I2+I1 1)/2}-Ic (17)

根据上式(17)，电流Ia的变化幅度，通过加上电流I11的项，使由电压V(T1)和V(T2)的电压选择条件引起变动的电流Ic的影响减小。所以，期间tc中的通过率零散也变小。

大致将期间tc设定为在期间t1中，输出电压Vout到达基准电压Vref附近的时间。

而且，在期间tc结束后，使开关SW21断开，在余下的期间t1中，与图14的情形相同，在电容元件C1中积蓄与电压V(T1)和V(T2)的电压选择条件相应的输出电压(＝Vout′)。

其次，在期间t2开始紧接之后的期间td中，根据控制信号S6，使开关SW22接通。开关SW21，在整个期间t2都保持断开不变。

因此，在期间td中，增加第2差动对(103、104)的电流。期间td中的电流Ic的变化幅度，按照与图14同样的原理，根据上式(12)，处在下列范围内。此外，使电流源124的电流为恒定电流I12。

I2+I12≥Ic≥{(I1+I2+I12)/2}-Ia (18)

根据上式(18)，电流Ic的变化幅度，通过加上电流I12的项，使由输入到第1差动对(101、102)的电压Vref、Vout′的大小引起变动的电流Ia的影响减小。所以，期间td中的通过率零散也变小。

大致将期间td设定为在期间t2中，输出电压Vout到达电压V(T1)附近的时间。而且，在期间td结束后，使开关SW22断开，在余下的期间t2中，与图14的情形相同，成为与电压V(T1)和V(T2)的电压选择条件相应的输出电压。

如上所述，图17所示的构成是进一步在图13所示的构成中，备有电流源123、124和开关SW21、SW22的构成，在设置在期间t1和期间t2中的期间tc、td中，通过分别控制开关SW21、SW22的接通/断开，能够抑制由电压V(T1)和V(T2)的电压选择条件引起的通过率零散，大致保持一定。

此外，在将基准电压Vref设定在V(T1)或V(T2)上的情形中，能够大致无视期间t2中的通过率零散的影响。这时，也可以没有开关SW22和期间td的控制(可以省略)。

又，在图17中，表示了用于对驱动第1差动对(101、102)、第2差动对(103、104)的电流进行调制的电路一例，当然也可以用另外的构成。例如，也可以在图13的电路中，通过改变电流源121、122的栅极偏置电压，调制控制电流源121、122的电流值。

图20表示图17所示的差动放大器的仿真结果。电压条件和期间t1、t2，与图14相同，分别使期间tc、td为5μs。在图20中，表示了在期间tc、td中，电压波形Vout1～Vout4的通过率大致一致，通过图17的构成，能够防止与电压V(T1)和V(T2)的选择条件有关的通过率零散。

此外，因为通过使通过率均匀化，将期间t1最佳化到必要的最小时间，所以也能够缩短在1个数据期间中，将输出电压Vout驱动到目标电压的时间。

图21是表示作为本发明另外的实施例，显示装置的数据驱动器的构成图，是表示图8的数字/模拟转换器适用于显示装置的例子的图。图21具有与图22同样的块构成，构成为至少备有由多个电阻元件构成的灰度电压发生电路200、解码器300(选择电路)和缓冲电路100的构成。解码器300，与图8的开关群32同样，根据视频数字信号，选择电压V(T1)、V(T2)，输出到缓冲电路100。

缓冲电路100例如能够用图7所示的差动放大电路。因此，图21的数据驱动器，因为用缓冲电路100可以进行多值输出，所以与图22的构成比较，能够减少由灰度电压发生电路200生成的灰度电压数，也能够减小解码器300的电路规模，可以节省面积。

又，缓冲电路100，即便当在制造过程等中产生晶体管的特性零散时，也可以输出高精度的电压。

此外，本发明的到数据驱动器的应用，能够应用不仅图8而且图6的数字/模拟转换器和各实施例的差动放大器，这是不言而喻的。

此外，图15所示的构成是备有用于分别控制分别将恒定电流供给第1、第2差动对(101、102)、(103、104)的2个电流源121、122的激活/非激活的电路的构成。可是，电流源121、122的激活/非激活的控制实质上与第1、第2差动对(101、102)、(103、104)的激活/非激活的控制等价。所以，在本发明中，也可以构成为进行第1、第2差动对的激活/非激活的控制。具体地说，也可以作为在图26所示的构成中，通过在第1、第2差动对(101、102)、(103、104)的各个输出对和电流反射镜(111、112)之间插入开关群(SW11₁、SW11₂)、(SW12₁、SW12₂)，进行开关群的控制，进行差动对(101、102)、(103、104)的激活(与电流反射镜(111、112)连接)、非激活(截断与电流反射镜(111、112)的连接)的控制的构成。此外，这时，放大段6的输入端与电流反射镜(111、112)的输出端(晶体管111的漏极)连接。开关(SW11₁、SW11₂)，根据输入的控制信号，同时联动地进行接通/断开，开关(SW12₁、SW12₂)，根据输入的控制信号，同时联动地进行接通/断开。由第2差动对(103、104)的输出对和电流反射镜(111、112)之间的开关(SW12₁、SW12₂)进行的连接/断开的控制，例如，采用图16所示的控制信号S3进行，控制信号S3在高电平使该开关(SW12₁、SW12₂)都接通，控制信号S3在低电平使该开关(SW12₁、SW12₂)都断开。由第1差动对(101、102)的输出对和电流反射镜(111、112)之间的开关(SW11₁、SW11₂)进行的连接/断开的控制，例如，采用图16所示的控制信号S4进行，控制信号S4在高电平使该开关(SW11₁、SW11₂)都接通，控制信号S4在低电平使该开关(SW11₁、SW11₂)都断开。1个数据输出期间中的控制信号S1、S2、S3、S4的时序波形如图16所示。

以上我们根据上述实施例说明了本发明，但是本发明不只是限定于上述实施例的构成，在本发明的范围内，也包含作为从业者能够得到的各种变形、修正，这是不言而喻的。

Claims

1、一种差动放大电路，包括输入差动段和放大段，所述输入差动段包括第1和第2差动对、与所述第1和第2差动对的输出对连接的至少1个负载电路，所述放大段接受所述第1和第2差动对的共同的输出信号，对输出端子进行充电或放电驱动，其特征在于，

向所述第1差动对的差动输入端中的一方输入端输入给定基准电压；

包括控制电路，在第1状态和第2状态之间切换控制，

在所述第1状态，将所述输出端子反馈连接到所述第1差动对的差动输入端中的另一方输入端，并且在与所述第1差动对的差动输入端中的另一方输入端连接的电容中积蓄所述输出端子的电压，分别将第1和第2电压输入到所述第2差动对的差动输入端，

在所述第2状态，将所述输出端子反馈连接到所述第2差动对的差动输入端中的一方输入端，将第3电压输入到所述第2差动对的差动输入端中的另一方输入端，将所述第1差动对的差动输入端中的另一方输入端与所述输出端子截断。

2、根据权利要求1所述的差动放大电路，其特征在于，所述第3电压与所述第1电压和所述第2电压中的一个相等。

3、根据权利要求1所述的差动放大电路，其特征在于，所述基准电压，在所述第1状态和第2状态中成为恒定电压的给定电压。

4、根据权利要求1所述的差动放大电路，其特征在于：输入到所述第1差动对的差动输入端的一方中的所述基准电压由所述第1、第2和第3电压内的任一个构成。

5、一种差动放大电路，包含：第1及第2差动对、与所述第1及第2差动对共同连接的1个负载电路、和向所述第1及第2差动对分别供给电流的第1和第2电流源，根据所述第1和第2差动对的共同的输出信号实施放大作用，其特征在于，

将给定基准电压输入到所述第1差动对的差动输入端中的一方；

所述差动放大电路还包括：

第1、第2、第3输入端子；

输出端子；

第1开关，其连接在所述第1输入端子和所述第2差动对的差动输入端中的一方之间；

第2开关，其连接在所述输出端子和所述第2差动对的差动输入端中的一方之间；

第3开关，其连接在所述输出端子和所述第1差动对的差动输入端中的另一方之间；

第4开关，其连接在所述第2输入端子和所述第2差动对的差动输入端中的另一方之间；

第5开关，其连接在所述第3输入端子和所述第2差动对的差动输入端中的另一方之间；和

电容，其与所述第1差动对的差动输入端中的另一方连接。

6、根据权利要求5所述的差动放大电路，其特征在于，

数据输出期间包含第1和第2期间；

在所述第1期间中，让所述第1、第3及第4开关处于接通状态，让所述第2、第5开关处于断开状态，经过接通状态的所述第1、第4开关将所述第1及第2输入端子的电压分别输入到所述第2差动对的差动输入端，所述第1差动对的差动输入端的另一方，经过接通状态的所述第3开关，与所述差动放大电路的所述输出端子连接，在所述电容中积蓄所述输出端子的电压；

在所述第2期间中，让所述第1、第3及第4开关均处于断开状态，让所述第2、第5开关处于接通状态，所述第2差动对的差动输入端的一方，经过接通状态的所述第2开关，与所述输出端子连接，所述第2差动对的差动输入端的另一方，经过接通状态的所述第5开关，与所述第3输入端子连接。

7、根据权利要求5所述的差动放大电路，其特征在于，所述第3输入端子和所述第1输入端子成为共同的输入端子。

8、根据权利要求7所述的差动放大电路，其特征在于，

数据输出期间包含第1和第2期间；

在所述第2期间中，让所述第1、第3及第4开关均处于断开状态，让所述第2、第5开关处于接通状态，所述第2差动对的差动输入端的一方，经过接通状态的所述第2开关，与所述输出端子连接，所述第2差动对的差动输入端的另一方，经过接通状态的所述第5开关，与所述第1输入端子连接。

9、一种差动放大电路，包含：第1及第2差动对、与所述第1及第2差动对分别连接的第1及第2负载电路、和向所述第1及第2差动对分别供给电流的第1和第2电流源，根据所述第1和第2差动对的共同的输出信号实施放大作用，其特征在于，

所述第1差动对的差动输入端中的一方连接基准电压；

所述差动放大电路还包括：

第1、第2、第3输入端子；

输出端子；

电容，其与所述第1差动对的差动输入端中的另一方连接。

10、根据权利要求9所述的差动放大电路，其特征在于，

数据输出期间包含第1和第2期间；

在所述第2期间中，让所述第1、第3及第4开关处于断开状态，让所述第2、第5开关处于接通状态，所述第2差动对的差动输入端的一方，经过接通状态的所述第2开关，与所述输出端子连接，所述第2差动对的差动输入端的另一方，经过接通状态的所述第5开关，与所述第3输入端子连接。

11、根据权利要求5所述的差动放大电路，其特征在于，

根据所述第1及第2差动对的共同的输出信号实施放大作用的放大电路包含差动放大段，其输入对与所述第1和第2差动对的输出对的一方的共同连接点和另一方的共同连接点连接，其输出端与所述输出端子连接。

12、一种差动放大电路，包含：第1极性的第1及第2差动对、与所述第1及第2差动对共同连接的第2极性的1个负载电路、向所述第1及第2差动对分别供给电流的第1和第2电流源、第2极性的第3及第4差动对、与所述第3及第4差动对共同连接的第1极性的1个负载电路、向所述第3及第4差动对分别供给电流的第3和第4电流源，并且包括：接受所述第1和第2差动对的共同输出信号的第1放大电路、接受所述第3和第4差动对的共同输出信号的第2放大电路，所述第1和第2放大电路的输出共同与输出端子连接，其特征在于，

所述第1差动对及所述第3差动对的差动输入端之间分别连接；

所述第2差动对及所述第4差动对的差动输入端之间分别连接；

所述第1及第3差动对的差动输入端中的一方与基准电压连接；

所述差动放大电路还包括：

第1、第2、第3输入端子；

输出端子；

电容，其与所述第1差动对的差动输入端中的另一方连接。

13、根据权利要求12所述的差动放大电路，其特征在于，

数据输出期间包含第1和第2期间；

在所述第1期间中，让所述第1、第3及第4开关处于接通状态，让所述第2、第5开关处于断开状态，经过接通状态的所述第1、第4开关将所述第1及第2输入端子的电压分别输入到所述第2及第4差动对的差动输入端，所述第1及第3差动对的差动输入端的另一方，经过接通状态的所述第3开关，与所述输出端子连接，在所述电容中积蓄所述输出端子的电压；

在所述第2期间中，让所述第1、第3及第4开关均处于断开状态，让所述第2、第5开关处于接通状态，所述第2及第4差动对的差动输入端的一方，经过接通状态的所述第2开关，与所述输出端子连接，所述第2及第4差动对的差动输入端的另一方，经过接通状态的所述第5开关，与所述第3输入端子连接。

14、根据权利要求1所述的差动放大电路，其特征在于，包括控制所述第1及第2差动对的至少一方的激活/非激活的电路。

15、根据权利要求5所述的差动放大电路，其特征在于，包括控制所述第1及第2电流源的至少一方的激活/非激活的电路。

16、根据权利要求1所述的差动放大电路，其特征在于，

包括向所述第1及第2差动对分别供给电流的第1及第2电流源；

包括控制所述第1及第2电流源的至少一方的激活/非激活的电路。

17、根据权利要求6所述的差动放大电路，其特征在于，

包括第6开关，在所述第2差动对和第2电源之间，以串联方式与所述第1电流源连接；

所述第6开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通。

18、根据权利要求6所述的差动放大电路，其特征在于，

包括第6开关和第3电流源的串联电路，其连接在所述第1差动对和第2电源之间，与所述第1电流源并联连接；

19、根据权利要求6所述的差动放大电路，其特征在于，

包括第6及第7开关，对所述第2差动对的输出对和所述负载电路之间的连接控制其接通/断开；

所述第6及第7开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通。

20、根据权利要求6所述的差动放大电路，其特征在于，包括：

第6开关，在所述第1差动对和第2电源之间，以串联方式与所述第1电流源连接；

第7开关，在所述第2差动对和第2电源之间，以串联方式与所述第2电流源连接；

所述第7开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通。

所述第6开关，在所述第2期间的开始后给定期间内断开，而在所述数据输出期间中在所述第2期间的开始后给定期间之外的期间内被接通。

21、根据权利要求6所述的差动放大电路，其特征在于，包括：

第6开关和第3电流源的串联电路，其连接在所述第1差动对和第2电源之间，与所述第1电流源并联连接；

第7开关和第4电流源的串联电路，其连接在所述第2差动对和第2电源之间，与所述第2电流源并联连接；

所述第6开关，在所述数据输出期间中在所述第1期间的开始后给定期间内接通后被断开；

所述第7开关，在所述第2期间的开始后给定期间内接通，而在所述数据输出期间中在所述第2期间的开始后给定期间之外的期间内被断开。

22、根据权利要求6所述的差动放大电路，其特征在于，包括：

第6及第7开关，对所述第1差动对的输出对和所述负载电路之间的连接控制其接通/断开；

第8及第9开关，对所述第2差动对的输出对和所述负载电路之间的连接控制其接通/断开；

所述第8及第9开关，在所述数据输出期间中在所述第1期间的开始后给定期间内断开后被接通；

所述第6及7开关，在所述第2期间的开始后给定期间内断开，而在所述数据输出期间中在所述第2期间的开始后给定期间之外的期间内被接通。

23、根据权利要求5所述的差动放大电路，其特征在于，输入到所述第1差动对的差动输入端的一方的所述基准电压，是所述第1到第3输入端子的电压之一。

24、一种数字模拟转换电路，其特征在于，

包括权利要求5所述的所述差动放大电路；

还包括：电阻群，串联连接在高位侧的第1电位和低位侧的第2电位之间；和选择电路，输入来自所述电阻群的抽头的电位，根据选择信号，选择分别供给所述第1、第2、第3输入端子的电位。

25、一种显示装置，包括输入灰度电压、驱动与显示元件连接的数据线的放大电路，其特征在于，作为所述放大电路，具有权利要求1所述的差动放大电路。

26、一种显示装置，包括输入灰度电压、驱动与显示元件连接的数据线的放大电路，其特征在于，作为所述放大电路，具有权利要求5所述的差动放大电路。