[go: up one dir, main page]

CN1677651A - 元件搭载基板 - Google Patents

元件搭载基板 Download PDF

Info

Publication number
CN1677651A
CN1677651A CNA2005100628153A CN200510062815A CN1677651A CN 1677651 A CN1677651 A CN 1677651A CN A2005100628153 A CNA2005100628153 A CN A2005100628153A CN 200510062815 A CN200510062815 A CN 200510062815A CN 1677651 A CN1677651 A CN 1677651A
Authority
CN
China
Prior art keywords
equal
polytypic
mounting board
device mounting
aggregation thing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100628153A
Other languages
English (en)
Other versions
CN100429767C (zh
Inventor
臼井良辅
中村岳史
児岛则章
渡辺裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004106228A external-priority patent/JP2005294465A/ja
Priority claimed from JP2004105583A external-priority patent/JP4338570B2/ja
Priority claimed from JP2004105764A external-priority patent/JP2005294441A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1677651A publication Critical patent/CN1677651A/zh
Application granted granted Critical
Publication of CN100429767C publication Critical patent/CN100429767C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种搭载元件的元件搭载基板，其中，构成光致抗焊剂层(328)的材料使用作为母料的卡尔多型聚合物和规定的添加剂，可以抑制空穴和凹凸等发生的状态形成薄膜。因此，构成光致抗焊剂层(328)的材料可使用25μm程度厚度的薄膜，作为光致抗焊剂层(328)的材料与通常使用的树脂材料的厚度35μm程度比较，约为2/3的厚度。因此，可实现元件搭载基板(400)的小型化。

Description

元件搭载基板
技术领域
本发明涉及元件搭载基板。
背景技术
在手机、PDA、DVC、DSC等便携式电子设备的高功能化的加速发展中，为使这样的产品能够被市场接受，必须实现其小型轻量化，这样就要求有高集成的系统LSI。另一方面，对于这些电子设备还要求其便于使用、操作方便，对于用于设备中的LSI要求高功能化、高性能化。为此，伴随着LSI芯片的高集成化，其I/O数增大，但是封装自身的小型化的要求也很高，为兼顾二者，适合半导体部件的高密度基板安装的半导体封装件的开发正被强烈要求中。在该要求下，被称为CSP(Chip Size Package：芯片尺寸封装)的封装技术正进行着各种开发。
这样的封装件例如众所周知的BGA(Ball Grid Array：球栅阵列封装)。BGA是指在封装用基板之上安装半导体芯片，对其进行树脂膜制，然后在反面以区域状形成焊球作为外部端子。在BGA中，由于安装区域以面形成，所以比较容易实现封装件的小型化。另外，由于在电路基板侧也没有对应狭小间隙的必要，也不需要高精度的安装技术，所以使用BGA即使当封装成本在多少偏高的情况下也可以减低整个的安装成本。
图12是表示一般的BGA结构的示意图。BGA100具有在玻璃环氧基板106上介由粘接层108搭载LSI芯片102的结构。LSI芯片102利用密封树脂110被模制。LSI芯片102和玻璃环氧基板106利用金线104进行电连接。在玻璃环氧基板106的背面阵列状排列有焊球112。介由该焊球112，将BGA100安装在印刷配线基板上。
在特开2002-94247号公报中记载有其他CSP的例子。该公报中公开有搭载高频LSI的系统内置封装件。该封装件在底部基板上形成多层配线结构，其上部形成以高频用LSI为主的半导体元件。多层配线结构形成层积内核基板、粘附绝缘树脂层的铜箔、抗焊剂层等的结构。
应用于以上述公报记载的技术为代表的系统内置封装件中的抗焊剂层由于位于多层配线结构的最上层而要求高的可加工性。另外，抗焊剂层的表面由于直接搭载裸片等半导体元件，对吸湿特性和密合性也有高的要求。另外，抗焊剂层为实现作为埋设在其层内的配线图案的配线间绝缘膜的作用，要求降低寄生电容。
另外，由于要求封装件的微细化，所以要求抗焊剂层的薄膜化。
另外，应用于以上述公报记载的技术为代表的系统内置封装件的绝缘树脂层的线膨胀系数等有时不同。这样，有时半导体制造或使用时的热循环等使绝缘树脂层与其上下层的膨胀收缩程度不同。因此，有时绝缘树脂层和其上下层之间的密合性降低。另外，绝缘树脂层为实现作为埋设在其层内的配线图案的配线间绝缘膜的作用，要求降低寄生电容。
另外，由于要求封装件的微细化，所以要求基材和绝缘树脂层的薄膜化
另外，应用于上述公报记载的技术的系统内置封装件的抗焊剂层由于实现作为埋设在抗焊剂层内的配线图案的配线间绝缘膜的作用，在最上层形成的抗焊剂层的表面上直接搭载裸片等半导体元件，所以不仅对机械刚性、耐热性，还对寄生电容、吸湿特性和密合性也有高要求。
发明内容
本发明是鉴于上述问题而研发的，其目的在于提供可靠性高并且小型化的元件搭载基板。
另外，本发明的目的还在于提供可靠性高的元件搭载基板。
本发明提供一种用于搭载元件的元件搭载基板，其具有基材、设于该基材上的绝缘膜以及设于该绝缘膜上的抗焊剂层，抗焊剂层含卡尔多型聚合物(カルト型ポリマ一)。
根据本发明，由于其抗焊剂层含卡尔多型聚合物，所以可提高抗焊剂层的分辩度以及吸湿特性等各种性能。另外，可以使抗焊剂层薄膜化。因此可提供可靠性高并且小型化的元件搭载基板。
另外，在抗焊剂层上可设置连接元件的配线。
另外，抗焊剂层的玻璃化转变温度为大于或等于180℃并且小于或等于220℃，抗焊剂层的施加有频率1MHz的交流电场时的介质衰耗因数(誘電正接)可以是大于或等于0.001并且小于或等于0.04。
另外，抗焊剂层的小于或等于玻璃化转变温度的区域的线膨胀系数可以是大于或等于50ppm/℃并且小于或等于80ppm/℃。
本发明提供一种半导体装置，其包括：具有上述特征的元件搭载基板，搭载于该元件搭载基板上的半导体元件。
根据本发明，由于具有可靠性高并且小型化的元件搭载基板，所以可以提供可靠性高并且小型化的半导体装置。
另外，绝缘膜可以是单层绝缘膜，也可以是多层绝缘膜。
另外，本发明中，元件搭载基板是指用于搭载LSI芯片或IC芯片等半导体元件的基板。例如，后述的ISB(注册商标)结构中的插入式基板等。另外，元件搭载基板可以设置硅基板等的具有刚性的内核基板，也可以不具有内核基板，而是由绝缘树脂膜构成的多层绝缘膜的无核结构。
附图说明
图1是用于说明ISB(注册商标)的结构的图；
图2A是用于说明ISB(注册商标)的制作工序的图；
图2B是用于说明BGA的制作工序的图；
图3A和图3B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图4A、图4B以及图4C是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图5A以及图5B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图6A、图6B以及图6C是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图7A以及图7B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图8A、图8B以及8C是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图9A以及图9B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图10A以及图10B是表示本发明的实施方式的元件搭载基板的制造顺序的工序剖面图；
图11A、图11B、图11C以及图11D是用于说明本发明的实施方式的半导体装置的结构的剖面图；
图12是表示现有的一般的BGA的结构的示意图；
图13A以及图13B是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图14A、图14B以及图14C是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图15A以及图15B是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图16A、图16B以及图16C是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图17A以及图17B是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图18A、图18B以及图18C是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图19A以及图19B是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图20A以及图20B是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图21A、图21B、图21C以及图21D是用于说明本实施方式的实施例的半导体装置的结构的剖面图；
图22A以及图22B是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图23A、图23B以及图23C是用于说明本实施方式的实施例的元件搭载基板的制造顺序的工序剖面图；
图24A以及图24B是用于说明本实施方式的元件搭载基板的制造顺序的工序剖面图；
图25A、图25B以及图25C是用于说明本实施方式的元件搭载基板的制造顺序的工序剖面图；
图26A以及图26B是用于说明本实施方式的元件搭载基板的制造顺序的工序剖面图；
图27A、图27B以及图27C是用于说明本实施方式的元件搭载基板的制造顺序的工序剖面图；
图28A以及图28B是用于说明本实施方式的元件搭载基板的制造顺序的工序剖面图；
图29A以及图29B是用于说明本实施方式的元件搭载基板的制造顺序的工序剖面图；
图30A、图30B、图30C以及图30D是用于说明本实施方式的实施例的半导体装置的结构的剖面图；
具体实施方式
下面说明本发明的实施方式。在此之前先说明实施方式中采用的ISB结构。ISB(Integrated System in Board；注册商标)是本申请人开发的特有的封装件。ISB是在以半导体裸片为中心的电路的封装中不使用用于带有由铜形成的配线图案并支承电路部件的内核(基材)的特有的无核系统内置封装件。
图1是表示ISB的一例的结构示意图。在此，为便于理解ISB的整个结构，仅表示单一的配线层，但实际上是多个配线层层积的结构。在该ISB中形成利用由铜图案205构成的配线对LSI裸片201、Tr裸片202以及芯片CR203进行接线的结构。LSI裸片201相对于背面设置有焊球208的引出电极和配线利用接合金线204导通。在LSI裸片201的下方设置导电膏206，介由该导电膏ISB安装在印刷配线基板上。ISB整体形成利用由环氧树脂等构成的封装件207密封的结构。
根据该封装可以得到以下优点。
(i)、由于可以以无核的方式进行安装，所以可以实现晶体管IC、LSI的小型薄型化。
(ii)、由于可形成电路并封装晶体管、系统LSI以及片状电容和电阻，所以可实现高度的SIP(System in Package)。
(iii)、由于可组合现有的半导体元件，所以可在短期内开发系统LSI。
(iv)、半导体裸片直接设置在下方的铜材上，可得到良好的散热性。
(v)、由于电路配线是铜材并且没有内核，所以成为低介电系数的电路配线，发挥高速数据传送和高频电路中优秀的特性。
(vi)、由于电极埋入封装件内部的结构，所以可抑制电极材料的微粒污染。
(vii)、封装尺寸是自由的，每个废料的量与64引脚的SQFP封装件相比，约为1/10，所以可降低环境负荷。
(viii)、可实现从搭载部件的电路基板到赋与功能的电路基板的这一新概念的系统结构。
(ix)、ISB的图案设计与印刷电路基板的图案设计一样容易，可由设备制造商的工程师自行设计。
下面说明ISB制造工序上的优点。图2是现有的CSP以及本发明的ISB的制造工序的对比图。图2B表示现有的CSP的制作工序。首先在底部基板上形成框体，在各框体所区划的元件形成区域上安装芯片。之后，对各元件利用热硬性树脂进行封装，之后，每个元件利用模型进行冲切(打ち抜き)。在最终工序的冲切中，模制树脂以及底部基板同时被切断，粗造切断面上的表面粗糙等成为问题。另外，冲切后的废料大量产生，在环境负荷这一点上来说存在着问题。
另一方面，图2A是表示ISB的制作工序的图。首先，在金属箔之上设置框体，在各模块形成区域形成配线图案，其上搭载LSI等电路元件。接着对每个模块施行封装，沿划线区域切割，得到制品。封装结束后，在划线工序前，由于除去成为衬底的金属箔，所以划线工序的切割中，仅切断树脂层。因此，可抑制切断面的粗造，提高切割的准确性。
<第一实施方式>
图10B是表示本实施方式的具有四层ISB结构的元件搭载基板400的剖面图。
本实施方式的元件搭载基板400在基材302的上面具有顺次层积绝缘树脂膜312、光致抗焊剂层328而成的结构。另外，在基材302的下面具有顺次层积绝缘树脂膜312、光致抗焊剂层328而成的结构。
在此，四层ISB结构是指内部具有四层配线层的结构，其配线层埋设在绝缘树脂膜312内以及光致抗焊剂层328内。另外，光致抗焊剂层328要求在其层内形成通孔的工序的程度上具有感光性。
另外，在四层ISB结构中，隔着基材302构成上面的绝缘树脂膜312和下面的绝缘树脂膜312的材料可以使用相同的材料，另外，由于构成上面的光致抗焊剂层328和下面的光致抗焊剂层328的材料可以使用相同的材料，所以在工序上具有简化制造工序的优点。
另外，设有贯通这些基材302、绝缘树脂膜312、光致抗焊剂层328的贯通孔327。
另外，在基材302上埋入有由铜膜308构成的配线的一部分、由铜膜320构成的配线的一部分、连通部311的一部分等。在绝缘树脂膜312上埋入由铜膜308构成的配线的一部分、由铜膜320构成的配线的一部分、配线309、连通部311的一部分、连通部323的一部分等。光致抗焊剂层328上埋入有由铜膜320构成的配线的一部分、连通部323的一部分等。另外，在光致抗焊剂层328上开设有开口部326。
在此，基材302中使用的材料不特别限于玻璃环氧树脂基板，只要是具有适度刚性的材料都可以使用。例如，基材302可以使用树脂基板、陶瓷基板等。更具体地，可以使用由于介电常数低而高频特性优越的基材。即，可以使用聚苯基乙烯(PPE)、双马来酰亚胺三嗪(ビスマレイドトリアジン(BT-resin))、聚四氟乙烯(特氟隆(注册商标))、聚酰亚胺、液晶聚合物(LCP)、聚降冰片烯(PNB)、环氧系树脂、丙烯酸系树脂、陶瓷或陶瓷和有机基材的混合体等。另外，基材302的厚度例如是60μm程度。
绝缘树脂膜312使用的材料是可加热软化的树脂材料，使用可以使绝缘树脂膜312某种程度薄膜化的树脂材料。使用介电系数低且高频特性好的树脂材料特别合适。另外，绝缘树脂膜312的厚度例如是40μm程度。
在此，在绝缘树脂膜312内可含有填料或纤维等填充料。填料可使用例如粒子状或纤维状的SiO2和SiN。
另外，光致抗焊剂层328可使用后述的含卡尔多型聚合物的树脂膜。在此，光致抗焊剂层328的厚度理想的是例如小于或等于30μm程度，更理想的是25μm程度。
在此，卡尔多型聚合物通过体积大的取代基阻碍主链运动，而具有优秀的机械强度、耐热性以及低的线膨胀率。这样，通过光致抗焊剂层328可使用后述的含卡尔多型聚合物的树脂膜，在热循环中抑制光致抗焊剂层328与其周围层的密合性的下降或层间剥离等。因此，本实施方式的元件搭载基板400的可靠性变得良好。
另外，上述的由铜膜308构成的配线、由铜膜320构成的配线、配线309、连通部311、连通部323等构成多层配线结构不限于例如铜配线等，也可以使用铝配线、铝合金配线、铜合金配线、引线接合的金配线、金合金配线、或这些的混合配线等。
另外，在上述的四层ISB结构的表面或内部可以设置晶体管和二极刑管等的有源元件、电容器和电阻等的无源元件。这些有源元件或无源元件可以是与四层ISB中的多层配线结构连接并通过连通部323等与外部的导电部件连接的。
图3A到图10B是本实施方式的元件搭载基板400的工序剖面图。
首先，如图3A所示，准备压接有使用钻开设了直径150nm程度的孔的铜箔304的基材302。在此，基材302的厚度例如是60μm程度，铜箔304的厚度例如是从10μm到15μm程度。在此，用于基材302的材料不特别限于玻璃环氧基板，只要是具有适度刚性的材料都可以使用。例如基材302可以使用树脂基板和陶瓷基板等。更具体地，可以使用由于介电系数低而高频特性优越的基材。即，可以使用聚苯基乙烯(PPE)、双马来酰亚胺三嗪(BT-resin)、聚四氟乙烯(特氟隆(注册商标))、聚酰亚胺、液晶聚合物(LCP)、聚降冰片烯(PNB)、环氧系树脂、丙烯酸系树脂、陶瓷或陶瓷和有机基材的混合体等。
如图3B所示，在铜箔304的上面层叠光致抗蚀剂层306。
接着，通过以玻璃为掩膜进行曝光对光致抗蚀剂层306进行构图。之后，如图4A以及图4B所示，以光致抗蚀剂层306为掩膜例如通过药液的化学蚀刻加工形成直径100nm程度的通孔307。之后，通过湿式处理对通孔307内进行粗化以及洗净。接着，如图4C所示，利用对应高缩图比例的无电解镀敷再利用电解镀敷以导电材料添埋通孔307内，从而形成连通部311后，在整个面上形成铜膜308。
连通部311例如可如下形成。首先，利用无电解铜镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物状态含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图5A所示，在铜膜308的上下表面层叠光致抗蚀剂层310。接着，如图5B所示，通过以玻璃为掩膜进行曝光来构图后，以光致抗蚀剂层310作为掩膜对铜镀敷层308进行蚀刻，从而形成由铜构成的配线309。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。
接着，如图6A所示，将带有铜箔314的绝缘树脂膜312压接在配线309的上下。在此，绝缘树脂膜312的厚度例如是40μm程度，铜箔314的厚度例如是10μm～15μm程度。
用于绝缘树脂膜312的材料只要可通过加热而软化的什么样材料都可以。例如，环氧树脂、BT嗪等蜜胺衍生物、液晶聚合物、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酰亚胺等。在此，绝缘树脂膜312可含有填料或纤维等填充料。填料可使用例如粒子状或纤维状SiO2和SiN。
作为压接的方法，将带铜箔的绝缘树脂膜312接触在基材302以及配线309上，在绝缘树脂膜312内嵌入基材302以及配线309。接着，如图6B所示，在真空或减压下加热绝缘树脂膜312，将其压接在基材302以及配线309上。接着，如图6C所示，通过对铜箔314照射X线，开设贯通铜箔314、绝缘树脂膜312、配线309、基材302的孔315。
如图7A所示，在铜箔314的上下表面层叠光致抗蚀剂层316。接着，如图7B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗蚀剂层316为掩膜，蚀刻铜箔314，从而形成由铜构成的配线319。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。
如图8A所示，在配线319的上下表面层叠光致抗蚀剂层317。接着，如图8B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗蚀剂层317为掩膜，例如通过化学蚀刻，形成直径100nm程度的通孔322。之后，利用湿式处理对通孔322内进行粗化以及洗净。接着，如图8C所示，利用对应高缩图比例的无电解镀敷再利用电解镀敷以导电材料添埋通孔322，从而形成连通部323后，在整个面上形成铜膜320。
连通部323例如可如下形成。首先，利用无电解镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物状态含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图9A所示，在铜膜320的上下表面层叠光致抗蚀剂层316。接着，如图9B所示，通过以玻璃为掩膜进行曝光来构图后，以光致抗蚀剂层316作为掩膜对铜膜320进行蚀刻，从而形成由铜构成的配线324。例如，在从抗蚀剂露出的位置利用金属喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。
如图10A所示，在配线324的上下表面上层叠光致抗焊剂层328。在此，光致抗焊剂层328的厚度例如理想的是小于或等于30μm程度，更理想的是25μm程度。层叠的条件是例如温度110℃、时间1～2分钟、2气压等。然后，利用二次焙烧工序使光致抗焊剂层328局部硬化。
在光致抗焊剂层328上使用后述的含卡尔多型聚合物的树脂膜。
接着，如图10B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗焊剂层328为掩膜例如通过药液的化学蚀刻加工形成例如直径100nm程度的通孔326，使通孔322上形成的连通部323露出。之后，对露出的连通部323镀金(未图示)。
下面说明本实施方式中将含卡尔多型聚合物的树脂膜应用于光致抗焊剂层328的效果。
在此，所谓卡尔多型聚合物，是指如式(I)所示，具有在聚合物主链上直接键合环状基的结构的聚合物总称。另外，在式(I)中，R1、R2表示含有亚烷基或芳香环的二价基等二价基。
(式I)
即，该卡尔多型聚合物是指具有季碳的体积大的取代基相对于主链大致成直角的结构的聚合物。
在此，环状部可含有饱和键也可含有不饱和键，除了碳，也可含有氮原子、氧原子、硫原子、磷原子等原子。另外，环状部可以是多环、也可以是稠环。另外，环状部可以和其他碳链键合或交联。
另外，体积大的取代基，例如式(I)所示的、具有在五元环的两侧键合六元环并且五元环的剩余的一个碳原子与主链键合的结构的稠环的芴基等环状基。
所谓芴基是指，如式(I)所示，是芴的9位碳原子脱氢的基。在卡尔多型聚合物中，如式(I)所示，在脱氢的碳原子的位置与作为主链的烷基的碳原子键合。
Figure A20051006281500162
(式II)
卡尔多型聚合物由于是具有上述结构的聚合物，所以具有以下效果：
(1)聚合物主链的旋转受到约束；
(2)主链和侧链的构造限制；
(3)分子间堆积受阻；
(4)因侧链导入的芳香族取代基等造成芳香族性增加。
因此，卡尔多型聚合物具有高机械强度、高耐热性、溶剂溶解性、高透明性、高折射率、双折射率低，还具有更高的气体透过性。
在此，光致抗焊剂层328所使用的含卡尔多型聚合物的树脂膜使用规定添加剂抑制了空穴和凹凸等发生，这样可形成薄膜。这样，光致抗焊剂层328可使用25μm程度的厚度的薄膜，与光致抗焊剂层328通常使用的树脂材料的厚度35μm程度相比，大约是其2/3。因此，通过光致抗焊剂层328使用含卡尔多型聚合物的树脂膜，可使本实施方式的元件搭载基板400小型化。另外，由于通过将上述含卡尔多型聚合物的树脂膜用于光致抗焊剂层328，光致抗焊剂层328能够使用25μm程度厚度的薄膜，所以可使光致抗焊剂层328的厚度薄于绝缘树脂膜312的大约40μm的厚度。
另外，含卡尔多型聚合物的树脂膜如后所述具有优越的耐湿性和密合性。这样，通过光致抗焊剂层328使用含卡尔多型聚合物的树脂膜，可提高其与搭载在元件搭载基板400表面的元件和其他层的密合性。
另外，含卡尔多型聚合物的树脂膜如后所述具有优越的分辩度。另外，由于本实施方式中使用的薄膜的厚度是光致抗焊剂层通常使用的厚度的大约2/3，使用含卡尔多型聚合物的树脂膜的光致抗焊剂层328具有更优越的分辩度。因此，可提高形成通孔326时的尺寸精度。因此，可提高元件搭载基板400的可靠性。
另外，含卡尔多型聚合物的树脂膜如后所述具有高介电特性。因此，通过在控制抗焊剂层328上使用含卡尔多型聚合物的树脂膜，从而降低光致抗焊剂层328内埋设的配线间的寄生电容。因此，可提高元件搭载基板400的可靠性。
另外，含卡尔多型聚合物的树脂膜由于具有高机械强度，所以即使光致抗焊剂层328的厚度形成为现有的大约2/3的厚度，也可以保持机械强度。因此，可抑制元件搭载基板400的基板整体的弯曲。因此，可提高搭载在元件搭载基板400上的元件的接合精度。
另外，光致抗焊剂层的形成中通常使用的旋转涂敷法，在光致抗焊剂层的外周部上容易生成空穴，在这一点上来说还有改进的余地。罐封法中，粘接前的状态是液体，涂敷后容易生成空穴，在这一点上来说还有改进的余地。相对于此，本实施方式的光致抗焊剂层328由于当压接薄膜时可抑制空穴和凹凸等的产生，所以压接有薄膜的元件搭载基板400的光致抗焊剂层328上空穴和凹凸少。因此，可提高元件搭载基板400的可靠性以及制造稳定性。
另外，上述卡尔多型聚合物可以是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物。作为现有的一般的感光性漆料可以使用具有显影性的羧酸基低聚体和多官能丙烯酸的混合物，但分辩度方面还有改进的余地。代替一般的感光漆料，使用羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物，则具有显影性的羧酸和作为交联基的丙烯酸酯基存在于同一分子链内，因主链上具有体积大的取代基而难以自由基扩散，所以具有提高含卡尔多型聚合物的树脂膜的分辩度的优点。
另外，含卡尔多型聚合物的树脂膜最好满足下面的各种物性值。另外，下面的各物性值是关于不含有填料的树脂部分的值，通过添加填料等可进行适当调整。
在此，上述含卡尔多聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如大于或等于180℃，特别理想的是大于或等于190℃。玻璃化转变温度若在该范围内，则可提高含卡尔多型聚合物的树脂膜的耐热性。
另外，上述含卡尔多型聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如小于或等于220℃，特别理想的是小于或等于210℃。若是玻璃化转变温度在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。玻璃化转变温度可利用例如试料动态粘弹性测定(DMA)进行测定。
另外，小于或等于上述含卡尔多型聚合物的Tg的区域的线膨胀系数(CTE)可以设定为例如小于或等于80ppm/℃，特别理想的是小于或等于75ppm/℃。线膨胀系数若在该范围内，则可提高含卡尔多型聚合物的树脂膜与其他部件等的密合性。
另外，小于或等于上述含卡尔多型聚合物的Tg的区域的线膨胀系数(CTE)可以设定为例如大于或等于50ppm/℃，特别理想的是大于或等于55ppm/℃。另外，由于在上述含卡尔多型聚合物的树脂膜上配合上填料，可得到CTE在小于或等于20ppm/℃的树脂组成物。若是热膨胀系数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。线膨胀系数例如可利用热机械分析装置(TMA)的热膨胀测定进行测定。
另外，上述含卡尔多型聚合物的树脂膜的导热率可以设定为例如小于或等于0.50W/cm2·sec，特别理想的是小于或等于0.35W/cm2·sec。导热率若在该范围，则可提高含卡尔多型聚合物的树脂膜的耐热性。
另外，上述含卡尔多型聚合物的树脂膜的导热率可以设定为例如大于或等于0.10W/cm2·sec，特别理想的是大于或等于0.25W/cm2·sec。若是导热率在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。导热率例如可利用例如圆板热流计法(ASTME1530)进行测定。
另外，上述含卡尔多型聚合物的树脂膜的10～100μm直径的连通部的连通部缩图比可以设定为例如大于或等于0.5，特别理想的是大于或等于1。连通部缩图比若在该范围，则可提高含卡尔多型聚合物的树脂膜的分辩度。
另外，上述含卡尔多型聚合物的树脂膜的10～100μm直径的连通部的连通部缩图比可以设定为例如小于或等于5，特别理想的是小于或等于2。若是连通部缩图比在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如小于或等于4，特别理想的是小于或等于3。介电系数若在该范围，则可提高含卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如大于或等于0.1，特别理想的是大于或等于2.7。若是介电系数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如小于或等于0.04，特别理想的是小于或等于0.029。介电衰耗因数若在该范围，则可提高含卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如大于或等于0.001，特别理想的是大于或等于0.027。若是介电衰耗因数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如小于或等于3wt％，特别理想的是小于或等于1.5wt％。24小时吸水率(wt％)若在该范围，则可提高含卡尔多型聚合物的树脂膜的耐湿性。
另外，上述含卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如大于或等于0.5wt％，特别理想的是大于或等于1.3wt％。若是24小时吸水率(wt％)在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
若含卡尔多型聚合物的树脂膜满足上述这些特性，则使用含卡尔多型聚合物的树脂膜的光致抗焊剂层328所要求的薄膜化、机械强度、耐热性、与其他部件的密合性、分辩度、介电特性、耐湿性等各特性可实现良好地平衡。
<第二实施方式>
图11是表示本实施方式的向四层ISB结构的元件搭载基板400搭载半导体元件的各种搭载方法的示意剖面图。
本实施方式中的含卡尔多型聚合物的树脂膜与第一实施方式中记载的含卡尔多型聚合物的树脂膜相同。
第一实施方式中说明的元件搭载基板400上搭载半导体元件而得的半导体装置有各种形式。例如，通过倒装或引线接合连接而搭载的形式。另外，还有将半导体元件以面朝上结构或面朝下结构搭载在元件搭载基板400上的形式。另外，将半导体元件搭载在元件搭载基板400的单面和双面的形式。还有组合这些形式而得的形式。
具体地，例如图11A所示，能够以倒装形式将LSI等半导体元件500搭载在第一实施方式的元件搭载基板400的上部。这时，元件搭载基板400上面的电极垫片402a、402b和半导体元件500的电极垫片502a、502b分别相互直接连接。
另外，如图11B所示，能够在元件搭载基板400的上部以面朝上结构搭载LSI等半导体元件500。这时，元件搭载基板400上面的电极垫片402a、402b分别利用金线504a、504b与半导体元件500上面的电极垫片502a、502b引线接合连接。
另外，如图11C所示，能够以倒装形式将LSI等半导体元件500搭载在元件搭载基板400的上部，以倒装形式将IC等半导体元件600搭载在元件搭载基板400的下部。这时，元件搭载基板400上面的电极垫片402a、402b分别与半导体元件500的电极垫片502a、502b相互直接连接。另外，元件搭载基板400下面的电极垫片404a、404b分别与半导体元件600的电极垫片602a、602b相互直接连接。
另外，如图11D所示，能够以面朝上结构将LSI等半导体元件500搭载在元件搭载基板400的上部，印刷电路基板700的上部可搭载元件搭载基板400。这时，元件搭载基板400上面的电极垫片402a、402b分别利用金线504a、504b与半导体元件500上面的电极垫片502a、502b引线接合连接。另外，元件搭载基板400下面的电极垫片404a、404b分别与印刷基板700上面的电极垫片702a、702b相互直接连接。
上述任意结构构成的半导体装置中，都如第一实施方式中所说明，在构成元件搭载基板400的光致抗焊剂层328上使用含卡尔多型聚合物的树脂膜的元件搭载基板400。在此，含卡尔多型聚合物的树脂膜如上所述具有优越的耐湿性、密合性、介电特性、分辩度等各特性。因此，与搭载在元件搭载基板400上的元件和光致抗焊剂层328进行接触的绝缘树脂膜312的密合性优越，可提高在光致抗焊剂层328上形成通孔等时的尺寸精度，并且降低寄生电容。另外，在光致抗焊剂层328上使用虽然薄膜化但机械强度高的薄膜。因此，可抑制元件搭载基板400的基板整体的弯曲。因此，可提高将元件搭载在元件搭载基板400上时的精度。结果，通过将元件搭载在元件搭载基板400上，可提供可靠性高且小型化的半导体装置。
以上对发明的非常合适的实施方式进行了说明。但是本发明不限于上述实施方式，本领域技术人员当然可以在本发明的范围内对上述实施方式进行变形。
例如，除光致抗焊剂层328还可在基材302或绝缘树脂膜312上使用含卡尔多型聚合物的树脂膜。
通过除光致抗焊剂层328，还可在基材302上使用含卡尔多型聚合物的树脂膜可得到以下效果。
用于基材302的含卡尔多型聚合物的树脂膜使用规定的添加剂抑制空穴和凹凸等的发生，在该状态下可形成薄膜。因此，可在基材302上使用40μm程度厚度的薄膜，与通常使用的树脂材料的厚度即60μm程度的厚度相比约为2/3。另外，由于含卡尔多型聚合物的树脂膜如上所述具有优越的密合性、耐热性。因此，通过除光致抗焊剂层328还可在基材302上使用含卡尔多型聚合物的树脂膜可以更加提高本实施方式的元件搭载基板400的可靠性，进一步实现小型化。另外，通过在上述元件搭载基板400上搭载半导体元件，可提供显著提高了可靠性和制造稳定性并进一步小型化的半导体装置。
在光致抗焊剂层328和绝缘树脂膜312上都使用含卡尔多型聚合物的树脂膜可得到以下效果。
用于绝缘树脂膜312的含卡尔多型聚合物的树脂膜使用规定的添加剂抑制空穴和凹凸等的发生，在该状态下可形成薄膜。因此，可在绝缘树脂膜312上使用25μm程度厚度的薄膜，与绝缘树脂膜通常使用的树脂材料的厚度即40μm程度相比约为2/3。因此，通过除光致抗焊剂层328还将含卡尔多型聚合物的树脂膜使用在绝缘树脂膜312上，可进一步实现元件搭载基板400的小型化。由于含卡尔多型聚合物的树脂膜如上所述具有优越的密合性、耐热性以及介电特性等，所以可提高绝缘树脂膜312的层间密合性，降低寄生电容。因此，可提高元件搭载基板400的可靠性。进而压接薄膜时可抑制空穴和凹凸的产生，所以压接有薄膜的元件搭载基板400的绝缘树脂膜312上空穴和凹凸也少。因此，通过除光致抗焊剂层328还可在绝缘树脂膜312上使用含卡尔多型聚合物的树脂膜可以更加提高本实施方式的元件搭载基板400的可靠性，进一步实现小型化。另外，通过在上述元件搭载基板400上搭载半导体元件，可提供显著提高了可靠性和制造稳定性并进一步小型化的半导体装置。
另外，除光致抗焊剂层328还可在基材302以及绝缘树脂膜312上使用含卡尔多型聚合物的树脂膜。
在此，含卡尔多型聚合物的树脂膜如上所述由于具有优秀的耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性并且可形成薄膜，所以基材302、绝缘树脂膜312以及光致抗焊剂层328的刚性、耐热性、层间密合性、寄生电容、元件搭载时的尺寸精度、平坦性等各特性优越。因此，通过除光致抗焊剂层328在基材302以及绝缘树脂膜312上都使用含卡尔多型聚合物的树脂膜，可提供更加显著提高元件搭载基板400的可靠性和制造稳定性并且进一步小型化的半导体装置。
另外，在上述实施方式中，在形成具有四层ISB结构的元件搭载基板400的光致抗焊剂层328上形成使用含卡尔多型聚合物的树脂膜的结构，但是例如可在具有大于或等于四层例如六层的配线层的ISB结构的元件搭载基板的光致抗焊剂层上也可以使用含卡尔多型聚合物的树脂膜，在其他半导体封装件的光致抗焊剂层上也可以使用含卡尔多型聚合物的树脂膜。
<第三实施方式>
根据本实施方式，可以提供一种用于搭载元件的元件搭载基板，其具有基材；设于该基材上的绝缘膜，该基材含有卡尔多型聚合物。
根据本实施方式，由于基材含有卡尔多型聚合物所以可保持刚性并使基材薄膜化。因此，可提供可靠性高并且小型化的元件搭载基板。
根据本实施方式，可提供一种用于搭载元件的元件搭载基板，其具有基材；设于该基材上的绝缘膜，该绝缘膜含有卡尔多型聚合物。
根据本实施方式，由于绝缘膜含有卡尔多型聚合物，所以提高了绝缘膜和其上下层的层间密合性，降低了配线间的寄生电容，从而可提高可靠性。另外，可使绝缘膜薄膜化。因此，可提供可靠性高并且小型化的元件搭载基板。
另外，基材的玻璃化转变温度是大于或等于180℃并且小于或等于220℃，基材在施加了频率1MHz的交流电场的情况下的介质衰耗因数可以是大于或等于0.001并且小于或等于0.04。
另外，绝缘膜的玻璃化转变温度是大于或等于180℃并且小于或等于220℃，绝缘膜在施加了频率1MHz的交流电场的情况下的介质衰耗因数可以是大于或等于0.001并且小于或等于0.04。
另外，绝缘膜的小于或等于玻璃化转变温度的区域的线膨胀系数可以是大于或等于50ppm/℃并且小于或等于80ppm/℃。
另外，基材的小于或等于玻璃化转变温度的区域的线膨胀系数可以是大于或等于50ppm/℃并且小于或等于80ppm/℃。
另外，绝缘膜上可设置连接元件的配线。
另外，绝缘膜上可设置第二绝缘膜，配线由第二绝缘膜覆盖。
另外，第二绝缘膜可以含有卡尔多型聚合物。
另外，第二绝缘膜的玻璃化转变温度可以是大于或等于180℃并且小于或等于220℃，第二绝缘膜的施加了频率1MHz的交流电场情况下的介质衰耗因数可以是大于或等于0.001并且小于或等于0.04。
另外，第二绝缘膜的小于或等于玻璃化转变温度的区域的线膨胀系数可以是大于或等于50ppm/℃并且小于或等于80ppm/℃。
根据本实施方式，可提供一种具有上述任意元件搭载基板和搭载于该元件搭载基板上的半导体元件的半导体装置。
根据本实施方式，由于具有可靠性高并且小型化的元件搭载基板，所以可提供可靠性高并且小型化的半导体装置。
另外，绝缘膜可以是单层绝缘膜也可以是多层绝缘膜。
另外，在本实施方式中，元件搭载基板是指用于搭载LSI芯片和IC芯片等半导体元件的基板。例如后述的ISB(注册商标)结构的插入式基板等。另外，元件搭载基板可具备硅基板等具有刚性的内核基板，但也可以是没有内核基板的由绝缘树脂膜构成的多层绝缘膜的无核结构。
(本实施方式的详细说明)
<第一实施例>
图20B是表示本实施例的具有四层ISB结构的元件搭载基板1400的剖面图。
本实施方式的元件搭载基板1400在基材1302的上面具有顺次层积绝缘树脂膜1312、光致抗焊剂层1328而成的结构。另外，在基材1302的下面具有顺次层积绝缘树脂膜1312、光致抗焊剂层1328而成的结构。
在此，四层ISB结构是指内部具有四层配线层的结构，其配线层埋设在绝缘树脂膜1312内以及光致抗焊剂层1328内。另外，光致抗焊剂层1328要求在其层内形成通孔的工序的程度上具有感光性。
另外，在四层ISB结构中，隔着基材1302构成上面的绝缘树脂膜1312和下面的绝缘树脂膜1312的材料可以使用相同的材料，另外，由于构成上面的光致抗焊剂层1328和下面的光致抗焊剂层1328的材料可以使用相同的材料，所以在工序上具有简化制造工序的优点。
另外，设有这些基材1302、绝缘树脂膜1312、光致抗焊剂层1328的贯通孔1327。
另外，在基材1302上埋入有由铜膜1308构成的配线的一部分、由铜膜1320构成的配线的一部分、连通部1311的一部分等。在绝缘树脂膜1312上埋入由铜膜1308构成的配线的一部分、由铜膜1320构成的配线的一部分、配线1309、连通部1311的一部分、连通部1323的一部分等。光致抗焊剂层1328上埋入有由铜膜1320构成的配线的一部分、连通部1323的一部分等。另外，在光致抗焊剂层1328上开设有开口部1326。
在此，基材1302可以使用后述的含卡尔多型聚合物的树脂膜。基材1302的厚度例如是40μm程度。
绝缘树脂膜1312使用的材料是可加热软化的树脂材料即后述的含卡尔多型聚合物的树脂膜。在此，绝缘树脂膜1312可含有填料或纤维等填充料。填料可使用例如粒子状或纤维状的SiO2、SiN。绝缘树脂膜1312的厚度例如是20μm程度。
另外，光致抗焊剂层1328可使用后述的含卡尔多型聚合物的树脂膜。
在此，卡尔多型聚合物通过体积大的取代基阻碍主链运动，而具有优秀的机械强度、耐热性以及低的线膨胀率。这样，通过基材1302、绝缘树脂膜1312以及致抗焊剂层1328可使用后述的含卡尔多型聚合物的树脂膜，在热循环中抑制基材1302、绝缘树脂膜1312、光致抗焊剂层1328间的密合性的下降或层间剥离等。因此，本实施方式的元件搭载基板1400的可靠性变得良好。另外，基材1302、绝缘树脂膜1312、光致抗焊剂层1328使用可形成薄膜的含卡尔多型聚合物的树脂膜，从而可实现本实施例的元件搭载基板1400的小型化。
另外，上述的由铜膜1308构成的配线、由铜膜1320构成的配线、配线1309、连通部1311、连通部1323等构成多层配线结构不限于例如铜配线等，也可以使用铝配线、铝合金配线、铜合金配线、引线接合的金配线、金合金配线、或这些的混合配线等。
另外，在上述的四层ISB结构的表面或内部可以设置晶体管和二极管等的有源元件、电容器和电阻等的无源元件。这些有源元件或无源元件可以是与四层ISB中的多层配线结构连接并通过连通部1323等与外部的导电部件连接的。
图13A到图20B是本实施方式的四层ISB结构的元件搭载基板1400的工序剖面图。
首先，如图13A所示，准备压接有使用钻开设了直径150nm程度的孔的铜箔1304的基材1302。在此，基材1302的厚度例如是40μm程度，铜箔1304的厚度例如是从10μm到15μm程度。
基材1302可以使用后述的含卡尔多型聚合物的树脂膜。
如图13B所示，在铜箔1304的上面层叠光致抗蚀剂层1306。
接着，通过以玻璃为掩膜进行曝光对光致抗蚀剂层1306进行构图。之后，如图14A以及图14B所示，以光致抗蚀剂层1306为掩膜例如通过药液的化学蚀刻加工形成直径100nm程度的通孔1307。之后，通过湿式处理对通孔1307内进行粗化以及洗净。接着，如图14C所示，利用对应高缩图比例的无电解镀敷再利用电解镀敷以导电材料添埋通孔1307，从而形成连通部1311后，在整个面上形成铜膜1308。
连通部1311例如可如下形成。首先，利用无电解镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物状态含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图15A所示，在铜膜1308的上下表面层叠光致抗蚀剂层1310。接着，如图15B所示，通过以玻璃为掩膜进行曝光来构图后，以光致抗蚀剂层1310作为掩膜对铜镀敷层1308进行蚀刻，从而形成由铜构成的配线1309。例如，在从抗蚀剂露出的位置利用金属喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。
接着，如图16A所示，将带有铜箔1314的绝缘树脂膜1312压接在配线1309的上下。在此，绝缘树脂膜1312的厚度例如是25μm程度，铜箔1314的厚度例如是10μm～15μm。
绝缘树脂膜1312上使用作为通过加热可软化的树脂材料，即后述的含卡尔多型聚合物的树脂膜。在此，绝缘树脂膜1312可含有填料或纤维等填充料。填料可使用例如粒子状或纤维状SiO2或SiN。
作为压接的方法，将带铜箔的绝缘树脂膜1312接触在基材1302以及配线1309上，在绝缘树脂膜1312内嵌入基材1302以及配线1309。接着，如图16B所示，在真空或减压下加热绝缘树脂膜1312，将其压接在基材1302以及配线1309上。接着，如图16C所示，通过对铜箔1314照射X线，开设贯通铜箔1314、绝缘树脂膜1312、配线1309、基材1302的孔1315。
如图17A所示，在铜箔1314的上下表面层叠光致抗蚀剂层1316。接着，如图17B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗蚀剂层1316为掩膜，蚀刻铜箔1314，从而形成由铜构成的配线1319。例如，在从抗蚀剂露出的位置利用金属喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。
如图18A所示，在配线1319的上下表面层叠光致抗蚀剂层1317。接着，如图18B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗蚀剂层1317为掩膜，例如通过化学蚀刻，形成直径100nm程度的通孔1322。之后，利用湿式处理对通孔1322内进行粗化以及洗净。接着，如图18C所示，利用对应高缩图比例的无电解镀敷再利用电解镀敷以导电材料添埋通孔1322，从而形成连通部1323后，在整个面上形成铜膜1320。
连通部1323例如可如下形成。首先，利用无电解镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物状态含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图19A所示，在铜膜1320的上下表面层叠光致抗蚀剂层1316。接着，如图19B所示，通过以玻璃为掩膜进行曝光来构图后，以光致抗蚀剂层1316为掩膜对铜膜1320进行蚀刻，从而形成由铜构成的配线1324。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜箔，形成配线图案。
如图20A所示，在配线1324的上下表面上层叠光致抗焊剂层1328。在此，光致抗焊剂层1328的厚度例如理想的是25μm程度。层叠的条件是例如温度110℃、时间1～2分钟、2个气压等。然后，利用二次焙烧工序使光致抗焊剂层1328局部硬化。
在光致抗焊剂层1328上能够使用后述的含卡尔多型聚合物的树脂膜。
接着，如图20B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗焊剂层1328为掩膜例形成例如直径100nm程度的通孔1326，使通孔1322上形成的连通部1323露出。作为形成通孔1326的方法在本实施例中例如使用利用药液的化学蚀刻加工等。之后，对露出的连通部1323镀金(未图示)。
下面说明本实施方式中将含卡尔多型聚合物的树脂膜应用于基材1302、绝缘树脂膜1312以及光致抗焊剂层1328的效果。
在此，所谓卡尔多型聚合物是指如式(III)所示具有在与聚合物主链直接键合环状基的结构的聚合物的总称。另外，在式(III)中，R1、R2表示含有亚烷基或芳香环的二价基等二价基。
Figure A20051006281500281
(式III)
即，该卡尔多型聚合物是指具有季碳的体积大的取代基相对于主链大致成直角的结构的聚合物。
在此，环状部既可含有饱和键也可含有不饱和键，除了碳，还可含有氮原子、氧原子、硫原子、磷原子等原子。另外，环状部可以是多环、也可以是稠环。另外，环状部可以和其他碳链键合或交联。
另外，体积大的取代基例如式(III)所示，可以举出在五元环的两侧键合六元环并且五元环的剩余的一个碳原子与主链键合的具有这样结构的稠环的芴基等环状基。
所谓芴基是指，如式(IV)所示，是芴的9位碳原子脱氢的基。在卡尔多型聚合物中，如式(I)所示，在脱氢的碳原子的位置键合有作为主链的烷基的碳原子。
(式IV)
卡尔多型聚合物由于是具有上述结构的聚合物，所以具有以下效果：
(1)聚合物主链的旋转受约束；
(2)主链和侧链的构造受到限制；
(3)分子间堆积受阻；
(4)因侧链导入的芳香族取代基等造成芳香族性的增加。
因此，卡尔多型聚合物具有高机械强度、高耐热性、溶剂溶解性、高透明性、高折射率、双折射率低，还具有更高的气体透过性。
在此，基材1302所使用的含卡尔多型聚合物的树脂膜使用规定添加剂以抑制了空穴和凹凸等发生，这样可形成薄膜。因此，基材1302可使用40μm程度的厚度的薄膜，与基材通常使用的树脂材料的厚度60μm程度相比，大约是其2/3。另外，含卡尔多型聚合物的树脂膜具有如后所述的优越的密合性以及耐热性。因此，通过基材1302使用含卡尔多型聚合物的树脂膜，可使本实施方式的元件搭载基板1400可靠性的提高和小型化。
另外，也可以在基材1302和光致抗焊剂层1328上都使用含卡尔多型聚合物的树脂膜。由此还具有以下效果。
在此，光致抗焊剂层1328所使用的含卡尔多型聚合物的树脂膜使用规定添加剂抑制了空穴和凹凸等发生，这样可形成薄膜。这样，光致抗焊剂层1328可使用25μm程度的厚度的薄膜，与光致抗焊剂层通常使用的树脂材料的厚度35μm程度相比，大约是其2/3。因此，可使本实施方式的元件搭载基板1400更加小型化。另外，含卡尔多型聚合物的树脂膜具有如后所述的优越的耐湿性和分辩度特性。因此，由于通过在基材1302和光致抗焊剂层1328上都使用上述含卡尔多型聚合物的树脂膜，可进一步提高元件搭载基板1400可靠性。进而，与从在光致抗焊剂层的外周面上容易生成空穴这一点上来说还有改进的余地的旋转涂敷法和从粘接前的状态是液体，涂敷后容易生成空穴这一点上来说还有改进的余地的罐封法相比，压接薄膜时，可抑制空穴和凹凸等的产生，所以压接有薄膜的元件搭载基板1400的绝缘树脂膜1312上空穴和凹凸也少。因此，可进一步提高元件搭载基板1400的可靠性以及制造稳定性。
在此，绝缘树脂膜1312所使用的含卡尔多型聚合物的树脂膜使用规定添加剂抑制了空穴和凹凸等发生，这样可形成薄膜。这样因此，绝缘树脂膜1312可使用25μm程度的厚度的薄膜，与绝缘树脂膜通常使用的树脂材料的厚度40μm程度相比，大约是其2/3。因此，通过绝缘树脂膜1312使用含卡尔多型聚合物的树脂膜，可使本实施方式的元件搭载基板400小型化。另外，含卡尔多型聚合物的树脂膜具有如后所述的优越的密合性、介电特性以及耐热性。因此，绝缘树脂膜1312层间密合性优越，寄生电容低，耐热性优越。另外，在本实施例中，由于压接薄膜时，可抑制空穴和凹凸等的产生，所以压接有薄膜的元件搭载基板1400的绝缘树脂膜1312上空穴和凹凸也少。因此，可进一步提高元件搭载基板1400的可靠性以及制造稳定性。
另外，也可以在绝缘树脂膜1312和光致抗焊剂层1328上都使用含卡尔多型聚合物的树脂膜。由此还具有以下效果。
在此，光致抗焊剂层1328所使用的含卡尔多型聚合物的树脂膜使用规定添加剂抑制了空穴和凹凸等发生，这样可形成薄膜。这样，光致抗焊剂层1328可使用25μm程度的厚度的薄膜，与光致抗焊剂层1328通常使用的树脂材料的厚度35μm程度相比，大约是其2/3。因此，可使本实施方式的元件搭载基板1400小型化。另外，介电特性、含卡尔多型聚合物的树脂膜具有如后所述的优越的密合性、耐湿性、和分辩度特性。因此，可提高与搭载在光致抗焊剂层1328上的元件的密合性和在光致抗焊剂层1328形成通孔等时的尺寸精度，并可降低寄生电容。因此，由于通过在绝缘树脂膜1312和光致抗焊剂层1328上都使用上述含卡尔多型聚合物的树脂膜，可进一步提高元件搭载基板1400可靠性。进而，与从在光致抗焊剂层的外周面上容易生成空穴这一点上来说还有改进的余地的旋转涂敷法和从粘接前的状态是液体，涂敷后容易生成空穴这一点上来说还有改进的余地的罐封法相比，压接薄膜时，可抑制空穴和凹凸等的产生，所以压接有薄膜的元件搭载基板1400的绝缘树脂膜1312上空穴和凹凸也少。因此，可进一步提高元件搭载基板1400的可靠性以及制造稳定性。
另外，在基材1302以及绝缘树脂膜1312上可以同时使用含卡尔多型聚合物的树脂膜。这样如后述那样，由于含卡尔多型聚合物的树脂膜耐热性、密合性、耐湿性、介电特性、分辩度特性等各特性优良，并且可形成薄膜，所以可显著提高元件搭载基板1400的可靠性和制造稳定性，进一步实现小型化。
另外，基材1302、绝缘树脂膜1312以及光致抗焊剂层1328都可使用含卡尔多型聚合物的树脂膜。这样如后所述那样，由于含卡尔多型聚合物的树脂膜耐热性、密合性、耐湿性、介电特性、分辩度特性等各特性优良，并且可形成薄膜，所以可进一步显著提高元件搭载基板1400的可靠性和制造稳定性，更加进一步实现小型化。
另外，上述卡尔多型聚合物可以是羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物。作为现有的一般的感光性漆料可以使用具有显影性的羧酸基低聚体和多官能丙烯酸的混合物，但分辩度的面还有改进的余地。代替一般的感光漆料，使用羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物，则具有显影性的羧酸和作为交联基的丙烯酸酯基存在于同一分子链内，主链上具有体积大的取代基难以自由基扩散，所以具有提高含卡尔多型聚合物的树脂膜的分辩度的优点。
另外，含卡尔多型聚合物的树脂膜最好满足下面的各种物性值。另外，下面的各物性值是关于不含有填料的树脂部分的值，通过添加填料等可进行适当调整。
在此，上述含卡尔多聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如大于或等于180℃，特别理想的是大于或等于190℃。玻璃化转变温度若在该范围内，则可提高含卡尔多型聚合物的树脂膜的耐热性。
另外，上述含卡尔多型聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如小于或等于220℃，特别理想的是小于或等于210℃。若是玻璃化转变温度在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。玻璃化转变温度可利用例如试料动态粘弹性测定(DMA)进行测定。
另外，小于或等于上述含卡尔多型聚合物的树脂膜的Tg的区域的线膨胀系数(CTE)可以设定为例如小于或等于80ppm/℃，特别理想的是小于或等于75ppm/℃。线膨胀系数若在该范围内，则可提高含卡尔多型聚合物的树脂膜与其他部件等的密合性。
另外，小于或等于上述含卡尔多型聚合物的树脂膜的Tg的区域的线膨胀系数(CTE)可以设定为例如大于或等于50ppm/℃，特别理想的是大于或等于55ppm/℃。另外，由于在上述含卡尔多型聚合物的树脂膜上配合填料，可得到CTE小于或等于20ppm/℃的树脂组成物。若是线膨胀系数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。线膨胀系数例如可利用热机械分析装置(TMA)的热膨胀测定进行测定。
另外，上述含卡尔多型聚合物的树脂膜的导热率可以设定为例如小于或等于0.50W/cm2·sec，特别理想的是小于或等于0.35W/cm2·sec。导热率若在该范围，则可提高含卡尔多型聚合物的树脂膜的耐热性。
另外，上述含卡尔多型聚合物的树脂膜的导热率可以设定为例如大于或等于0.10W/cm2·sec，特别理想的是大于或等于0.25W/cm2·sec。若是导热率在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法进行稳定的制造。导热率例如可利用例如圆板热流计法(ASTM E1530)进行测定。
另外，上述含卡尔多型聚合物的树脂膜的10～100μm直径的连通部的连通部缩图比可以设定为例如大于或等于5，特别理想的是大于或等于1。连通部缩图比若在该范围，则可提高含卡尔多型聚合物的树脂膜的分辩度。
另外，上述含卡尔多型聚合物的树脂膜的10～100μm直径的连通部的连通部缩图比可以设定为例如小于或等于5，特别理想的是小于或等于2。若是连通部缩图比在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如小于或等于4，特别理想的是小于或等于3。介电系数若在该范围，则可提高含卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如大于或等于0.1，特别理想的是大于或等于2.7。若是介电系数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如小于或等于0.04，特别理想的是小于或等于0.029。介电衰耗因数若在该范围，则可提高含卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如大于或等于0.001，特别理想的是大于或等于0.027。若是介电衰耗因数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制作方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如小于或等于3wt％，特别理想的是小于或等于1.5wt％。24小时吸水率(wt％)若在该范围，则可提高含卡尔多型聚合物的树脂膜的耐湿性。
另外，上述含卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如大于或等于0.5wt％，特别理想的是大于或等于1.3wt％。若是24小时吸水率(wt％)在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
若含卡尔多型聚合物的树脂膜满足上述这些特性，则使用含卡尔多型聚合物的树脂膜的基材1302所要求的薄膜化、机械强度、耐热性、与其他部件的密合性、介电特性、耐湿性等各特性可实现良好地平衡。
另外，若含卡尔多型聚合物的树脂膜满足上述这些特性，则使用含卡尔多型聚合物的树脂膜的绝缘树脂膜1312所要求的薄膜化、机械强度、耐热性、与其他部件的密合性、介电特性、耐湿性等各特性可实现良好地平衡。
若含卡尔多型聚合物的树脂膜满足上述这些特性，则使用含卡尔多型聚合物的树脂膜的光致抗焊剂层1328所要求的薄膜化、机械强度、耐热性、与其他部件的密合性、介电特性、耐湿性等各特性可实现良好地平衡。
<第二实施例>
图21A到图21D是表示本实施例的向四层ISB结构的元件搭载基板1400搭载各种搭载半导体元件的方法的示意剖面图。
本实施例中的含卡尔多型聚合物的树脂膜与第一实施方式中记载的含卡尔多型聚合物的树脂膜相同。
第一实施例中说明的元件搭载基板1400上搭载半导体元件而得的半导体装置有各种形式。例如，通过倒装或引线接合连接而搭载的形式。另外，还有将半导体元件以面朝上结构或面朝下结构搭载在元件搭载基板1400上的形式。另外，还有将半导体元件搭载在元件搭载基板1400的单面或两面上的形式。还有组合这些形式而得的形式。
具体地，例如图21A所示，能够以倒装形式将LSI等半导体元件1500搭载在第一实施方式的元件搭载基板1400的上部。这时，元件搭载基板1400上面的电极垫片1402a、1402b和半导体元件1500的电极垫片1502a、1502b分别相互直接连接。
另外，如图21B所示，能够在元件搭载基板1400的上部以面朝上结构搭载LSI等半导体元件1500。这时，元件搭载基板1400上面的电极垫片1402a、1402b分别利用金线1504a、1504b与半导体元件1500上面的电极垫片1502a、1502b引线接合连接。
另外，如图21C所示，能够以倒装形式将LSI等半导体元件1500搭载在元件搭载基板1400的上部，以倒装形式将IC等半导体元件1600搭载在元件搭载基板1400的下部。这时，元件搭载基板1400上面的电极垫片1402a、1402b分别与半导体元件1500的电极垫片1502a、1502b相互直接连接。另外，元件搭载基板400下面的电极垫片1404a、1404b分别与半导体元件1600的电极垫片1602a、1602b相互直接连接。
另外，如图21D所示，能够以面朝上结构将LSI等半导体元件1500搭载在元件搭载基板1400的上部。这时，元件搭载基板1400上面的电极垫片1402a、1402b分别利用金线1504a、1504b与半导体元件1500上面的电极垫片1502a、1502b引线接合连接。另外，元件搭载基板1400下面的电极垫片1404a、1404b分别与印刷基板1700上面的电极垫片1702a、1702b相互直接连接。
上述任意结构构成的半导体装置中，都如第一实施例中所说明，在基材1302上使用含卡尔多型聚合物的树脂膜的元件搭载基板1400。因此，元件搭载基板1400是耐热性和刚性等各特性优越、可靠性高并且小型化的元件搭载基板。因此，通过将元件搭载在元件搭载基板1400上，可提供可靠性高且小型化的半导体装置。
另外，也可以在基材1302和光致抗焊剂层1328上都使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件。这样可得到以下的效果。
在光致抗焊剂层1328上可以使用含卡尔多型聚合物的树脂膜。在此，含卡尔多型聚合物的树脂膜如具有第一本实施例所说明的特征，所以光致抗焊剂层1328耐热性、刚性、与元件的密合性等特性优越。另外，由于分辩度也优秀，通过在光致抗焊剂层1328上使用上述含卡尔多型聚合物的树脂膜，可提高将半导体元件搭载在元件搭载基板1400上的尺寸精度。因此，通过在光致抗焊剂层1328上使用上述含卡尔多型聚合物的树脂膜，可进一步提高元件搭载基板1400的可靠性，并且进一步实现小型化。结果，通过在基材1302和光致抗焊剂层1328上都使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件，从而可提供可靠性更加高且进一步小型化的半导体装置。
在绝缘树脂膜1312上应用使用了含卡尔多型聚合物的树脂膜的元件搭载基板1400。因此，元件搭载基板1400是耐热性、刚性、层间密合性、寄生电容等各特性优良，可靠性高且小型化的元件搭载基板。因此，通过在绝缘树脂膜1312中使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件，可提供可靠性高且小型化的半导体装置。
另外，也可以在绝缘树脂膜1312和光致抗焊剂层1328上都使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件。这样可得到以下的效果。
在光致抗焊剂层1328上使用含卡尔多型聚合物的树脂膜。在此，含卡尔多型聚合物的树脂膜如具有第一本实施例所说明的特征，所以光致抗焊剂层1328耐热性、刚性、与元件的密合性等特性优越。另外，由于分辩度也优秀，通过在光致抗焊剂层1328上使用上述含卡尔多型聚合物的树脂膜，可提高将半导体元件搭载在元件搭载基板1400上的尺寸精度。因此，通过在光致抗焊剂层1328上使用上述含卡尔多型聚合物的树脂膜，可进一步提高元件搭载基板1400的可靠性，并且进一步实现小型化。结果，通过在绝缘树脂膜1312和光致抗焊剂层1328上都使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件，从而可提供可靠性更加高且进一步小型化的半导体装置。
另外，也可以在基材1302以及绝缘树脂膜1312上都使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件。在此，由于含卡尔多型聚合物的树脂膜耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性优越并可形成薄膜，所以形成元件搭载基板1400的材料在刚性、耐热性、层间密合性、寄生电容等方面上是优越的。因此，可显著提高元件搭载基板1400的可靠性和制造稳定性，进一步实现小型化。结果，通过在基材1302和绝缘树脂膜1312上都使用含卡尔多型聚合物的树脂膜的元件搭载基板1400上搭载半导体元件，从而可提供可靠性和制造稳定性更加显著提高且更加进一步小型化的半导体装置。
以上对发明的非常合适的实施方式进行了说明。但是本发明不限于上述实施方式，本领域技术人员当然可以在本发明的范围内对上述实施方式进行变形。
例如，在上述本实施例中，在构成元件搭载基板1400的基材1302、绝缘树脂膜1312、光致抗焊剂层1328上使用含卡尔多型聚合物的树脂膜，但是也可以在具有四层ISB结构的元件搭载基板1400以外的元件搭载基板的基材、绝缘树脂膜、光致抗焊剂层等中使用。
另外，在上述本实施例中说明了使用具有含有四层配线层的四层ISB结构的元件搭载基板1400的方式，但是也可以使用具有含有大于或等于四层配线层例如六层的配线层的ISB结构的元件搭载基板。
另外，在上述本实施例中说明了在构成元件搭载基板1400的光致抗焊剂层1328上使用含卡尔多型聚合物的树脂膜的方式，但也可以使用其他材料。
<第四实施方式>
根据本实施方式，可以提供一种用于搭载元件的元件搭载基板，其具有基材；设于该基材上的绝缘膜；设置在该绝缘膜上的由多层构成的抗焊剂层，该抗焊剂层的至少一层含有卡尔多型聚合物。
根据本实施方式，可提供一种通过使用抗焊剂层的至少一层含有卡尔多型聚合物并且密合性、吸湿特性等各特性优越的材料，而可靠性高的元件搭载基板。
另外，抗焊剂层的最表层可含有卡尔多型聚合物。
另外，抗焊剂层上可设置连接元件的配线。
另外，含有卡尔多型聚合物的抗焊剂层的玻璃化转变温度可以是大于或等于180℃并且小于或等于220℃，含有卡尔多型聚合物的抗焊剂层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数可以是大于或等于0.001并且小于或等于0.04。
另外，含有卡尔多型聚合物的抗焊剂层的小于或等于玻璃化转变温度的区域的线膨胀系数可以是大于或等于50ppm/℃并且小于或等于80ppm/℃。
根据本实施方式，可提供一种具有上述任意元件搭载基板和搭载于该元件搭载基板上的半导体元件的半导体装置。
根据本实施方式通过具有可靠性高的元件搭载基板，可提供可靠性高的半导体装置。
另外，绝缘膜可以是单层绝缘膜也可以是多层绝缘膜。
另外，在本实施方式中，元件搭载基板是指用于搭载LSI芯片和IC芯片等半导体元件的基板。例如后述的ISB(注册商标)结构的插入式基板等。另外，元件搭载基板可具备硅基板等具有刚性的内核基板，但也可以是没有内核基板的由绝缘树脂膜构成的多层绝缘膜的无核结构。
(本实施方式的详细说明)
<第三实施例>
图29B是表示本实施方式的具有四层ISB结构的元件搭载基板2400的剖面图。
本实施方式的元件搭载基板2400在基材2302的上面具有顺次层积绝缘树脂膜2312、光致抗焊剂层2328而成的结构。另外，在基材2302的下面具有顺次层积绝缘树脂膜2312、光致抗焊剂层2328而成的结构。另外，光致抗焊剂层2328构成从靠近绝缘树脂膜2312的一侧顺次层积树脂层2328b、树脂层2328a而得的结构。
在此，四层ISB结构是指内部具有四层配线层的结构，其配线层埋设在绝缘树脂膜2312内以及光致抗焊剂层2328内。另外，光致抗焊剂层2328要求在其层内形成通孔的工序的程度上具有感光性。
另外，在四层ISB结构中，隔着基材2302构成上面的绝缘树脂膜2312和下面的绝缘树脂膜2312的材料可以使用相同的材料，另外，由于构成上面的光致抗焊剂层2328和下面的光致抗焊剂层2328的材料可以使用相同的材料，所以在工序上具有简化制造工序的优点。
另外，设有贯通这些基材2302、绝缘树脂膜2312、光致抗焊剂层2328的贯通孔2327。
另外，在基材2302上埋入有由铜膜2308构成的配线的一部分、由铜膜2320构成的配线的一部分、连通部2311的一部分等。在绝缘树脂膜2312上埋入由铜膜2308构成的配线的一部分、由铜膜2320构成的配线的一部分、配线2309、连通部2311的一部分、连通部2323的一部分等。在由树脂层2328a以及树脂层2328b构成的光致抗焊剂层2328上埋入有由铜膜2320构成的配线的一部分、连通部2323的一部分等。另外，在光致抗焊剂层2328上开设有开口部2326。
在此，基材2302中使用的材料不特别限于玻璃环氧树脂基板，只要是具有适度刚性的材料都可以使用。另外，基材2302可以使用树脂基板、陶瓷基板等。更具体地，可以使用由于介电常数低而高频特性优越的基材。即，可以使用聚苯基乙烯(PPE)、双马来酰亚胺三嗪(ビスマレイドトリアジン(BT-resin))、聚四氟乙烯(特氟隆(注册商标))、聚酰亚胺、液晶聚合物(LCP)、聚降冰片烯(PNB)、环氧系树脂、丙烯酸系树脂、陶瓷或陶瓷和有机基材的混合体等。另外，基材2302的厚度例如是60μm程度。
绝缘树脂膜2312使用的材料是可加热软化的树脂材料，使用可以使绝缘树脂膜2312某种程度薄膜化的树脂材料。使用介电系数低高频特性好的树脂材料特别合适。在此，绝缘树脂膜的厚度例如是40μm程度。
在此，在绝缘树脂膜2312内可含有填料或纤维等填充料。填料可使用例如粒子状或纤维状的SiO2、SiN。
另外，构成光致抗焊剂层2328的树脂层2328a的材料可使用后述的含卡尔多型聚合物的树脂膜。构成的树脂层2328b的材料最好使用聚酰亚胺、环氧等感光性树脂，更好的是采用与构成树脂层2328a的树脂材料相同的树脂系列的环氧等热硬性、感光性树脂等。在此，树脂层2328b的厚度理想的是例如35μm程度，树脂层2328a例如是25μm程度。
在此，卡尔多型聚合物通过体积大的取代基阻碍主链运动，而具有优秀的机械强度、耐热性以及低的线膨胀率。这样，通过树脂层2328a可使用后述的含卡尔多型聚合物的树脂膜，在热循环中抑制树脂层2328a与其周围层的密合性的下降或层间剥离。因此，本实施方式的元件搭载基板2400的可靠性变得良好。
另外，上述的由铜膜2308构成的配线、由铜膜2320构成的配线、配线2309、连通部2311、连通部2323等构成多层配线结构不限于例如铜配线等，也可以使用铝配线、铝合金配线、铜合金配线、引线接合的金配线、金合金配线、或这些的混合配线等。
另外，在上述的四层ISB结构的表面或内部可以设置晶体管和二极管等的有源元件、电容器和电阻等的无源元件。这些有源元件或无源元件可以是与四层ISB中的多层配线结构连接并通过连通部2323等与外部的导电部件连接的。
图22A到图29B是本实施方式的元件搭载基板2400的工序剖面图。
首先，如图22A所示，准备压接有使用钻开设了直径150nm程度的孔的铜箔2304的基材2302。在此，基材2302的厚度例如是60μm程度，铜箔304的厚度例如是从10μm到15μm程度。
在此，用于基材2302的材料最好使用环氧树脂、BT嗪、液晶聚合物等树脂材料。
如图22B所示，在铜箔304的上面层叠光致抗蚀剂层306。
接着，通过以玻璃为掩膜进行曝光对光致抗蚀剂层2306进行构图。之后，如图23A以及图23B所示，以光致抗蚀剂层2306为掩膜例如形成直径100nm程度的通孔2307。形成通孔2307的方法例如通过药液的化学蚀刻加工等。之后，通过湿式处理对通孔2307内进行粗化以及洗净。接着，如图23C所示，利用对应高缩图比例的无电解镀敷再利用电解镀敷以导电材料添埋通孔2307，从而形成连通部2311后，在整个面上形成铜膜2308。
连通部2311例如可如下形成。首先，利用无电解镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物状态含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图24A所示，在铜膜2308的上下表面层叠光致抗蚀剂层2310。接着，如图24B所示，通过以玻璃为掩膜进行曝光来构图后，以光致抗蚀剂层2310为掩膜对铜镀敷层2308进行蚀刻，从而形成由铜构成的配线2309。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜镀敷，形成配线图案。
接着，如图25A所示，将带有铜箔2314的绝缘树脂膜2312压接在配线2309的上下。在此，绝缘树脂膜的厚度例如是40μm程度，铜箔2313的厚度例如是10μm～15μm程度。
用于绝缘树脂膜2312的材料例如BT嗪等蜜胺衍生物、液晶聚合物、PPE树脂、聚酰亚胺树脂、氟树脂、酚醛树脂、聚酰胺双马来酸酐缩酰亚胺等。其中，高频特性优秀的液晶聚合物、环氧树脂、BT嗪等蜜胺介电体被合适地使用。在此，树脂膜适宜添加填料和添加剂。填料可使用例如粒子状或纤维状SiO2或SiN。
作为压接的方法，将带铜箔的绝缘树脂膜2312接触在基材2302以及配线2309上，在绝缘树脂膜2312内嵌入基材2302以及配线2309。接着，如图25B所示，在真空或减压下加热绝缘树脂膜2312，将其压接在基材2302以及配线2309上。接着，如图25C所示，通过对铜箔2314照射X线，开设贯通铜箔2314、绝缘树脂膜2312、配线2309、基材2302的孔2315。
如图26A所示，在铜箔2314的上下表面层叠光致抗蚀剂层2316。接着，如图26B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗蚀剂层2316为掩膜，蚀刻铜箔2314，从而形成由铜构成的配线2319。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜箔，形成配线图案。
如图27A所示，在配线2319的上下表面层叠光致抗蚀剂层2317。接着，如图27B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗蚀剂层2317为掩膜形成例如直径100nm程度的通孔2322。形成通孔2322的方法本实施例中是通过利用药液的化学蚀刻加工，也可利用机械加工、使用等离子的干蚀法、激光加工等。之后，利用湿式处理对通孔2322内进行粗化以及洗净。接着，如图27C所示，利用对应高缩图比例的无电解镀敷再利用电解镀敷以导电材料添埋通孔2322，从而形成连通部2323后，在整个面上形成铜膜2320。
连通部2323例如可如下形成。首先，利用无电解镀敷在整个面上形成0.5～1μm程度的薄膜后，利用电解镀敷形成大约20μm程度的膜。无电解镀敷用催化剂通常多使用钯，在可挠性绝缘树脂上附着无电解镀敷用催化剂中，钯以配位化合物状态含于水溶液，浸渍可挠性绝缘基材，在表面附着钯配位化合物，在这样的状态下使用还原剂，还原成钯金属，从而形成用于在可挠性的绝缘基材表面开始镀敷的核。
如图28A所示，在铜膜2320的上下表面层叠光致抗蚀剂层2316。接着，如图28B所示，通过以玻璃为掩膜进行曝光来构图后，以光致抗蚀剂层2316为掩膜对铜膜2320进行蚀刻，从而形成由铜构成的配线2324。例如，在从抗蚀剂露出的位置利用喷嘴喷射化学蚀刻液，蚀刻除去不需要的铜箔，形成配线图案。
如图29A所示，在配线2324的上下表面上层叠通过树脂层2328a和树脂层2328b层叠而得的光致抗焊剂层2328。层叠的条件是例如温度110℃、时间1～2分钟、2个气压等。然后，利用二次焙烧工序使树脂层2328局部硬化。
树脂层2328b的厚度例如理想的是35μm程度，树脂层2328a的厚度例如理想的是25μm程度。在此，在树脂层2328a上使用后述的含卡尔多型聚合物的树脂膜。构成树脂层2328b的树脂材料使用聚酰亚胺、环氧等感光性树脂，更好的是采用与构成树脂层2328a的树脂材料相同的树脂系列的环氧等热硬性·感光性树脂等。
接着，如图29B所示，通过以玻璃为掩膜进行曝光而构图后，以光致抗焊剂层2328为掩膜形成例如直径100nm程度的通孔2326，使通孔2322上形成的连通部2323露出。形成通孔2326的方法在本实施例中例如使用通过药液的化学蚀刻加工等。之后，对露出的连通部2323镀金(未图示)。
下面说明本实施方式中将含卡尔多型聚合物的树脂膜应用于构成光致抗焊剂层的树脂层2328a的效果。
在此，所谓卡尔多型聚合物，如式(V)所示，是具有在聚合物主链直接键合环状基的结构的聚合物的总称。另外，在式(V)中，R1、R2表示含有亚烷基和芳香环的二价基等二价基。
即，该卡尔多型聚合物是指具有季碳的体积大的取代基相对于主链大致成直角的结构的聚合物。
在次，环状部既可含有饱和键也可含有不饱和键，除了碳，还可含有氮原子、氧原子、硫原子、磷原子等原子。另外，环状部可以是多环、也可以是稠环。另外，环状部可以和其他碳链键合或交联。
另外，体积大的取代基，例如式(V)所示，可以举出在五元环的两侧键合六元环并且五元环的剩余的一个碳原子与主链键合的具有这样结构的稠环的芴基等环状基。
所谓芴基是指，如式(VI)所示，是芴的9位碳原子脱氢化的基。在卡尔多型聚合物中，如式(VI)所示，在脱氢的碳原子的位置键合有作为主链的烷基的碳原子。
Figure A20051006281500422
(式VI)
卡尔多型聚合物由于是具有上述结构的聚合物，所以具有以下效果：
(1)聚合物主链的旋转受到约束；
(2)主链和侧链的构造受到限制；
(3)分子间堆积受阻；
(4)因侧链导入的芳香族取代基等造成芳香族性的增加。
因此，卡尔多型聚合物具有高机械强度、高耐热性、溶剂溶解性、高透明性、高折射率、双折射率低，还具有更高的气体透过性。
另外，含卡尔多型聚合物的树脂膜具有后述的优越的耐湿性以及密合性。进而，由于构成光致抗焊剂层2328的表层的树脂层2328a和树脂层2328b使用同一系列的树脂，树脂层2328a和树脂层2328b之间的层间密合性稳定。因此，通过树脂层2328a使用含卡尔多型聚合物的树脂膜，可提高搭载在元件搭载基板2400的表面的元件以及与其他层的密合性。因此，可提高元件搭载基板2400的可靠性。
另外，粘合树脂层2328a和树脂层2328b的光致抗焊剂层2328的厚度是60μm程度，与通常使用的光致抗焊剂层的厚度35μm程度相比，大约是其1.7倍的厚度。因此，与使用通常的厚度的光致抗焊剂层的元件搭载基板的总厚度比较，本实施例的元件搭载基板2400的总厚度变厚。在此，本实施例的元件搭载基板2400中，树脂层2328a由于使用后述的分辩度和刚性优越的卡尔多型聚合物，所以不会降低分辩度，可提高光致抗焊剂层2328的厚度，使光致抗焊剂层2328具有优越的刚性。因此，可抑制元件搭载基板2400的弯曲量。结果，可提高元件搭载基板2400的可靠性。
另外，含卡尔多型聚合物的树脂膜如后所述具有优越的分辩度。另外，由于本实施方式中用于树脂膜2328a的含卡尔多型聚合物的树脂膜的厚度是通常用于树脂层的厚度的大约2/3，所以使用含卡尔多型聚合物的树脂膜的树脂层2328a具有更优越的分辩度。因此，可提高形成通孔2326时的尺寸精度。因此，可提高元件搭载基板2400的可靠性。
另外，含卡尔多型聚合物的树脂膜如后所述具有高机械强度以及耐热性，因此，可提高元件搭载基板2400的可靠性。
另外，树脂层2328b使用和树脂层2328a相同的树脂系列的树脂材料，从而可使树脂层2328a和树脂层2328b的线膨胀系数成为比较接近的值。因此，可提高树脂层2328a和树脂层2328b的层间密合性。因此，可提高元件搭载基板2400的可靠性。
另外，上述卡尔多型聚合物可以是碳素酸基和丙烯酸脂基存在于同一分子链内的聚合物交联而成的聚合物。作为现有的一般的感光性漆料可以使用具有现象性的碳素酸基低聚体和多官能丙烯的混合物，但分辩度的面还有改进的余地。代替一般的感光漆料，使用羧酸基和丙烯酸酯基存在于同一分子链内的聚合物交联而成的聚合物，则具有显影性的羧酸和作为交联基的丙烯酸酯基存在于同一分子链内，主链上具有体积大的取代基难以自由基扩散，所以具有提高含卡尔多型聚合物的树脂膜的分辩度的优点。
另外，含卡尔多型聚合物的树脂膜最好满足下面的各种物性值。另外，下面的各物性值是关于不含有填料等的树脂部分的值，通过添加填料等可进行适当调整。
在此，上述含卡尔多聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如小于或等于180℃，特别理想的是大于或等于190℃。玻璃化转变温度若在该范围内，则可提高含卡尔多型聚合物的树脂膜的耐热性。
另外，上述含卡尔多型聚合物的树脂膜的玻璃化转变温度(Tg)可以设定为例如小于或等于220℃，特别理想的是小于或等于210℃。若是玻璃化转变温度在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。玻璃化转变温度可利用例如试料动态粘弹性测定(DMA)进行测定。
另外，小于或等于上述含卡尔多型聚合物的树脂膜的Tg的区域的线膨胀系数(CTE)可以设定为例如小于或等于80ppm/℃，特别理想的是小于或等于75ppm/℃。线膨胀系数若在该范围内，则可提高含卡尔多型聚合物的树脂膜与其他部件等的密合性。
另外，小于或等于上述含卡尔多型聚合物的树脂膜的Tg的区域的线膨胀系数(CTE)可以设定为例如大于或等于50ppm/℃，特别理想的是大于或等于55ppm/℃。另外，由于在上述聚合物上配合上填料，可得到CTE小于或等于20ppm/℃的树脂组成物。若是热膨胀系数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。线膨胀系数例如可利用热机械分析装置(TMA)的热膨胀测定进行测定。
另外，上述含卡尔多型聚合物的树脂膜的导热率可以设定为例如小于或等于0.50W/cm2·sec，特别理想的是小于或等于0.35W/cm2·sec。导热率若在该范围，则可提高含卡尔多型聚合物的树脂膜的耐热性。
另外，上述含卡尔多型聚合物的树脂膜的导热率可以设定为例如大于或等于0.10W/cm2·sec，特别理想的是大于或等于0.25W/cm2·sec。若是导热率在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。导热率例如可利用例如圆板热流计法(ASTME1530)进行测定。
另外，上述含卡尔多型聚合物的树脂膜的10～100μm直径的连通部的连通部缩图比可以设定为例如大于或等于0.5，特别理想的是小于或等于1。连通部缩图比若在该范围，则可提高含卡尔多型聚合物的树脂膜的分辩度。
另外，上述含卡尔多型聚合物的树脂膜的10～100μm直径的连通部的连通部缩图比可以设定为例如小于或等于5，特别理想的是小于或等于2。若是连通部缩图比在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制造方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如小于或等于4，特别理想的是小于或等于3。介电系数若在该范围，则可提高含卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电系数可以设定为例如大于或等于0.1，特别理想的是大于或等于2.7。若是介电系数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制作方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如小于或等于0.04，特别理想的是小于或等于0.029。介电衰耗因数若在该范围，则可提高含卡尔多型聚合物的树脂膜的以高频特性为主的介电特性。
另外，上述含卡尔多型聚合物的树脂膜的在施加了频率1MHz的交流电场的情况下的介电衰耗因数可以设定为例如大于或等于0.001，特别理想的是大于或等于0.027。若是介电衰耗因数在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制作方法稳定地进行制造。
另外，上述含卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如小于或等于3wt％，特别理想的是小于或等于1.5wt％。24小时吸水率(wt％)若在该范围，则可提高含卡尔多型聚合物的树脂膜的耐湿性。
另外，另外，上述含卡尔多型聚合物的树脂膜的24小时吸水率(wt％)可以设定为例如大于或等于0.5wt％，特别理想的是大于或等于1.3wt％。若是24小时吸水率(wt％)在该范围内的含卡尔多型聚合物的树脂膜，则可以利用通常的制作方法稳定地进行制造。
若含卡尔多型聚合物的树脂膜满足上述这些特性，则使用含卡尔多型聚合物的树脂膜的光致抗焊剂层2328所要求的薄膜化、机械强度、耐热性、与其他部件的密合性、分辩度、介电特性、耐湿性等各特性可实现良好地平衡。
<第四实施例>
图30A到图30D是表示本实施方式的向四层ISB结构的元件搭载基板2400搭载各种搭载半导体元件的方法的示意剖面图。
本实施方式中的含卡尔多型聚合物的树脂膜与第三实施例中记载的含卡尔多型聚合物的树脂膜相同。
第三实施例中说明的元件搭载基板2400上搭载半导体元件而得的半导体装置有各种形式。例如，通过倒装和引线接合连接而搭载的形式。另外，还有将半导体元件以面朝上结构和面朝下结构搭载在元件搭载基板2400上的形式。另外，还有将半导体元件搭载在元件搭载基板2400的单面或两面上的形式。还有组合这些形式而得的形式。
具体地，例如图30A所示，能够以倒装形式将LSI等半导体元件2500搭载在第三实施方式的元件搭载基板2400的上部。这时，元件搭载基板2400上面的电极垫片2402a、2402b和半导体元件2500的电极垫片2502a、2502b分别相互直接连接。
另外，如图30B所示，能够在元件搭载基板2400的上部以面朝上结构搭载LSI等半导体元件2500。这时，元件搭载基板2400上面的电极垫片2402a、2402b分别利用金线2504a、2504b与半导体元件2500上面的电极垫片2502a、2502b引线接合连接。
另外，如图30C所示，能够以倒装形式将LSI等半导体元件2500搭载在元件搭载基板2400的上部，以倒装形式将IC等半导体元件2600搭载在元件搭载基板2400的下部。这时，元件搭载基板2400上面的电极垫片2402a、2402b分别与半导体元件2500的电极垫片2502a、2502b相互直接连接。另外，元件搭载基板2400下面的电极垫片2404a、2404b分别与半导体元件2600的电极垫片2602a、2602b相互直接连接。
另外，如图30D所示，能够以面朝上结构将LSI等半导体元件2500搭载在元件搭载基板2400的上部。将元件搭载基板2400搭载在印刷基板2700的上部。这时，元件搭载基板2400上面的电极垫片2402a、2402b分别利用金线2504a、2504b与半导体元件2500上面的电极垫片2502a、2502b引线接合连接。另外，元件搭载基板2400下面的电极垫片2404a、2404b分别与印刷基板2700上面的电极垫片2702a、2702b相互直接连接。
上述任意结构构成的半导体装置中，都如第三实施例中所说明，在树脂层2328a中使用含卡尔多型聚合物的树脂膜。在此，含卡尔多型聚合物的树脂膜如上所述具有优越的耐湿性、层间密合性、介电特性、分辩度等各特性。因此，与搭载在元件搭载基板2400上的元件的密合性优越，可提高可提高在树脂层2328a上形成通孔等时的尺寸精度，并且降低寄生电容。另外，在树脂层2328a上使用含卡尔多型聚合物的树脂膜且机械强度高的薄膜，光致抗焊剂层2328成为厚膜。因此，可抑制元件搭载基板2400的基板整体的弯曲。因此，可提高将元件搭载在元件搭载基板2400上时的精度。结果，通过将元件搭载在元件搭载基板2400上，可提供可靠性高且小型化的半导体装置。
以上对发明的非常合适的实施方式进行了说明。但是本发明不限于上述实施方式，本领域技术人员当然可以在本发明的范围内对上述实施方式进行变形。
例如，也可以在树脂层2328b上使用含卡尔多型聚合物的树脂膜。
含卡尔多型聚合物的树脂膜优越具有上述特征，所以树脂层2328b上可使用密合性、耐热性、介电特性等各特性优越的材料。因此，通过在树脂膜2328b上使用含卡尔多型聚合物的树脂膜，可提高树脂膜2328b和其周围层间的层间密合性，并且可降低配线间寄生电容。因此，通过将含卡尔多型聚合物的树脂膜使用在树脂层2328b上，可提高本实施例的元件搭载基板2400的可靠性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，可提供可靠性高的半导体装置。
另外，也可以是构成树脂层2328a和树脂层2328b的材料都使用含卡尔多型聚合物的树脂膜。这样，树脂膜2328a和树脂膜2328b具有含卡尔多型聚合物的树脂膜所具有的各特性。结果，可进一步提高本实施例的元件搭载基板2400的可靠性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，可提供进一步提高可靠性的半导体装置。
另外，也可以是构成树脂层2328a和基材2302或绝缘树脂膜2312的材料都使用含卡尔多型聚合物的树脂膜。
通过构成树脂膜2328a和基材2302的材料都使用含卡尔多型聚合物的树脂膜，从而可得到下面的效果。
含卡尔多型聚合物的树脂膜如上所述具有优越的密合性以及耐热性。因此，将含卡尔多型聚合物的树脂膜用于树脂层2328a和基材2302，可进一步提供本实施例的元件搭载基板2400的可靠性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，可提供进一步提高可靠性的半导体装置。
在绝缘树脂膜2312上使用含卡尔多型聚合物的树脂膜可得到以下效果。
由于含卡尔多型聚合物的树脂膜如上所述具有优越的密合性、耐热性以及介电特性等，所以可提高绝缘树脂膜2312的层间密合性，降低配线间寄生电容。因此，可提高元件搭载基板2400的可靠性。因此，通过将含卡尔多型聚合物的树脂膜用于树脂层2328a和绝缘树脂膜2312，可进一步提高本实施例的元件电子眼2400的可靠性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，可提供可靠性和制造稳定性显著提高的半导体装置。
另外，基材2302、树脂层2328a以及树脂层2328b可以使用含卡尔多型聚合物的树脂膜。
在此，含卡尔多型聚合物的树脂膜由于具有优秀的耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性，所以构成元件搭载基板2400的材料刚性、耐热性、层间密合性、寄生电容、元件搭载时的尺寸精度、平坦性等各特性优越。因此，通过在树脂层2328a和基材2302以及树脂层2328b都使用含卡尔多型聚合物的树脂膜，可进一步显著提高元件搭载基板2400的可靠性和制造稳定性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，可提供更加显著提高可靠性和制造稳定性并且进一步小型化的半导体装置。
另外，在绝缘树脂膜2312、树脂层2328a以及树脂层2328b可以都使用含卡尔多型聚合物的树脂膜。
在此，含卡尔多型聚合物的树脂膜由于具有优秀的耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性，所以构成元件搭载基板2400的材料刚性、耐热性、层间密合性、寄生电容、元件搭载时的尺寸精度、平坦性等各特性优越。因此，通过在树脂层2328a和绝缘树脂膜2312以及树脂层2328b都使用含卡尔多型聚合物的树脂膜，可进一步显著提高元件搭载基板2400的可靠性和制造稳定性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，提供更加显著提高可靠性和制造稳定性并且进一步小型化的半导体装置。
另外，在基材2302、绝缘树脂膜2312以及树脂层2328a可以都使用含卡尔多型聚合物的树脂膜。
在此，含卡尔多型聚合物的树脂膜由于具有优秀的耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性，所以构成元件搭载基板2400的材料刚性、耐热性、层间密合性、寄生电容、元件搭载时的尺寸精度、平坦性等各特性优越。因此，通过在树脂层2328a和基材2302以及绝缘树脂膜2312都使用含卡尔多型聚合物的树脂膜，可进一步显著提高元件搭载基板2400的可靠性和制造稳定性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，提供更加显著提高可靠性和制造稳定性并且进一步小型化的半导体装置。
另外，在基材2302、绝缘树脂膜2312、树脂层2328a以及树脂层2328b可以都使用含卡尔多型聚合物的树脂膜。
在此，含卡尔多型聚合物的树脂膜由于具有优秀的耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性，所以构成元件搭载基板2400的材料刚性、耐热性、层间密合性、寄生电容、元件搭载时的尺寸精度、平坦性等各特性优越。因此，通过在树脂层2328a和基材2302、绝缘树脂膜2312以及树脂层2328b都使用含卡尔多型聚合物的树脂膜，可进一步显著提高元件搭载基板2400的可靠性和制造稳定性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，提供更加显著提高可靠性和制造稳定性并且进一步小型化的半导体装置。
另外，具有四层ISB结构以外的元件搭载基板的基板例如具有大于或等于四层例如六层配线层的ISB结构的元件搭载基板等的构成光致抗焊剂层的树脂层可使用含卡尔多型聚合物的树脂膜。在其他半导体封装件的基板的光致抗焊剂层的表层部的树脂层也可使用含卡尔多型聚合物的树脂膜。
另外，在上述本实施例中说明了具有使用事先层积有树脂层2328a和树脂层2328b的光致抗焊剂层2328的结构。但是，也可以是在绝缘树脂膜2312上形成树脂层2328b后，在树脂层2328b上形成树脂层2328a。
另外，在上述本实施例中说明了使用层积树脂层2328a和树脂层2328b的两层树脂层、在任意一个树脂层使用含卡尔多型聚合物的树脂膜的光致抗焊剂层2328的结构。但是也可以是使用层积三层以上树脂层的光致抗焊剂层在该树脂层的至少一层使用含卡尔多型聚合物的树脂膜。这样，由于含卡尔多型聚合物的树脂膜由于具有优秀的耐热性、机械强度、密合性、耐湿性、介电特性、分辩度特性等各特性，所以使用构成元件搭载基板的含卡尔多型聚合物的树脂膜的树脂层刚性、耐热性、层间密合性、寄生电容、元件搭载时的尺寸精度、平坦性等各特性优越。因此，可进一步显著提高元件搭载基板2400的可靠性和制造稳定性。另外，通过将半导体元件搭载在上述元件搭载基板2400上，提供更加显著提高可靠性和制造稳定性并且进一步小型化的半导体装置。

Claims (32)

1.一种元件搭载基板，其用于搭载元件，其特征在于，含有：基材；设于该基材上的绝缘膜；设于该绝缘膜上的抗焊剂层，
所述抗焊剂层含有卡尔多型聚合物。
2.如权利要求1所述的元件搭载基板，其特征在于，在所述抗焊剂层上设有连接所述元件的配线。
3.如权利要求1所述的元件搭载基板，其特征在于，所述抗焊剂层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述抗焊剂层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
4.如权利要求2所述的元件搭载基板，其特征在于，所述抗焊剂层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述抗焊剂层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
5.如权利要求3所述的元件搭载基板，其特征在于，所述抗焊剂层的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
6.一种元件搭载基板，其用于搭载元件，其特征在于，含有：基材；设于该基材上的绝缘膜，
所述基材含有卡尔多型聚合物。
7.如权利要求6所述的元件搭载基板，其特征在于，在所述绝缘膜上设有连接所述元件的配线。
8.如权利要求6所述的元件搭载基板，其特征在于，所述基材的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述基材的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
9.如权利要求7所述的元件搭载基板，其特征在于，所述基材的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述基材的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
10.如权利要求8所述的元件搭载基板，其特征在于，所述基材的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
11.如权利要求9所述的元件搭载基板，其特征在于，所述基材的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
12.一种元件搭载基板，其用于搭载元件，其特征在于，含有：基材；设于该基材上的绝缘膜，所述绝缘膜含有卡尔多型聚合物。
13.如权利要求12所述的元件搭载基板，其特征在于，在所述绝缘膜上设有连接所述元件的配线。
14.如权利要求12所述的元件搭载基板，其特征在于，所述绝缘膜的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述绝缘膜的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
15.如权利要求13所述的元件搭载基板，其特征在于，所述绝缘膜的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述绝缘膜的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
16.如权利要求14所述的元件搭载基板，其特征在于，所述绝缘膜的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
17.如权利要求7所述的元件搭载基板，其特征在于，在所述绝缘膜上设有第二绝缘膜，所述配线被所述第二绝缘膜覆盖。
18.如权利要求13所述的元件搭载基板，其特征在于，在所述绝缘膜上设有第二绝缘膜，所述配线被所述第二绝缘膜覆盖。
19.如权利要求17所述的元件搭载基板，其特征在于，所述第二绝缘膜含有卡尔多型聚合物。
20.如权利要求18所述的元件搭载基板，其特征在于，所述第二绝缘膜含有卡尔多型聚合物。
21.如权利要求19所述的元件搭载基板，其特征在于，所述第二绝缘膜的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述第二绝缘膜的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
22.如权利要求20所述的元件搭载基板，其特征在于，所述第二绝缘膜的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述第二绝缘膜的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
23.如权利要求21所述的元件搭载基板，其特征在于，所述第二绝缘膜的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
24.如权利要求22所述的元件搭载基板，其特征在于，所述第二绝缘膜的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
25.一种元件搭载基板，其用于搭载元件，其特征在于，含有：基材；设于该基材上的绝缘膜；设于该绝缘膜上的由多层构成的抗焊剂层，所述抗焊剂层的至少一层含有卡尔多型聚合物。
26.如权利要求25所述的元件搭载基板，其特征在于，所述抗焊剂层的最表层含有卡尔多型聚合物。
27.如权利要求25所述的元件搭载基板，其特征在于，在所述抗焊剂层上设有连接所述元件的配线。
28.如权利要求26所述的元件搭载基板，其特征在于，所述抗焊剂层上设有连接所述元件的配线。
29.如权利要求25所述的元件搭载基板，其特征在于，所述含卡尔多型聚合物的抗焊剂层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述含卡尔多型聚合物的抗焊剂层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
30.如权利要求26所述的元件搭载基板，其特征在于，所述含卡尔多型聚合物的抗焊剂层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述含卡尔多型聚合物的抗焊剂层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
31.如权利要求27所述的元件搭载基板，其特征在于，所述含卡尔多型聚合物的抗焊剂层的玻璃化转变温度大于或等于180℃并且小于或等于220℃，所述含卡尔多型聚合物的抗焊剂层的在施加了频率1MHz的交流电场的情况下的介质衰耗因数大于或等于0.001并且小于或等于0.04。
32.如权利要求29所述的元件搭载基板，其特征在于，所述含卡尔多型聚合物的抗焊剂层的小于或等于玻璃化转变温度的区域的线膨胀系数大于或等于50ppm/℃并且小于或等于80ppm/℃。
CNB2005100628153A 2004-03-31 2005-03-31 元件搭载基板 Expired - Fee Related CN100429767C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP106228/2004 2004-03-31
JP2004106228A JP2005294465A (ja) 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置
JP2004105583A JP4338570B2 (ja) 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置
JP105583/04 2004-03-31
JP2004105764A JP2005294441A (ja) 2004-03-31 2004-03-31 素子搭載基板およびそれを用いた半導体装置
JP106228/04 2004-03-31
JP105764/04 2004-03-31
JP105764/2004 2004-03-31
JP105583/2004 2004-03-31

Publications (2)

Publication Number Publication Date
CN1677651A true CN1677651A (zh) 2005-10-05
CN100429767C CN100429767C (zh) 2008-10-29

Family

ID=35050061

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100628153A Expired - Fee Related CN100429767C (zh) 2004-03-31 2005-03-31 元件搭载基板

Country Status (3)

Country Link
US (1) US20050238878A1 (zh)
CN (1) CN100429767C (zh)
TW (1) TWI255535B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610811A (en) * 1969-06-02 1971-10-05 Honeywell Inf Systems Printed circuit board with solder resist gas escape ports
DE69839935D1 (de) * 1997-11-25 2008-10-09 Nec Lcd Technologies Ltd Aktiv-Matrix-Flüssigkristallanzeige und deren Herstellungsverfahren
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
US6203967B1 (en) * 1998-07-31 2001-03-20 Kulicke & Soffa Holdings, Inc. Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
JP2001254002A (ja) * 2000-03-10 2001-09-18 Nippon Kayaku Co Ltd 樹脂組成物、そのフィルム及びその硬化物
DE60103529T2 (de) * 2000-03-29 2005-06-02 Kanagawa University, Yokohama Durch licht und wärme aushärtbare harzzusammensetzung, aus dieser hergestellte lichtempfindliche trockenfolie und verfahren zur bildung eines musters damit

Also Published As

Publication number Publication date
US20050238878A1 (en) 2005-10-27
TWI255535B (en) 2006-05-21
CN100429767C (zh) 2008-10-29
TW200536077A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1675760A (zh) 多层印刷线路板
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1305133C (zh) 半导体器件及其制造方法
CN1630946A (zh) 电子电路部件
CN1868062A (zh) 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN1771771A (zh) 多层印刷电路板
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1229817C (zh) 导电金属颗粒,导电复合金属颗粒及使用其的应用产品
CN1299542C (zh) 通孔布线板
CN1231524C (zh) 硅氧烷聚合物的制备方法，用该方法制备的聚硅氧烷聚合物，热固性树指组合物和树脂膜
CN1150377A (zh) 印刷电路板用半固化片
CN1625805A (zh) 半导体芯片安装用基板及其制造方法和半导体模块
CN1677652A (zh) 元件搭载基板以及使用该基板的半导体装置
CN1765161A (zh) 刚挠性电路板
CN1728372A (zh) 半导体器件
CN1145693A (zh) 氮化硅电路板
CN1669138A (zh) 半导体器件
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN101048868A (zh) 具有三维层叠结构的半导体器件的制造方法
CN1292635A (zh) 布线电路衬底及其制造方法
CN1773698A (zh) 芯片向下的球栅阵列封装及其制造方法
CN1236183A (zh) 半导体元件、及其驱动方法和驱动装置
CN1821337A (zh) 半导体装置用粘接剂组合物及半导体装置用粘接片材

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081029

Termination date: 20130331