CN1670875A

CN1670875A - 叠层电容器

Info

Publication number: CN1670875A
Application number: CNA2005100685298A
Authority: CN
Inventors: 富樫正明; 安彦泰介
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-03-19
Filing date: 2005-03-18
Publication date: 2005-09-21
Anticipated expiration: 2025-03-18
Also published as: TWI342575B; KR101182091B1; KR20060043732A; JP2005268559A; US20050207093A1; TW200534309A; US6999300B2; JP3901697B2; CN100557735C

Abstract

一种叠层电容器，在电介质单元内，多个第1内部电极和多个第2内部电极，通过电介质层隔开并交替配置，该叠层电容器包括：从电介质单元的表面到达最外层的第1内部电极的第1外侧柱状电极；从电介质单元的表面到达最外层的第2内部电极的第2外侧柱状电极；与全部第1内部电极连接，并且截面积大于这些外侧柱状电极截面积形成的第1内侧柱状电极；与全部第2内部电极连接，并且截面积大于这些外侧柱状电极截面积形成的第2内侧柱状电极；在电介质单元的表面岛状配置并与第1外侧柱状电极连接的第1外部电极；在电介质单元的表面岛状配置并与第2外侧柱状电极连接的第2外部电极。因此，可以得到降低了制造成本并减小了综合电感的叠层电容器。

Description

叠层电容器

技术领域

本发明涉及降低制造成本并减小综合电感的叠层电容器，特别是适合于能减小CPU用电源的电压变动的叠层陶瓷贴片电容器。

背景技术

近年来，用于信息处理装置的CPU(主演算处理装置)，由于处理速度的提高和高集成化，工作频率提升且消耗电流显著增加。然而，与其相应，由于功耗的降低，工作电压趋向于减少。因此，在向CPU供给电力的电源中，产生了更高速度的较大电流变动，而将伴随该电流变动的电压变动抑制在电源的容许值内是非常困难的。

为此，作为平滑用电容器的叠层电容器，以连接在电源上的形式配置在CPU的周边，经常用作电源稳定化的措施。也就是，在电流高速瞬态变动时，通过迅速充放电，从该叠层电容器将电流供给CPU，抑制电源的电压变动。

但是，随着当前CPU工作频率的进一步高频化，电流变动更快、更大，作为平滑用电容器的叠层电容器本身具有的等效串联电感(ESL)相对地变大。其结果，包含该等效串联电感的综合电感，将对电源的电压变动产生很大影响。

针对这个问题，特开2001-284170公报(以下称专利文献1)中公开了一种低ESL化的叠层电容器构造。在该专利文献1中公开的实现低ESL化的构造是：在形成为长方体状的叠层电容器的4个侧面上分别设置多个端子电极。

并且，在特开2001-189234公报、特开平7-326536公报以及特开2003-59755公报(以下称专利文献2～4)中公开了以下构造：在叠层电容器上下表面的至少一个表面，配置形状为岛状隔离的外部电极，同时通过柱状通孔电极将该外部电极连接到内部电极。也就是，这些专利文献2～4公开的内容是：在作为配置于CPU下面侧的端子电极的引脚，通过该外部电极可直接连接叠层电容器，减小具有该叠层电容器的电路的综合电感。

然而，如上述专利文献1所述，形状为在4个侧面上分别设置多个端子电极并连接到CPU周边的叠层电容器，未充分实现低ESL化，减低综合电感也是有限度的。

此外，如专利文献2～4所述，若使用具有岛状外部电极构造的叠层电容器，则随着综合电感的减小，可实现CPU高速化。但是，在该叠层电容器制造时，必须在叠层电容器内部制作多个细长的通孔。其结果，导致叠层电容器的制造困难，制造成本加大。

发明内容

本发明考虑到上述事实，其目的是提供一种可以降低制造成本并减少综合电感的叠层电容器。

按照本发明的一种形态，提供一种叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔开交替配置，包括：从电介质单元的表面到达最外层的第1内部电极的第1外侧柱状电极；从电介质单元的表面到达最外层的第2内部电极的第2外侧柱状电极；边贯通第2内部电极边与全部第1内部电极连接，并且截面积大于这些外侧柱状电极截面积的第1内侧柱状电极；边贯通第1内部电极边与全部第2内部电极连接，并且截面积大于这些外侧柱状电极横断面积的第2内侧柱状电极；在电介质单元的表面岛状配置并与第1外侧柱状电极连接的第1外部电极；在电介质单元的表面岛状配置并与第2外侧柱状电极连接的第2外部电极。

使用这样的层叠电容器，具有以下的作用：按照本形态的叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔离交替配置。第1外侧柱状电极从电介质单元的表面到达最外层的第1内部电极，并与第1内部电极电连接。第2外侧柱状电极从电介质单元的表面到达最外层的第2内部电极，并与第2内部电极电连接。

具有比这些外侧柱状电极截面积大的截面积的第1内侧柱状电极和第2内侧柱状电极，在电介质单元内形成。其中的第1内侧柱状电极，贯通第2内部电极并与全部第1内部电极连接；第2内侧柱状电极，贯通第1内部电极并与全部第2内部电极连接。在电介质单元的表面岛状配置的第1外部电极，与第1外侧柱状电极连接；在电介质单元的表面岛状配置的第2外部电极，与第2外侧柱状电极连接。

也就是，在本形态中，第1外部电极的构造是，通过第1外侧柱状电极和最外层的第1内部电极，与第`1内侧柱状电极连接，再通过该第1内侧柱状电极与其他各第1内部电极连接。第2外部电极的构造是，通过第2外侧柱状电极和最外层的第2内部电极，与第2内侧柱状电极连接，再通过该第2内侧柱状电极与其他各第2内部电极连接。

因此，若按照本形态的叠层电容器，由于岛状外部电极配置在电介质单元的表面，可由该外部电极直接与CPU的端子电极连接。因而，具有该叠层电容器的电路的综合电感较小，其结果是，可以将该形态的叠层电容器作为适应CPU高速化的平滑用电容器使用。也就是，若采用本形态的发明，能得到可靠抑制电源的电压变动、最适用于CPU电源的叠层电容器。

另外，按照本形态的发明，通过截面积比连接在最外层的第1内部电极和第2内部电极上的第1、第2外侧柱状电极大的第1、第2内侧柱状电极，多个第1内部电极相互间和多个第2内部电极相互间连接。

因此，与以往相比，实质上减少了作为通孔电极的柱状电极的数量，不仅可以减少连接不良，还不必在叠层电容器内部制作细长的通孔电极。其结果，易于制造不良率低的叠层电容器，从而降低了叠层电容器的制造成本。

另外，作为上述本发明形态的叠层电容器的变形例，除本形态的构成之外，考虑附加以下构成：即第1内侧柱状电极和第2内侧柱状电极的直径，可以为第1外侧柱状电极和第2外侧柱状电极直径的2～4倍。

因而，该变形例，不仅具有与上述本发明形态的叠层电容器同样的作用，还使内侧柱状电极的直径为外侧柱状电极直径的2～4倍，内侧柱状电极的截面积为外侧柱状电极截面积的4～16倍。因此，即使在为了提高静电电容增加内部电极层数的情况下，也可以更可靠地确保多个第1内部电极相互间和多个第2内部电极相互间的导通，能够可靠地发挥叠层电容器的功能。其结果，若使用本变形例的叠层电容器，很容易将静电电容提高到必要的大小。

作为上述本发明形态的叠层电容器的另一变形例，除本形态的构成之外，考虑附加以下构成，即第1内侧柱状电极和第2内侧柱状电极的直径为150～200μm，第1外侧柱状电极和第2外侧柱状电极的直径为50～80μm。

若使用该变形例，不仅具有与上述本发明形态的叠层电容器同样的作用，还具体地设定内侧柱状电极的直径为150～200μm，以及外侧柱状电极的直径为50～80μm，将能更可靠地实现上述作用效果。

按照本发明的另一种形态，提供一种叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔开交替配置，该叠层电容器包括：从电介质单元的表面到达最外层的第1内部电极的第1外侧柱状电极；从电介质单元的表面到达最外层的第2内部电极的第2外侧柱状电极；边贯通第2内部电极边与全部第1内部电极连接，并且截面积大于这些外侧柱状电极截面积的第1内侧柱状电极；边贯通第1内部电极边与全部第2内部电极连接，并且截面积大于这些外侧柱状电极截面积的第2内侧柱状电极；在电介质单元的两表面分别岛状配置并与第1外侧柱状电极连接，并且在电介质单元两表面间配置数量相互不同的第1外部电极；在电介质单元的两表面分别岛状配置并与第2外侧柱状电极连接，并且在电介质单元两表面间配置数量相互不同的第2外部电极。

使用这样的叠层电容器，具有以下作用：

本形态的叠层电容器，含有与前述形态的叠层电容器同样的构成。此外，还具有的构成是：第1外部电极和第2外部电极配置在电介质单元的两表面，而且这些第1外部电极和第2外部电极的数量在电介质单元的两表面间相互不同。

因此，不仅能产生与前述形态的叠层电容器同样的作用，而且在电介质单元的两表面分别配置这些外部电极时，可以使外侧柱状电极的数量在电介质单元的两侧间相互不同，同时使外部电极的数量不同。这样，例如在插入式(interposer)衬底上配置该叠层电容器，在该叠层电容器上侧配置CPU的情况下，即使插入式衬底的引脚数量和位置与作为CPU端子电极的引脚数量和位置不同，也能容易地对应。

按照本发明的又一种形态，提供一种叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔离交替配置，包括：从电介质单元的表面到达最外层的第1内部电极的第1外侧柱状电极；从电介质单元的表面到达最外层的第2内部电极的第2外侧柱状电极；边贯通第2内部电极边与全部第1内部电极连接，并且截面积大于外侧柱状电极截面积的第1内侧柱状电极；边贯通第1内部电极边与全部第2内部电极连接，并且截面积大于外侧柱状电极截面积的第2内侧柱状电极；与第1外侧柱状电极连接的第1外部电极；与第2外侧柱状电极连接的第2外部电极，以第1外部电极和第2外部电极彼此相邻配置的形式，分别将第1外部电极和第2外部电极岛状配置在电介质单元的表面。

使用这样的叠层电容器，具有以下作用：

本形态的叠层电容器，含有与前述形态的叠层电容器同样的构成。此外，还具有的构成是：象第1外部电极和第2外部电极彼此相邻配置那样，将第1外部电极和第2外部电极配置在电介质单元的表面。

因此，不仅能产生与前述形态的叠层电容器同样的作用，而且由于多个第1外部电极和第2外部电极彼此相邻配置，借助于相互反向流动的高频电流使磁场相互抵消，实现了低ESL化，进一步提高了减小综合电感的效果。

若使用本发明，可以得到降低制造成本并减少了综合电感的叠层电容器。本发明特别适合于能减小CPU用电源电压变动的叠层陶瓷贴片电容器。

附图说明

图1是表示本发明第1实施例的叠层电容器内部电极和通孔电极的分解斜视图。

图2是表示本发明第1实施例的叠层电容器的截面图，是对应于从图3的2-2箭头所示方向观察时截面的图。

图3是表示本发明第1实施例的叠层电容器的斜视图。

图4是表示本发明第2实施例的叠层电容器的截面图。

具体实施方式

图1到图3表示本发明的叠层电容器第1实施例的立体搭载对应型叠层陶瓷贴片电容器10。如这些图所示，使多个作为电介质薄片的陶瓷印刷电路基板叠层并进行烧制，将由此得到的长方体形状叠层体的电介质单元12作为主体部分，构成本实施例的叠层陶瓷贴片电容器(以下简称叠层电容器)10。图3所示该电介质单元12的纵横尺寸L1、L2，例如分别为10mm，高度尺寸H为0.85mm。

在该电介质单元12内的规定高度位置，如图1和图2所示，配置了形成为面状的作为第1内部电极的内部电极16。电介质单元12内，在隔开了作为电介质层的陶瓷层14的内部电极16的下方，同样配置了形成为面状的作为第2内部电极的内部电极18。以下同样，在电介质单元12内，通过陶瓷层14隔开，交替配置多个内部电极16和内部电极18。

内部电极16和内部电极18的中心，被配置在与电介质单元12的中心大致同一位置，并且，内部电极16和内部电极18的纵横尺寸，比对应的电介质单元12的边长小若干。因此，这些内部电极16和内部电极18的端部并不面对电介质单元12的端部。

如图1和图2所示，按照与这些内部电极16、18正交交叉并分别延长的形式，靠近电介质单元12内的上部中心，设置了多个圆柱状通孔电极21和通孔电极22。同样，按照与这些内部电极16、18正交交叉并分别延长的形式，靠近电介质单元12内的下部中心，设置了多个圆柱状通孔电极23和通孔电极24。

这些通孔电极21和通孔电极22交替配置。但是，该通孔电极21从电介质单元12的上侧表面12A到达内部电极16的上侧最外层，并与该内部电极16电连接。通孔电极22从电介质单元12的上侧表面12A不接触地贯通上侧最外层的内部电极16并到达内部电极18的上侧最外层，与该内部电极18电连接。

另一方面，通孔电极23和通孔电极24交替配置。但是，通孔电极23，从电介质单元12的下侧表面12B不接触地贯通下侧最外层的内部电极18到达内部电极16的下侧最外层，与该内部电极16电连接。通孔电极24，从电介质单元12的下侧表面12B到达内部电极18的下侧最外层，与该内部电极18电连接。

如图2和图3所示，在电介质单元12的上侧表面12A，配置多个作为第1外部电极的岛状外部电极31，这些外部电极31分别与通孔电极21电连接。同样，在上侧表面12A，配置了多个作为第2外部电极的岛状外部电极32，这些外部电极32分别与通孔电极22电连接。

另外，在电介质单元12的下侧表面12B，同样配置了多个作为第1外部电极的岛状外部电极33，这些外部电极33分别与通孔电极23电连接。同样，在下侧表面12B，配置了多个作为第2外部电极的岛状外部电极34，这些外部电极34分别与通孔电极24电连接。

如图1和图2所示，通孔电极21和通孔电极22交替配置的列，靠近电介质单元12内的上部中心相互平行地配置有多个，相邻列之间相互反向排列。通孔电极23和通孔电极24交替配置的列，靠近电介质单元12内的下部中心相互平行地配置有多个，相邻列之间相互反向排列。

如图2和图3所示，在作为长方体的六面体形状的电介质单元12的上下表面12A、12B，分别配置外部电极31～34。按照通孔电极21、22的位置关系，相互相邻配置外部电极31和外部电极32，多个上述外部电极31、32呈锯齿形交替并列地配置在电介质单元12的上侧表面12A。按照通孔电极23、24的位置关系，相互相邻配置外部电极33和外部电极34，多个上述外部电极33、34呈锯齿形交替并列地配置在电介质单元12的下侧表面12B。

如图1和图2所示，在电介质单元12内，在配置通孔电极21～24部分的外周处，不接触地贯通内部电极18并与全部多个内部电极16连接的圆柱状通孔电极25与内部电极16、18交叉延伸地配置多个。但是，这些通孔电极25停止于最外层的内部电极16，并不到达电介质单元12的上下表面12A、12B。

同样，在电介质单元12内，在配置通孔电极21～24部分的外周处，不接触地贯通内部电极16并与全部多个内部电极18连接的圆柱状通孔电极26，与这些内部电极16、18交叉延伸地配置多个。但是，这些通孔电极26停止于最外层的内部电极18，并不到达电介质单元12的上下表面12A、12B。

这时，通孔电极25、26的截面积大于通孔电极21～24的截面积，前者为后者的4～16倍。也就是，由于各自的截面是圆形，所以通孔电极25、26的直径D2为通孔电极21～24的直径D1的2～4倍。具体地说，通孔电极25、26的直径D2在150～200μm的范围内，通孔电极21～24的直径D1在50～80μm的范围内。

本实施例中，与作为第1内部电极的内部电极16连接的通孔电极21、23为第1外侧柱状电极，与作为第2内部电极的内部电极18连接的通孔电极22、24为第2外侧柱状电极。同样，与内部电极16连接的通孔电极25为第1内侧柱状电极，与内部电极18连接的通孔电极26为第2内侧柱状电极。

另外，例如当使用本实施例的叠层电容器10时，在未图示的插入式衬底上配置该叠层电容器10，在该叠层电容器10的上侧配置未图示的CPU，再将其搭载在通常的电路板上。这时，相邻的外部电极之间彼此极性相反，如图2所示，外部电极31和外部电极33为同极性，例如+极；同样，外部电极32和外部电极34为同极性，例如为-极。但是，由于在该叠层电容器10上一般流过高频电流，所以在下一个瞬间极性与上述相反。

以下，说明本实施例的叠层电容器10的作用。

若根据本发明的叠层电容器10，在叠层作为电介质层的陶瓷层14形成的电介质单元12内，通过陶瓷层14隔离并交替地配置有形成为面状的多个内部电极16和多个内部电极18。

通孔电极21从电介质单元12的上侧表面12A到达多个内部电极16内的上侧最外层的内部电极16，并与该内部电极16电连接。同样，通孔电极22从电介质单元12的上侧表面12A到达多个内部电极18内的上侧最外层的内部电极18，并与该内部电极18电连接。通孔电极23从电介质单元12的下侧表面12B到达多个内部电极16内的下侧最外层的内部电极16，并与该内部电极16电连接。同样，通孔电极24从电介质单元12的下侧表面12B到达多个内部电极18内的下侧最外层的内部电极18，并与该内部电极18电连接。

具有比这些通孔电极21～24的截面积大的截面积的通孔电极25和通孔电极26，在电介质单元12内形成。其中的通孔电极25贯通内部电极18并与全部内部电极16连接，通孔电极26贯通内部电极16并与全部内部电极18连接。

在电介质单元12的上侧表面12A上分别岛状配置的外部电极31，与通孔电极21连接；在电介质单元12的上侧表面12A上分别岛状配置的外部电极32，与通孔电极22连接。在电介质单元12的下侧表面12B上分别岛状配置的外部电极33，与通孔电极23连接。在电介质单元12的下侧表面12B上分别岛状配置的外部电极34，与通孔电极24连接。

也就是，本实施例中，配置在电介质单元12的上侧表面12A的外部电极31，通过通孔电极21和上侧最外层的内部电极16，与通孔电极25连接，该通孔电极25再与其他各内部电极16连接。配置在电介质单元12的下侧表面12B的外部电极33，通过通孔电极23和下侧最外层的内部电极16，同样与通孔电极25连接。与其相适应，如图2所示，与外部电极31、33例如为+极相配合，内部电极16、通孔电极21和通孔电极25也为+极。

另外，配置在电介质单元12的上侧表面12A的外部电极32，通过通孔电极22和上侧最外层的内部电极18，与通孔电极26连接，该通孔电极26再与其他各内部电极18连接。配置在电介质单元12的下侧表面12B的外部电极34，通过通孔电极24和下侧最外层的内部电极18，同样与通孔电极26连接。与其相适应，如图2所示，与外部电极32、34例如为-极相配合，内部电极18、通孔电极22和通孔电极26也为-极。

若按照本实施例的叠层电容器10，随着将岛状外部电极31、32配置在电介质单元12的上侧表面12A，则可用这些外部电极31、32直接与作为CPU端子电极的引脚连接。因此，具有该叠层电容器10的电路的综合电感较小，结果，作为能与CPU高速化对应的平滑用电容器，可以使用本实施例的叠层电容器10。也就是，按照本实施例，能够可靠地抑制电源电压的变动，得到最适用于CPU电源的叠层电容器。

另外，若按照本实施例，通过截面积比连接在最外层的内部电极16和最外层的内部电极18上的通孔电极21～24大的通孔电极25、26，使多个内部电极16相互间和多个内部电极18相互间连接。

因此，与以往比较，不仅实际减少了通孔电极的数量使接触不良降低，而且也不必使在叠层电容器10内部制作的通孔电极过份地细长。其结果，制造不良率低的叠层电容器10的制造变得容易，并且能降低叠层电容器10的制造成本。

本实施例中，设通孔电极25、26的直径D2为通孔电极21～24的直径D1的2～4倍，设通孔电极25、26的截面积为通孔电极21～24的截面积的4～16倍。因此，即使在为了提高静电电容而增加内部电极16、18的层数的情况下，也能够可靠地确保多个内部电极16相互间和多个内部电极18相互间的导通，可靠地发挥叠层电容器的功能。也就是，作为其结果，按照本实施例，能较容易地将静电电容提高到必要的大小。

本实施例中，为了彼此相邻地配置外部电极31和外部电极32，在电介质单元12的上侧表面12A上配置了多个外部电极31和外部电极32。因此，在上侧表面12A，由于相互反向流动的高频电流，而使磁场互相抵消，提高了低ESL化的效果。同样，多个外部电极33和外部电极34配置在电介质单元12的下侧表面12B，使外部电极33和外部电极34彼此相邻配置。因此，在下侧表面12B，也同样提高了低ESL化的效果。

图4表示本发明的叠层电容器的第2实施例，以下根据该图说明本实施例。与第1实施例已说明构件相同的构件，附与同样的符号，省略重复说明。

本实施例也与第1实施例一样，外部电极31～34配置在电介质单元12的两表面12A、12B。但是，本实施例中，如图4所示，上侧表面12A的外部电极31、32的数量与下侧表面12B的外部电极33、34的数量相互不同。也就是，在上侧表面12A上配置了图4所示8个外部电极31、32的8倍，共计64个外部电极31、32。在下侧表面12B上配置了图4所示5个外部电极33、34的5倍，共计25个外部电极33、34。

因而，在电介质单元12的两表面12A、12B上分别配置外部电极31～34时，在电介质单元12的两表面12A、12B间使通孔电极21～24的数量彼此不同，与此相应，外部电极31～34的数量也不同。其结果，在插入式衬底上配置该叠层电容器10，在该叠层电容器10的上侧配置CPU的情况下，即使插入式衬底的引脚数量和位置与作为CPU端子电极的引脚数量和位置不同，也能够容易地对应。

上述实施例的叠层电容器10，具有8个内部电极以及每一面16个、25个或64个外部电极。然而，内部电极和外部电极都不限定为这些数量，例如内部电极可以为50个，也可以设置更多的内部电极。

Claims

1.一种叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔开并交替配置，其特征在于，包括：

从电介质单元的表面到达最外层的第1内部电极的第1外侧柱状电极；

从电介质单元的表面到达最外层的第2内部电极的第2外侧柱状电极；

边贯通第2内部电极边与全部第1内部电极连接，并且截面积大于这些外侧柱状电极截面积而形成的第1内侧柱状电极；

边贯通第1内部电极边与全部第2内部电极连接，并且截面积大于这些外侧柱状电极截面积而形成的第2内侧柱状电极；

在电介质单元的表面岛状配置并与第1外侧柱状电极连接的第1外部电极；以及

在电介质单元的表面岛状配置并与第2外侧柱状电极连接的第2外部电极。

2.如权利要求1记载的叠层电容器，其特征在于：第1内侧柱状电极和第2内侧柱状电极的直径为第1外侧柱状电极和第2外侧柱状电极直径的2～4倍。

3.如权利要求1记载的叠层电容器，其特征在于：第1内侧柱状电极和第2内侧柱状电极的直径为150～200μm，第1外侧柱状电极和第2外侧柱状电极的直径为50～80μm。

4.如权利要求1记载的叠层电容器，其特征在于：分别具有多个第1外侧柱状电极和第2外侧柱状电极，仅与第1外侧柱状电极数量对应数量的第1外部电极配置在电介质单元的表面，仅与第2外侧柱状电极数量对应数量的第2外部电极配置在电介质单元的表面。

5.如权利要求1记载的叠层电容器，其特征在于：在电介质单元内分别配置多个第1内侧柱状电极和第2内侧柱状电极。

6.如权利要求1记载的叠层电容器，其特征在于：在第1内部电极上，在第1外侧柱状电极的周围配置多个第1内侧柱状电极，在第2内部电极上，在第2外侧柱状电极的周围配置多个第2内侧柱状电极。

7.如权利要求1记载的叠层电容器，其特征在于：电介质层为烧结陶瓷印刷电路板而成的陶瓷层。

8.如权利要求1记载的叠层电容器，其特征在于：分别形成为面状的第1内部电极和第2内部电极分别配置在各电介质层的大致中央。

9.一种叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔开并交替配置，包括：

边贯通第2外部电极边与全部第1内部电极连接，并且截面积大于这些外侧柱状电极截面积而形成的第1内侧柱状电极；

在电介质单元的两表面分别岛状配置并与第1外侧柱状电极连接，而且在电介质单元的两表面间配置的数量彼此不同的第1外部电极；以及

在电介质单元的两表面上分别岛状配置并与第2外侧柱状电极连接，而且在电介质单元的两表面间配置的数量彼此不同的第2外部电极。

10.如权利要求9记载的叠层电容器，其特征在于：第1内侧柱状电极和第2内侧柱状电极的直径为第1外侧柱状电极和第2外侧柱状电极直径的2～4倍。

11.如权利要求9记载的叠层电容器，其特征在于：第1内侧柱状电极和第2内侧柱状电极的直径为150～200μm，第1外侧柱状电极和第2外侧柱状电极的直径为50～80μm。

12.如权利要求9记载的叠层电容器，其特征在于：分别具有多个第1外侧柱状电极和第2外侧柱状电极，仅与第1外侧柱状电极数量对应数量的第1外部电极配置在电介质单元的表面，仅与第2外侧柱状电极数量对应数量的第2外部电极配置在电介质单元的表面。

13.如权利要求9记载的叠层电容器，其特征在于：在电介质单元内分别配置多个第1内侧柱状电极和第2内侧柱状电极。

14.如权利要求9记载的叠层电容器，其特征在于：在第1内部电极上，在第1外侧柱状电极的周围配置多个第1内侧柱状电极；在第2内部电极上，在第2外侧柱状电极的周围配置多个第2内侧柱状电极。

15.一种叠层电容器，在叠层电介质层形成的电介质单元内，分别形成为面状的多个第1内部电极和多个第2内部电极，通过电介质层隔开并交替配置，包括：

与第1外侧柱状电极连接的第1外部电极；以及

与第2外侧柱状电极连接的第2外部电极，

以第1外部电极和第2外部电极彼此相邻配置的形式，分别将第1外部电极和第2外部电极岛状配置在电介质单元的表面。

16.如权利要求15记载的叠层电容器，其特征在于：第1内侧柱状电极和第2内侧柱状电极的直径为第1外侧柱状电极和第2外侧柱状电极直径的2～4倍。

17.如权利要求15记载的叠层电容器，其特征在于：第1内侧柱状电极和第2内侧柱状电极的直径为150～200μm，第1外侧柱状电极和第2外侧柱状电极的直径为50～80μm。

18.如权利要求15记载的叠层电容器，其特征在于：分别具有多个第1外侧柱状电极和第2外侧柱状电极，仅与第1外侧柱状电极数量对应数量的第1外部电极配置在电介质单元的表面，仅与第2外侧柱状电极数量对应数量的第2外部电极配置在电介质单元的表面。

19.如权利要求15记载的叠层电容器，其特征在于：在电介质单元内分别配置多个第1内侧柱状电极和第2内侧柱状电极。

20.如权利要求15记载的叠层电容器，其特征在于：在第1内部电极上，在第1外侧柱状电极的周围配置多个第1内侧柱状电极；在第2内部电极上，在第2外侧柱状电极的周围配置多个第2内侧柱状电极。