[go: up one dir, main page]

CN1574228A - 氮化物半导体，半导体器件及其制造方法 - Google Patents

氮化物半导体，半导体器件及其制造方法 Download PDF

Info

Publication number
CN1574228A
CN1574228A CNA2004100687994A CN200410068799A CN1574228A CN 1574228 A CN1574228 A CN 1574228A CN A2004100687994 A CNA2004100687994 A CN A2004100687994A CN 200410068799 A CN200410068799 A CN 200410068799A CN 1574228 A CN1574228 A CN 1574228A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
growth
seed
seed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100687994A
Other languages
English (en)
Inventor
后藤修
浅野竹春
竹谷元伸
簗嵨克典
池田真朗
涉谷胜义
铃木康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002051583A external-priority patent/JP2003017421A/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1574228A publication Critical patent/CN1574228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种氮化物半导体、半导体器件及其制造方法。该半导体在表面具有大的低缺陷区。而且，氮化物半导体的制造方法包括采用横向生长技术的层形成步骤，其中可以容易地减少表面缺陷。在衬底上，形成籽晶部分，及该籽晶部分的表面上具有多个开口部分的生长抑制层。接着，在两阶段生长条件下自籽晶部分生长晶体以形成氮化物半导体层。在第一阶段在1040℃的生长温度下形成低温生长部分，并在第二阶段在1070℃的生长温度下主要进行横向生长以形成低温生长部分之间的高温生长部分。由此，在低温生长部分之上的氮化物半导体层表面中减少了小丘和常规晶格缺陷。

Description

氮化物半导体，半导体器件及其制造方法
本申请是申请日为2003年2月27日题为“氮化物半导体，半导体器件及其制造方法”的第03128602.X号发明专利申请的分案申请。
技术领域
本发明涉及例如用于制造半导体激光器件等的氮化物半导体、采用该氮化物半导体的半导体器件及其制造方法。
背景技术
最近几年，III-V族化合物半导体由于它们的种种性质作为器件材料而引起注意。尤其是这些材料是直接跃迁型材料并具有从1.9eV到6.2eV范围的禁带宽度，因此仅仅这些材料提供从可见光区到紫外光区的宽广区域的发射光，由此作为半导体发光器件例如半导体激光器和发光二极管(LED)的材料正迅速发展。除了它们的宽禁带宽度，期望它们具有高电子饱和速度和高击穿场，以致它们也在器件应用方面得到研究，这些器件在具有Si-或GaAs-材料的常规器件理论上不能工作的条件下工作，理论上不能工作的条件例如高温工作，高速开关工作，和高电流工作。
在这些III-V族化合物半导体中，氮化镓半导体例如GaN，AlGaN，和GaInN是有利于应用到器件的材料，通过在晶体衬底或晶体薄膜的表面上层叠氮化镓半导体薄膜制造这种半导体器件。晶体衬底(或晶体薄膜)具有理想的氮化镓化合物体晶(bulk crystal)，但是制造这种体晶是困难的，因此在大多数情况下通过在例如蓝宝石(α-Al2O3)、碳化硅(SiC)等衬底上外延生长形成氮化镓化合物。
但是，衬底材料例如蓝宝石等和氮化镓化合物之间的晶格失配和热膨胀系数有很大不同，为了缓和在其中的畸变在氮化镓化合物的层中产生晶格缺陷例如位错。晶格缺陷部分作为无辐射复合的中心，即使电子和空穴复合其也不发光，或者作为电流的泄漏部分，其损害半导体器件的性质。
为了从氮化镓化合物中除去缺陷，已经考虑了多种晶体生长方法，目前一种生长技术正开始应用于GaAs或GaN晶体，该生长技术利用了这样的事实，即源于籽晶的小位错位于相对于用做生长基的籽晶在横向上、即平行于形成层的表面生长的晶体中。
例如，日本专利特开平第10-312971号使用了一种方法，其在蓝宝石衬底上形成GaN层、在GaN层表面上形成由SiO2(二氧化硅)构成的生长抑制层、以及基于通过生长抑制层暴露的GaN表面生长GaN晶体。按照这种方法，生长抑制层抑制了位错的生长，而且减少了透过晶体并到达其上表面的位错(所谓的线位错)量。但是，还有位错通过生长抑制层开口部分并透过晶体，且在氮化镓半导体层的开口部分上方的区域中位错和缺陷局部增加。
其它方法例如包括通过构图成形而在GaN层上形成许多籽晶部分以及基于籽晶部分在横向方向上生长晶体以与在籽晶部分中在横向方向上生长的晶体连接的方法。但是，在这种方法中，位错也可以扩展到籽晶部分的上表面，因此直接位于籽晶部分上的区域变成局部具有许多位错和缺陷的区域。因此，使用这些方法对于减少衬底上氮化镓半导体的表面缺陷是不够的，这是一个问题。
而且，这些方法中的横向生长是不完全选择生长，在横向生长的同时也发生向上生长，以致在完全实施横向生长的过程中厚度快速增加，这可能在形成的氮化镓半导体层中产生弯曲。为了获得薄的层厚度，本发明的发明人试图在高于常规方法的温度下生长氮化镓半导体以致主要进行横向生长。因为生长温度较高，生长方向的方向性变得较强及横向生长进一步增加，但是此时在层表面中可能产生称为小丘(hillock)的缺陷。小丘是具有70μm-100μm的直径和大约0.7μm的高度的坑状突起(crater-likeprotrusion)，而且实验证明小丘趋于主要生长在籽晶部分正上面(或者生长抑制层的开口部分)。在小丘上生长的半导体层中可能产生缺陷，这可能损害制造的半导体器件的性质。在半导体激光器中，当在小丘上形成激光条纹时，就产生了降低例如激光静态特性和激光器寿命的可靠性问题。
发明内容
本发明已实现了解决上述问题。本发明的第一目的是提供一种在其表面具有大的低缺陷区的氮化物半导体，以及采用这种氮化物半导体的半导体器件。
本发明的第二目的是提供一种氮化物半导体的制造方法，包括采用横向生长技术能容易地实现很少的表面缺陷的层形成步骤，以及采用上述方法的半导体器件制造方法。
按照本发明制造氮化物半导体和半导体器件的方法，包括步骤：生长III-V族氮化物半导体以形成籽晶部分；利用在两个或更多阶段中改变至少一个生长条件来生长基于籽晶部分的III-V族氮化物半导体以形成半导体层。
按照本发明的氮化物半导体和半导体器件包括：由III-V族氮化物半导体构成的第一籽晶部分；由III-V族氮化物半导体构成并从第一籽晶部分生长以具有三角形或梯形形状横截面的第二籽晶部分；和由III-V族氮化物半导体构成并基于第二籽晶部分生长的半导体层。
在按照本发明的氮化物半导体和半导体器件制造方法中，在两个或更多阶段中改变至少一个生长条件而基于籽晶部分来生长III-V族氮化物半导体，改变籽晶部分之上的区域中的位错扩展方向，并形成具有减少的小丘的半导体层。
按照本发明的氮化物半导体和半导体器件包括具有三角形或梯形形状横截面的第二籽晶部分，和基于第二籽晶部分生长的半导体层，因此晶体中的位错在第二籽晶部分和半导体层之间的界面上弯曲，这减少了透入到半导体层表面的位错。
根据本发明的一个方面，提供一种氮化物半导体，包括：由III-V族氮化物半导体构成的层状的第一籽晶部分；具有形成在所述第一籽晶部分的表面上的多个开口部分的生长抑制层；由III-V族氮化物半导体构成，通过所述生长抑制层的开口部分从所述第一籽晶部分生长的层厚方向的断面是三角形或梯形形状，且互相间隔的多个第二籽晶部分；以及由III-V族氮化物半导体构成，基于所述多个第二籽晶部分从所述第二籽晶部分的两侧面生长，且在埋入所述多个第二籽晶部分间的同时，具有和所述第二籽晶部分大致相同厚度的半导体层，其中，籽晶中的位错在所述第二籽晶部分和所述半导体层的界面弯曲。
根据本发明的一个方面，提供一种半导体器件，包括：由III-V族氮化物半导体构成层状的第一籽晶部分；具有形成在所述第一籽晶部分的表面上的多个开口部分的生长抑制层；由III-V族氮化物半导体构成，通过所述生长抑制层的开口部分从所述第一籽晶部分生长的层厚方向的断面是三角形或梯形形状的多个第二籽晶部分；以及由III-V族氮化物半导体构成，基于所述多个第二籽晶部分从所述第二籽晶部分的两侧面生长，且在埋入所述多个第二籽晶部分间的同时，具有和所述第二籽晶部分大致相同厚度的半导体层，其中，籽晶中的位错在第二籽晶部分和半导体层的界面弯曲。
根据本发明的一个方面，提供一种氮化物半导体的制造方法，包括步骤：在表面具有平坦面的衬底上形成由III-V族氮化物半导体构成的层状第一籽晶部分之后，形成在所述第一籽晶部分的表面上具有多个开口部分的生长抑制层的工序；  第一生长工序，其基于所述第一籽晶部分并通过所述生长抑制层的开口部分，通过由第一生长条件生长III-V族氮化物半导体至所希望的厚度，形成相互间隔的多个第二籽晶部分；以及第二生长工序，其分别基于所述多个第二籽晶部分，在与所述第一条件不同的第二条件下，生长III-V族氮化物半导体以支配与所述衬底表面平行的方向的生长并形成半导体层，同时改变从所述第一籽晶部分向第二籽晶部分传播的位错的传播方向，降低所述半导体层表面的位错密度。
根据本发明的一个方面，提供一种半导体器件的制造方法，包括步骤：在表面具有平坦面的衬底上形成由III-V族氮化物半导体构成的层状第一籽晶部分之后，形成在所述第一籽晶部分的表面上具有多个开口部分的生长抑制层的工序；第一生长工序，其基于所述第一籽晶部分并通过所述生长抑制层的开口部分，通过由第一生长条件生长III-V族氮化物半导体至所希望的厚度，形成相互间隔的多个第二籽晶部分；以及第二生长工序，其分别基于所述多个第二籽晶部分，在与所述第一条件不同的第二条件下，生长III-V族氮化物半导体以支配与所述衬底表面平行的方向的生长并形成半导体层，同时改变从所述第一籽晶部分向第二籽晶部分传播的位错的传播方向，降低所述半导体层表面的位错密度。
从以下的说明中，本发明的其它和进一步的目的、特点和优点将更为清楚。
附图说明
图1A到1D分别是用于说明按照本发明第一实施例的氮化物半导体制造方法的步骤的截面图；
图2是用于说明按照本发明第一实施例控制氮化物半导体的生长温度的方法的示图；
图3A和3B分别是用于说明在图1D的步骤之后的步骤的截面图；
图4是用于说明在图3B步骤之后的步骤的截面图；
图5A和5B是用于比较通过在两个阶段中改变温度条件来形成氮化物半导体(图5A)和在固定温度下形成氮化物半导体(图5B)之间的位错密度发生的示图；
图6是显示在本发明实例中第一阶段中相对于生长温度的小丘相对密度的示图；
图7是显示在本发明实例中第一阶段中相对于生长时间的小丘相对密度的示图；
图8是实例的氮化物半导体层的显微照片；
图9是比较实例的氮化物半导体层的显微照片；
图10A到10D分别是用于说明按照第一实施例的改进制造氮化物半导体的方法的步骤的截面图；
图11A到11C分别是用于说明按照本发明第二实施例制造氮化物半导体的方法的步骤的截面图；
图12A到12C是用于说明位错密度发生的示图，该些示图分别与氮化物半导体的制造步骤相应；
图13A到13D是用于说明按照第二实施例的改进制造氮化物半导体的方法的步骤的截面图；
图14是按照本发明第三实施例的半导体激光器件的截面图；
图15是按照本发明第四实施例的半导体激光器件的截面图；
图16A和16B是用于说明籽晶部分之间电流限制部分的位置的示图；
图17A和17B是用于说明籽晶部分之间电流限制部分的位置的示图；
图18A和18B是用于说明籽晶部分之间电流限制部分的位置的示图；
图19是按照本发明的另一半导体激光器件的截面图；
图20是按照本发明的又一半导体激光器件的截面图；以及
图21是按照本发明的又一半导体激光器件的截面图。
具体实施方式
以下参照附图将更详细地描述本发明的实施例。
[第一实施例]
图1A到5B依次说明了按照本发明第一实施例的氮化物半导体的制造方法。首先，实施例将参照这些图说明氮化物半导体的制造方法。这里氮化物半导体是包含镓(Ga)和氮(N)的氮化镓化合物，其实例可以包括GaN，AlGaN(氮化铝镓)混合晶体，和AlGaInN(氮化铝镓铟)混合晶体。如果需要，它们可以包含由IV或VI族元素例如Si(硅)，Ge(锗)，O(氧)，或Se(硒)构成的n型杂质，或由II或IV族元素例如Mg(镁)，Zn(锌)，或C(碳)构成的p型杂质。
首先，如图1所示，制备由Al2O3(蓝宝石)构成的衬底100。可用作衬底100的其它材料包括Si(硅)，SiC(碳化硅)，GaAs(砷化镓)，MgAl2O4(镁铝复合氧化物)，LiGaO2(锂镓复合氧化物)，和GaN。在衬底100上(例如{0001}面)，形成由GaN，AlN，AlGaN等构成的缓冲层100a。接着，在缓冲层100a上生长GaN:Si以形成例如具有2μm厚度的籽晶层101，并在其上依次形成具有0.9μm厚度的SiO2(二氧化硅)膜102和具有1.3μm厚度的光致抗蚀剂膜103。应当注意到可以形成SiXNY(氮化硅的x和y是给定值)来代替SiO2膜102，或者可以形成SiO2和SiXNY的层叠膜。
另一方面，在本实施例中，例如MOCVD(金属有机化学气相沉积)用于氮化物半导体晶体层的生长。在这种情况下，(CH3)3Ga(三甲基镓，TMG)用作Ga(镓)的源气体，(CH3)3Al(三甲基铝)用作铝的源气体，(CH3)3In(三甲基铟)用作铟的源气体，氨用作氮的源气体。而且，单硅烷用作Si(硅)的源气体，(C5H5)2Mg(二环戊二烯基镁)用作Mg(镁)的源气体。
接着，用光刻技术把光致抗蚀剂膜103构图成条纹图案。形成图案以具有一尺寸，例如<1 100>扩展方向上2μm的宽度和13.5μm的周期宽度。
接着，如图1B所示，用光致抗蚀剂膜103作为掩模在SiO2膜102上实施蚀刻，SiO2膜102被部分地除去以形成掩模图案104。形成掩模图案104之后，利用氧气灰化(oxygen ashing)、丙酮(acetone)处理等，除去光致抗蚀剂膜103。
接着，如图1C所示，实施干法蚀刻例如RIE(反应离子蚀刻)，除去籽晶层101和缓冲层100a中未覆盖掩模图案104的部分以形成条纹状籽晶部分105，其中条纹相互隔开。
然后，相似地进行利用掩模图案104的干法蚀刻，轻微地除去例如大约200nm厚的衬底100表面以形成如图1D所示的沟槽106。在不形成沟槽106的情况下，当如以下所述那样在横向方向上自籽晶部分105生长层时，该层会与衬底100的表面接触，并且在该层中可能产生由应力形变引起的缺陷。随后，例如用氢氟酸水溶液除去由SiO2构成的掩模图案104。
接着，通过基于籽晶部分105生长GaN:Si形成氮化物半导体层107。此时，为了生长晶体，生长条件被改变两次或多次，在本实施例中如图2所示那样在两阶段中改变生长温度以进行生长。
在第一阶段，生长温度设置为1040℃或以下，例如1030℃。应当注意到，生长温度取决于所使用的基座和加热丝的种类，并取决于热电偶的相对位置，因此通常不是特定的，且说明书中也允许由测量系统的差别而导致的误差。用于基于籽晶实施横向生长的常规生长温度大约是1060℃，但是本实施例中理想的条件是大约1040℃或以下的相对低的温度。在这种情况下，从籽晶部分105的上表面和侧面，在向上和横向方向上GaN:Si晶体以较低的速度各向同性地生长。说明书中的横向方向意味着大致平行于氮化物半导体层107自身的上表面的方向。
因此，如图3A所示，在层厚度方向上形成具有梯形形状横截面的低温生长部分107a。低温生长部分107a距籽晶部分105的上表面的高度H和从籽晶部分105到低温生长部分107a的外边缘的宽度W没有特别地限制，但高度H与随后描述的氮化物半导体层107的表面缺陷密度有关，理想的是，低温生长部分107a生长到高度H达到预定的值，例如0.5μm或更大。当生长温度是1030℃时，生长速度比率(向上方向的速度∶横向方向的速度)是大约1∶2，而且例如10分钟后低温生长部分107a的截面具有高度H为0.5μm和宽度W为1.0μm的梯形形状。此外，其斜面是横向生长的生长表面且是由{11 22}晶体面构成的小面(facet)。
在随后的第二阶段中，生长温度设置为一温度，该温度为1070℃或以上，并高于第一阶段中的生长温度。这里，温度增加到例如1070℃以实施晶体生长。GaN:Si晶体的生长通常在高于第一阶段速度的速度进行，但是在横向方向上从籽晶部分105的生长速度高于在向上方向上的生长速度，因此它们主要在横向方向上生长。这里，比率(向上方向的生长速度∶横向方向的生长速度)是大约1∶10。以这种方法形成高温生长部分107b。因此，如图3B所示，在高温生长部分107b中，高度H与第一阶段中的相比基本上没有增加，但其宽度W却快速增加。随着生长的继续，高温生长部分107b的生长部分约在籽晶部分105之间区域相应的区域中心相互连接，形成一连续层。当晶体生长直到层的上表面变平时，完成了如图4所示的氮化物半导体层107。
图5A显示了位错从晶体部分105传播到氮化物半导体层107的情形。在本实施例的氮化物半导体层107中，正好位于籽晶部分105之上的区域A主要由低温生长部分107a组成，且在其表面产生了很少的小丘，在这里没有显示。此外，这些区域中的线位错分散到氮化物半导体层107的上表面，这减小了线位错的密度，该氮化物半导体层生长来使得籽晶部分105的上表面可以扩大。另一方面，抵达低温生长部分107a的形成过程中通过横向生长获得的小面的线位错随着晶体得以生长而在横向方向弯曲。因此，非常少的位错从籽晶部分105传播到区域A。
在籽晶部分105之间生长的横向生长区域B主要由高温生长部分107b组成。在区域B的连接部分M1中，由于区域B的连接产生了线位错，但来自籽晶部分105的位错几乎没有在横向方向上传播，且位错密度变得非常低。因此，除了连接部分M1，在氮化物半导体层107的上表面中几乎不形成具有许多缺陷的部分，使得上表面中的低缺陷区变大。此外，高温生长部分107b生长迅速，于是可能扩大区域B的宽度，例如扩大到约16μm，并可能扩展低缺陷区。图5B显示了像常规方法那样在横向方向上在恒定生长温度下从籽晶部分405生长的晶体层407，以用于比较。横向生长区D的位错密度与图5A中横向生长区B的位错密度相同。但是，因为线位错自籽晶部分405传播，所以正好在籽晶部分405之上的区域C与籽晶部分405具有相同程度的高位错密度。
而且，这种情况下的氮化物半导体层107在第二阶段的生长中几乎不向上生长，使得高度H变至薄约3μm。另一方面，晶体层407在向上和横向方向上以相同的比率一致地生长，因此其层厚变得大于氮化物半导体层107，这引起晶体层407的弯曲。即，在氮化物半导体层107中，由于薄的层厚而防止了弯曲。
[实例]
下面，将具体示出这种氮化物半导体层107的实例。
与实施例中相同，形成籽晶部分105，并随着生长温度调整来与图2的加热曲线一致，生长GaN以形成氮化物半导体层107。此时，第一阶段的温度从1030℃到1070℃变化，第二阶段温度固定在1070℃，并估算形成的氮化物半导体层107的小丘密度。
图6显示了第一阶段中相对于生长温度的小丘相对密度。如图6所示，小丘的产生情况与第一阶段的生长温度相关，并观察到几乎没有小丘的低温区(该区中小丘密度的相对比率是0)和具有许多小丘的高温区(该区中小丘密度的相对比率是1)。两种状态之间的转变不是急剧的，如图6所示，一种状态通过小丘密度变化区逐渐转变到另一种状态，在实例中变化区中心的温度是大约1040℃。这表明，第一阶段中的生长温度理想的是1040℃或低于1040℃。
此外，与以上实施例相同，根据图2所示的加热曲线将第一阶段温度设置为1030℃，将第二阶段温度设置为1070℃，且形成由GaN构成的氮化物半导体层107。此时，第一阶段中的生长时间(图2中的时间t)变为0，3，5，10和20(单位：分钟)，在每种情况下观察形成的氮化物半导体层107的表面，估算小丘的密度。
图7显示了第一阶段中小丘相对密度值与生长时间的关系。在以上温度条件下，10分钟是第一阶段期间的临界值，小丘的相对密度与时间成比例减少，在10分钟时是0。即使花费更多的时间来生长低温生长部分107a，小丘的相对密度仍是0。在第一阶段生长了10分钟的低温生长部分107a具有图3A中的形状，高度H为0.5μm和宽度W为1.0μm。因此，认为在上述情况下的氮化物半导体层107中不产生小丘的条件是为了形成具有至少0.5μm或更大的高度H的低温生长部分107a。
图8是在上述两个阶段中生长的氮化物半导体层107的表面的照片，且作为比较例，图9是通过常规方法形成的氮化物半导体层表面的照片。图9显示产生了大量的小丘，但在图8中没有观察到小丘。此外，在图8的氮化物半导体层107中，其表面上未观察到位错的无位错区甚至延伸到籽晶部分105的上部(参见图5A)，其宽度不小于13.5μm。另一方面，在图9的氮化物半导体层中，在籽晶部分之间部分存在无位错区，其宽度是9μm。
因此，实例表明，在均匀平坦的表面上，氮化物半导体层107具有比常规氮化物半导体层的低缺陷区大的低缺陷区。而且，实例表明，当第一阶段中的生长温度是1040℃或更低时，可以有效地获得如上所述的氮化物半导体层107。
因此，在实施例中，生长氮化物半导体层107的步骤通过改变生长温度而分为两个阶段，且在低温生长的第一阶段中形成籽晶部分105之上的大部分区域。这能够防止在其表面中产生小丘，抑制层厚度的进一步增加，并提供其薄的厚度。而且，在第一阶段形成的低温生长部分107a具有梯形横截面，这减小了在籽晶部分105之上的部分中的缺陷密度。第一阶段之后，在第二阶段中在高于第一阶段的温度下选择性地实施横向生长，使得即使生长温度高也不会产生缺陷，而且可以更快速地形成高温生长部分107b。
而且，在本实施例中，通过改变生长温度在两个阶段中改变生长方向，使得在合适的条件下，在邻近籽晶部分105的区域和籽晶部分105之间的区域这两个区域中生长晶体。因此，除了连接部分M1，在氮化物半导体层107的表面中几乎不存在缺陷，在那里可以形成大的低缺陷区。同时，氮化物半导体层107可以形成得较薄且具有低缺陷，并可以防止弯曲的发生。
因此，以这种方法制造的氮化物半导体层107具有如下特性，例如在几乎没有小丘的表面上的大的低缺陷区，以及薄的厚度。
[修改例]
修改例提供了具有不同于第一实施例的籽晶部分105的形状的籽晶部分，以及包括形成与第一实施例的半导体层不同的氮化物半导体层117的步骤的制造方法。下文将具体描述该制造方法。
图10A-10D按其步骤次序显示了氮化物半导体层117的上述制造方法。首先，如图10A所示，与第一实施例一样，依次在衬底100上生长例如由GaN，AlN，AlGaN等构成的缓冲层100a和由GaN:Si构成的籽晶层101。
接着，如图10B所示，在籽晶层101的表面上生长由SiO2(二氧化硅)构成的生长抑制层116。例如通过溅射形成生长抑制层116，以借助光刻技术和干法蚀刻，得到带开口的所需形状，例如具有特定条纹宽度和周期宽度的条纹图案。这里，从籽晶层101的开口暴露的部分变成籽晶部分115。
接着，基于籽晶部分115生长GaN:Si以形成氮化物半导体层117。在这种情况下，生长条件也改变两次或多次以生长晶体，与此处与上述实施例一样在两个阶段改变生长温度。
首先，在第一阶段中，生长温度是1040℃或更低，例如1030℃。在这种情况下，GaN:Si晶体在向上和横向方向上自籽晶部分115的上表面以相当低的速度各相同性地生长，以形成具有如图10C所示的梯形横截面的低温生长部分117a。低温生长部分117a的距籽晶部分115上表面的高度H和其宽度W没有特别地限制，但高度H与随后描述的氮化物半导体层117的表面缺陷密度有关，理想的是低温生长部分117a生长到高度H达到预定值，例如0.5μm或更大。这里，低温生长部分117a的斜面是横向生长的生长表面，且是由{11 22}晶面构成的小面。
在第二阶段中，生长温度设置为1070℃或更高的温度，该生长温度高于第一阶段中的生长温度。这里，温度增加到例如1070℃，且实施晶体生长以形成高温生长部分117b。因此，GaN:Si晶体的生长通常以高于第一阶段的速度进行，但是自籽晶部分115在横向方向上的生长速度高于在向上方向上的生长速度，因此它们主要在横向方向上生长。因此，在高温生长部分117b中，其高度H与第一阶段中相比基本上没有增加，但其宽度W却快速增加。随着生长的继续，晶体大约在相应于籽晶部分115间的区域的区域的中心相互连接，形成一连续层。当晶体生长直到层的上表面变平时，完成了如图10D所示的氮化物半导体层117。
这里，氮化物半导体层117内部的位错传播情况与第一实施例中的氮化物半导体层107内部的位错传播情况相同。因此，不仅在通过横向生长形成的区域，而且在籽晶部分115之上的区域，位错得以极大地减少，扩大了氮化物半导体层117表面的低缺陷区。而且，籽晶部分115之上的区域主要由低温生长部分117a构成，因此在氮化物半导体层117的表面上几乎不产生小丘。在修改例中，生长温度也是逐渐变化以形成氮化物半导体层117，其它生长条件例如生长压强也可以逐渐变化。
如上所述，在修改例中，生长氮化物半导体层117的步骤通过改变生长温度也被分为两个阶段，因此可以获得与第一实施例相同的效果。
[第二实施例]
图11A-11C依次显示了按照第二实施例制造氮化物半导体的步骤，图12A-12C显示了在相应于制造步骤的晶体生长过程中传播的位错情况。在这个实施例中，自籽晶部分105形成氮化物半导体层207，在改变生长温度的两个阶段中实施晶体生长。这里，直到形成籽晶部分105的步骤与第一实施例的步骤(参照图1A-1D)相同，因此相同的附图标记用于相同的部件，并省略了其说明。
与第一实施例相同，在衬底100上的缓冲层100a上预形成籽晶部分105。籽晶部分105具有条纹状图案并相互分离，例如其扩展方向是<1100>方向。首先，如图11A所示，基于籽晶部分105生长GaN:Si以形成第二籽晶部分207a。此时，生长温度是1000℃或更低，例如970℃。这产生由{11 22}面构成的小面，第二籽晶部分207a由小面环绕并具有三角形横截面。此外，如图12A所示，来自籽晶部分105的线位错垂直地传播到第二籽晶部分207a的上部。
接着，如图11B和11C所示，基于第二籽晶部分207a生长高温生长部分207b。此时，生长温度是1050℃或更高，并在横向方向、以及垂直于衬底的纵向方向上进行晶体生长。在这种生长过程中，如图11B所示，在横向方向上出现由{11 20}晶面构成的小面，而且高温生长部分207b具有方形横截面。
而且，如图12B所示，在晶体内部，位错在{11 22}小面上弯曲，并传播到高温生长部分207b，使得位错从两个{11 22}小面表面被分到第二籽晶部分207a的两侧中，{11 22}小面正好在第二籽晶部分207a之上。因此，正好在第二籽晶部分207a之上的区域中几乎不存在位错和晶体缺陷。
随着生长进一步进行，高温生长部分207b的主要在横向方向上形成的生长区域大约在与籽晶部分105之间的区域相对应的区域的中心相互连接，形成一连续层。当晶体生长直到其上表面变平时，则完成了如图11C所示的氮化物半导体层207。此时，如图12C所示，先前传播到高温生长部分207b的位错随着晶体生长在横向方向上弯曲，并且除了连接部分M3之外，几乎不能到达层的区域中的表面。因此，氮化物半导体层207在表面上具有更大的低缺陷区。
以这种方法制造的氮化物半导体层207设置来使得具有三角形横截面的籽晶部分207a可以覆盖籽晶部分105。层中的位错在第二籽晶部分207a和高温生长部分207b之间的边界上弯曲，而且在氮化物半导体层207的表面中几乎不产生位错。
在这个实施例中，生长温度也是逐渐变化的，但是通过改变生长的压强也可以获得同氮化物半导体层207一样的氮化物半导体层。具体地，当在生长第二籽晶部分207a的阶段中生长压强设置到例如67KPa(500乇)或更高的高压，并且在随后的生长高温生长部分207b的阶段中生长压强设置到例如40KPa(300乇)或更低的低压时，获得了与如上述改变温度时的效果相同的效果，这是所需的。此外，可以同时改变温度和压强，并且，可以类似地处置为晶体生长提供以上相同效果的其它生长条件(例如气氛气体类型)。
按照该实施例，通过改变生长温度将生长氮化物半导体层207的步骤分为两个阶段，在低温(或高压)条件的第一生长阶段形成第二籽晶部分207a以使其具有三角形横截面，使得在第二生长阶段没有位错从第二籽晶部分207a扩展到层的上部区域，并在氮化物半导体层207的表面中可以容易地形成更大的低缺陷区。
而且，基于具有三角形横截面的第二籽晶部分207a生长氮化物半导体层207，因此除了连接部分M3之外几乎没有位错传播到层的表面，这为表面提供了大的低缺陷区。
[修改例]
修改例提供了具有与第二实施例的籽晶部分105形状不同的籽晶部分，以及包括与第二实施例的步骤不同的形成氮化物半导体层217的制造方法。下文将具体说明该制造方法。
图13A-13D按其步骤顺序显示了氮化物半导体层217的上述制造方法。首先，如图13A所示，与第二实施例一样依次在衬底100上生长例如由GaN，AlN，AlGaN等构成的缓冲层100a和由GaN:Si构成的籽晶层201。
接着，如图13B所示，在籽晶层201的表面上生长由SiO2(二氧化硅)构成的生长抑制层216。例如通过溅射形成生长抑制层216，以借助光刻技术和干法蚀刻得到带开口的所需形状，例如具有特定条纹宽度和周期宽度的条纹图案。这里，从籽晶层201的开口暴露的部分成为籽晶部分215。例如，籽晶部分215具有条纹图案，在此它们相互分开并且扩展方向是<11-00>方向。
接着，如图13C所示，基于籽晶部分215生长GaN:Si以形成第二籽晶部分217a。这里，生长温度设置为1000℃或更低，例如970℃。因此，产生了由{11 20}面构成的小面，而且第二籽晶部分217a形成来由小面环绕并具有三角形横截面。此时，来自籽晶部分215的线位错垂直地延伸到第二籽晶部分217a的上部。
接着，基于第二籽晶部分217a生长高温生长部分217b。这里，生长温度是1050℃或更高，晶体生长在横向上以及在垂直于衬底的纵向方向上进行。随着生长的进一步进行，高温生长部分217b的主要在横向方向上形成的生长区域大约在与籽晶部分215之间区域对应的区域的中心相互连接，形成一连续层。当晶体生长直到其上表面变平时，完成了如图13D所示的氮化物半导体层217。生长步骤中位错传播的情况与第二实施例中氮化物半导体层207的情况相同。因此，正好在第二籽晶部分217a之上的区域中几乎不存在位错和晶体缺陷，而且氮化物半导体层217在其表面具有更大的低缺陷区域。
在修改例中也是逐渐改变生长温度以形成氮化物半导体层217，但是其它生长条件例如生长压强可以像第二实施例所述那样逐渐改变。
因此，在修改例中，生长氮化物半导体层217的步骤也通过改变生长温度而分成两个阶段，使得可获得与第二实施例效果相同的效果。
在如上所述地生长氮化物半导体层207-217之后，在其上可以生长半导体层以制造半导体器件。接着，将描述作为这种半导体器件实例的半导体激光器及其制造方法。
[第三实施例]
图14显示了按照第三实施例的半导体激光器的截面结构。在半导体激光器中，在按照第一实施例的氮化物半导体层107上形成半导体层300(308-315)。
半导体层300由氮化物半导体组成，且例如由自氮化物半导体层107一侧依次层叠的n侧接触层308，n型覆盖层309，n型导引层(guide layer)310，有源层311，晶体退化防止层(crystal degradation preventing layer)312，p型导引层313，p型覆盖层314和p侧接触层315构成。在它们当中，例如n侧接触层308的厚度是1.5μm并由GaN:Si构成，n型覆盖层309由1.0μm厚的n型Al0.08Ga0.92N构成，n型导引层310由0.1μm厚的n型GaN构成。另一方面，激光器的n侧接触层在层中电流流动的方向上常常需要足够的厚度。在实施例中，不仅n侧接触层308，而且为同样的n型GaN的氮化物半导体层107用作实际上的n侧接触层。
有源层311具有30nm的厚度和由Ga0.98In0.02N/Ga0.92In0.08N多层膜构成的多量子阱结构。有源层311具有电流注入的电流注入区，电流注入区用作发光区。
晶体退化防止层312具有5nm-20nm的厚度并由例如n型Al0.18Ga0.82N构成。p型导引层313具有0.1μm的厚度并例如由p型GaN构成。p型覆盖层314具有0.8μm的厚度并例如由p型Al0.14Ga0.86N/GaN构成。P侧接触层315具有0.5μm的厚度并由例如p型GaN构成。
形成从p侧接触层315到部分n侧接触层308的多个层以成为带状突起(垂直于图14中的观察方向延伸)，并位于预定区中。这就是所谓的激光带。n侧接触层308露出的区域是用于形成随后将描述的n侧电极318的区域。
而且，把部分p侧接触层315和p型覆盖层314加工成薄的带状突起以构成电流限制部分，薄的带状突起在与激光带相同的方向上延伸。电流限制部分用于限制电流注入区以使电流可以局部注入到有源层311。因此，电流注入区位于与电流限制部分相应的位置。于是为了防止器件性质的恶化，优选使电流限制部分位于半导体层的低缺陷区，电流限制部分是电流注入区的基础。在这种情况下，低缺陷区与连接部分M1之间的区域一致，但是如果在籽晶部分105之上的区域中产生了缺陷，则低缺陷区将与籽晶部分105和接触部分M1之间的区域一致。
在半导体层300上形成由二氧化硅(SiO2)构成的绝缘层317。绝缘层317在与电流限制部分和n侧接触层308相应的部分中具有局部开口，在开口上形成p侧电极316和n侧电极318。p侧电极316具有Ni(镍)，Pt，和Au依次层叠的结构，并与p侧接触层315电连接。n侧电极318具有Ti(钛)，Al(铝)，Pt(铂)和Au(金)依次层叠的结构，并与n侧接触层308电连接。
而且，在激光器中，在激光带的延伸方向上彼此面对的一对侧面是谐振腔端面，一对反射镜膜(未示出)附着在这对谐振腔的端面上。构造这些反射镜膜，使得其反射率可以不同。因此，在有源层311中产生的光在反射镜之间往返以增强，并作为激光束从具有较低反射率的反射镜膜射出。
例如，可以如下文所述地制造该半导体激光器。
首先，例如采用MOCVD等在通过第一实施例的方法形成的氮化物半导体层107的平坦表面上生长半导体层300(308-315)。即，生长具有1.5μm厚由GaN:Si构成的n侧接触层308、具有1.0μm厚度由n型Al0.08Ga0.92N构成的n型覆盖层309、以及具有0.1μm厚度由n型GaN构成的导引层310。在其上，用Ga0.98In0.02N/Ga0.92In0.08N多层形成具有多量子阱结构的有源层311。再在其上生长由n型Al0.18Ga0.82N构成的晶体退化防止层312、具有0.1μm的厚度并由p型GaN构成的导引层313、具有0.5μm的厚度并由p型Al0.14Ga0.86N/GaN构成的p型覆盖层314，和具有0.1μm的厚度由p型GaN构成的p侧接触层315。这里，在氮化物半导体层107的平坦表面上生长半导体层300，氮化物半导体层107几乎没有例如小丘和位错的缺陷，以致在每一层中减少了由晶体衬底产生的位错和缺陷。而且，氮化物半导体层107薄，以致内部应力几乎不会增加且防止了弯曲的发生。
接着，例如通过干法蚀刻把p侧接触层315和p型覆盖层314构图成薄条带形状以形成电流限制部分。如上所述，较优选的是在与连接部分M1(图5A)之间的低缺陷区相对应的上部中形成电流限制部分。这是因为当由电流限制部分的位置决定的发光区位置与有源层311的低缺陷部分对准时，就可以防止器件性能的恶化。而且，为了更加确保发光区位于具有低位错密度的区中，优选形成与籽晶部分105和连接部分M1之间的区域相应的电流限制部分。在半导体层300中，围绕连接部分M1集中地产生缺陷，连接部分M1之间的区域实质上是大的低缺陷区。因此，无需距连接部分M1具有大的余量，可以相当容易地实施电流限制部分的对准。或者不必精确地限定电流注入区的形成位置，这避免了由于制造过程中的精确度产生的困难。
接着，通过光刻方法等除去从p型覆盖层314到n侧接触层308的预定部分以暴露n侧接触层308，并提供了n侧电极318的形成区域。接着，用绝缘膜317覆盖从n侧接触层308到p侧接触层315的整个暴露部分，在n侧接触层308上形成n侧电极318，并在p侧接触层315之上形成p侧电极316。这里，例如通过依次淀积Ti(钛)，Al(铝)，Pt(铂)和Au(金)形成n侧电极318。而且，例如通过依次淀积Ni(镍)，Pt和Au形成p侧电极316。由此，得到了如图14所示的半导体激光器。
在半导体激光器中，当在p侧电极316和n侧电极318之间施加预定电压时，电流被注入有源层311，由电子-空穴复合产生发光。光从反射镜膜反射(未示出)以产生激光，并作为光束向外发射。这里，在氮化物半导体层107上生长半导体层300，以致半导体层300缺陷密度很低。特别地，当有源层311的电流注入区位于连接部分M1之间的相应区域时，电流注入区的缺陷密度变低。因此，几乎不会产生器件的劣化，且器件寿命变长。
如上所述，按照实施例，在其表面具有大的低缺陷区的氮化物半导体层107上生长了半导体层300，这可以减少半导体层300的缺陷并提高它的结晶度。因此，几乎不会发生由于施加电压而产生的损伤，并可延长半导体激光器的寿命。而且，可以减少由线位错导致的无辐射复合等，可提高发光效率。
而且，当有源层311的电流注入区位于相应于连接部分M1之间的区域时，可以更大地提高发光效率。而且，与常规的电流注入区的宽度相比，连接部分M1之间的区域足够宽，使得可以扩大电流注入区的设计余量，并可以容易地制造半导体激光器。
而且，在形成的具有小厚度的氮化物半导体层107上生长半导体层300，这减小了氮化物半导体层107中产生的应力并防止了器件的弯曲。
[第四实施例]
图15显示了按照第四实施例的半导体激光器的截面结构。除了电流限制部分314A位于对应于籽晶部分105之间的区域外，半导体激光器具有与第三实施例相同的结构。因此，相同的附图标记用于相同的部件，省略了对它们的说明，并将详细地说明不同的部分。
设置电流限制部分314A以满足条件：籽晶部分105与电流限制部分314A之间的距离L1和电流限制部分314A与连接部分M1之间的距离L3的总和为4μm或更大，电流限制部分314A的宽度L2不小于1μm不大于3μm。或者设置电流限制部分314A以满足条件：距离L1和距离L3的总和为5μm或更大，电流限制部分314A的宽度L2不小于1.3μm不大于2.5μm。这里，距离L1和距离L3相等。或者距离L1和距离L3基本上相等。这是因为当电流限制部分314A简单地设置在相应于半导体层的低缺陷区时，就不必要求距离L1和L3完全相等。
如下所述可以制造具有这种结构的半导体激光器。
首先，例如，如第三实施例那样，采用MOCVD等在通过第一实施例的方法形成的氮化物半导体层107的平坦表面上生长半导体层300(308-315)。
接着，例如通过干法蚀刻把p侧接触层315和p型覆盖层314构图成薄带形状以形成电流限制部分314A。这里，为了更加确保将发光区设置在具有低位错密度的区域中，优选形成的电流限制部分314A对应于籽晶部分105和连接部分M1之间的区域。
特别地，除了相应于电流限制部分314A的区域之外，籽晶部分105和连接部分M1之间的区域的长度，即籽晶部分105和电流限制部分314A之间的距离L1与电流限制部分314A和连接部分M1之间的距离L3的总和(L1+L3)被设置为4μm或更大(L2≤L/2-4)。这是因为当L1和L3的总和小于4μm时，增加了在缺陷区之上形成电流限制部分314A的风险。籽晶部分105之间的距离用L(μm)表示。
电流限制部分314A的宽度L2不小于1μm不大于3μm(1≤L2≤3)。一个原因是当电流限制部分314A的宽度L2不到1μm时，电流限制部分314A就不会形成在缺陷区之上，但增加了半导体激光器的阈值电压VOP。另一个原因是当宽度L2大于3μm时，减小了阈值电压VOP，但增加了阈值电流IOP，减小了弯折程度(kink level)，并且在缺陷区之上形成电流限制部分314A有高风险。这里，籽晶部分105和电流限制部分314A之间的距离L1与电流限制部分314A和连接部分M1之间的距离L3设置得相等。或者距离L1和距离L3可以基本上相等。这是因为当简单地在相应于半导体层的低缺陷区设置电流限制部分314A时，不必要求距离L1和L3完全相等。
在图15中，在相应于籽晶部分105和连接部分M1之间的区域设置电流限制部分314A，籽晶部分105在连接部分M1的左侧，但是明显地可以在右侧籽晶部分105和连接部分M1之间的区域设置电流限制部分314A，因为低缺陷区是关于连接部分M1对称的。
如上所述，当设置电流限制部分314A使得半导体层的低缺陷区中籽晶部分105之间的距离L、籽晶部分105和电流限制部分314A之间的距离L1、电流限制部分314A的宽度L2、以及电流限制部分314A和连接部分M1之间的距离L3之间的关系如图16A所示地满足L2≤L/2-4且1≤L2≤3时，在低缺陷区之上形成电流限制部分314A，增加弯曲程度，且减小了阈值电压VOP和阈值电流IOP。
这里，如图17A所示，在L＝13的情况下，当满足L2≤2.5和1≤L2≤3，即1≤L2≤2.5时，已经证明，在低缺陷区之上形成电流限制部分314A。而且，如图17B所示，在L＝18的情况下，当满足L2≤5和1≤L2≤3，即1≤L2≤3时，已经证明在低缺陷区之上形成电流限制部分314A。
而且，更为适合的是，设置电流限制部分314A使得在半导体层的低缺陷区中，籽晶部分105之间的距离L，籽晶部分105和电流限制部分314A之间的距离L1，电流限制部分314A的宽度L2和电流限制部分314A和连接部分M1之间的距离L3满足L2≤L/2-5和1.3≤L2≤2.5。因为当满足这些关系表达式时，更可能在低缺陷区之上形成电流限制部分314A。
这里，如图18A所示，在L＝13的情况下，当满足L2≤1.5和1.3≤L2≤3，即1.3≤L2≤1.5时，已经证明在低缺陷区之上形成电流限制部分314A。而且，如图18B所示，在L＝18的情况下，当满足L2≤4和1.3≤L2≤2.5，即1.3≤L2≤2.5时，已经证明在低缺陷区之上形成电流限制部分314A。
然后，通过光刻方法等除去从p型覆盖层314到n侧接触层308的预定部分以暴露n侧接触层308，以提供n侧电极318的形成区域。接着，用绝缘膜317覆盖从n侧接触层308到p侧接触层315的整个暴露部分，在n侧接触层308上形成n侧电极318，和在p侧接触层315之上形成p侧电极316。由此，获得了如图15所示的半导体激光器。
如上所述，按照本实施例，设置电流限制部分314A，使得满足L2≤L/2-4和1≤L2≤3，这样在低缺陷区之上形成电流限制部分314A，减小了阈值电压VOP和阈值电流IOP，并增加了弯曲程度。
此外，设置电流限制部分314A，使得满足L2≤L/2-5和1.3≤L2≤2.5，于是更加确保在低缺陷区之上形成电流限制部分314A，进一步减小了阈值电压VOP和阈值电流IOP，并进一步增加了弯曲程度。
虽然已经通过上述实施例和实例描述了本发明，但本发明不局限于该些实施例和实例，而可以作出多种变形。例如，在第三实施例中，采用通过第一实施例的方法形成的氮化物半导体层107来制造半导体激光器，但是可以采用本发明的其它氮化物半导体，而且在这种情况下也可以获得与第三实施例相同的效果。例如，图19显示了通过形成关于第一实施例的修改例的氮化物半导体层117和在其上形成半导体层300而制造的半导体激光器的截面结构。也是在上述情况中，相应于连接部分M1之间的区域设置电流限制部分。而且，当采用在第二实施例和它的修改例中的氮化物半导体层207和217时，可以更为有效地减少籽晶部分之上的区域的缺陷，可提高半导体层300的结晶度，且可以获得用于设置电流限制部分的区域的较大余量。
而且，例如，在第四实施例中采用通过第一实施例的方法形成的氮化物半导体层107制造半导体激光器，但是可以采用本发明的其它氮化物半导体，而且在这种情况下也可以获得与第四实施例相同的效果。例如，图20显示了通过根据第一实施例的修改例形成氮化物半导体层117和在其上形成半导体层300所制造的半导体激光器的截面结构。也是在上述情况中，当设置电流限制部分314A使得满足L2≤L/2-4和1≤L2≤3时，在低缺陷区之上形成电流限制部分314A，减小了阈值电压VOP和阈值电流IOP，并增加了弯曲程度。而且，当设置电流限制部分314A使得满足L2≤L/2-5和1.3≤L2≤2.5时，在低缺陷区之上形成电流限制部分314A，进一步减小了阈值电压VOP和阈值电流IOP，并进一步增加了弯曲程度。
而且，在上述实施例中已经描述了采用由蓝宝石等构成的衬底100的情况，但是本发明同样适用于采用由其它材料构成的衬底的情况。特别地当在采用GaN衬底的情况下在衬底的背面上设置n侧电极时，不必为了设置n侧电极而处理衬底的顶表面及不必设置n侧接触层。因此可以简化制造步骤并可以使激光器小型化。在这种情况下，如图21所示，可以在GaN衬底100的整个表面上直接形成籽晶部分100c，可以在自籽晶部分100c生长的氮化物半导体层107上形成半导体层300以制造激光器。
而且，本发明同样适用于将如实施例所述那样在蓝宝石衬底等上制造的氮化物半导体层107-217与衬底分离、并在其上制造例如激光器的半导体器件的多种情形。
而且，在上述实施例中衬底的表面是{0001}面，但可以采用其它的面。类似地，在以上实施例中籽晶部分在<1 100>方向上延伸，但可以在其它方向延伸。而且，第二籽晶部分的斜面不必限于{11 22}面或{11 20}面。此外，籽晶部分的形状不限定为条纹图案，且可以是例如格栅形或岛形。
而且，利用上述实施例中的半导体激光器说明了半导体器件，且具体描述了它的结构，但是本发明同样适用于具有其它结构的半导体激光器。例如，不必要求包括n型导引层110和p型导引层113，或损伤防止层112。此外，在上述实施例中作为例子已经描述了具有增益波导(gain waveguide)型和折射波(refraction waveguide)导型复合的背脊状波导(ridge waveguide)型半导体激光器，但是本发明同样适用于增益波导型半导体激光器和折射波导型半导体激光器。
此外，在上述实施例中作为半导体器件的实例已经描述了半导体激光器，本发明也适用于其它半导体器件，例如发光二极管和场效应晶体管。
按照本发明的氮化物半导体和半导体器件，它们都包括具有三角形或梯形形状横截面的第二籽晶部分和基于第二籽晶部分生长的半导体层，以致晶体中的位错在第二籽晶部分和半导体层之间的界面上弯曲，可以扩大其表面的低缺陷区，并可减少小丘。因此，在采用氮化物半导体形成的半导体器件中，可以减少半导体层内部的缺陷，并可以提高它的可靠性和稳定性。
按照本发明一个方面的半导体器件，第一籽晶部分和电流限制部分之间的距离与电流限制部分和连接部分之间距离的总和设置为4μm或更大，且电流限制部分的宽度设置为不小于1μm不大于3μm，使得在低缺陷区之上形成电流限制部分，减小了阈值电压和阈值电流，并增加了弯曲程度。因此，可进一步改善半导体器件的可靠性和稳定性。
按照本发明另一方面的半导体器件，第一籽晶部分和电流限制部分之间的距离与电流限制部分和连接部分之间距离的总和设置为5μm或更大，且电流限制部分的宽度设置为不小于1.3μm不大于2.5μm，使得在低缺陷区之上形成电流限制部分，进一步减小了阈值电压和阈值电流，并进一步增加了弯曲程度。因此，可进一步提高半导体器件的可靠性和稳定性。
按照本发明的氮化物半导体制造方法和半导体器件制造方法，两个方法都包括通过在两个或多个阶段中改变至少一个生长条件来基于籽晶部分生长III-V族氮化物半导体以形成半导体层的步骤，使得在不同条件下分别生长籽晶部分附近和籽晶部分之间的晶体，且晶体中的位错在第二籽晶部分和半导体层之间的界面上弯曲。因此，可以在半导体层的表面上形成大的低缺陷区域，可以防止小丘的出现，并可提高采用该氮化物半导体形成的半导体器件的可靠性和稳定性。而且，控制了层的厚度，使得可以形成具有小厚度的半导体层，并可以消除采用氮化物半导体形成的半导体器件的弯曲。
明显地，在以上教导的启示下，可以对本发明作多种修改和改动。因此可以理解的是，在所附权利要求的范围内，本发明可以以除具体描述的方式以外的其它方式实施。

Claims (41)

1.一种氮化物半导体，包括：
由III-V族氮化物半导体构成的层状的第一籽晶部分；
具有形成在所述第一籽晶部分的表面上的多个开口部分的生长抑制层；
由III-V族氮化物半导体构成，通过所述生长抑制层的开口部分从所述第一籽晶部分生长的层厚方向的断面是三角形或梯形形状，且互相间隔的多个第二籽晶部分；以及
由III-V族氮化物半导体构成，基于所述多个第二籽晶部分从所述第二籽晶部分的两侧面生长，且在埋入所述多个第二籽晶部分间的同时，具有和所述第二籽晶部分大致相同厚度的半导体层，
其中，籽晶中的位错在所述第二籽晶部分和所述半导体层的界面弯曲。
2.如权利要求1所述的氮化物半导体，其特征在于，所述第一籽晶部分在<1 100>晶轴的方向上伸展为条纹状。
3.如权利要求1所述的氮化物半导体，其特征在于，所述第二籽晶部分伸展为条纹状，并由两个斜面构成。
4.如权利要求3所述的氮化物半导体，其特征在于，所述第二籽晶部分的两个斜面是小面。
5.如权利要求1所述的氮化物半导体，其特征在于，所述第二籽晶部分是梯形形状，该梯形形状的层厚方向上的断面形状是从所述第一籽晶部分到上底的高度H与从下底的所述第一籽晶部分到外边缘的宽度W的比率为1∶2。
6.如权利要求1所述的氮化物半导体，其特征在于，所述III-V族氮化物半导体是氮化镓(GaN)化合物半导体。
7.一种半导体器件，包括：
由III-V族氮化物半导体构成层状的第一籽晶部分；
具有形成在所述第一籽晶部分的表面上的多个开口部分的生长抑制层；
由III-V族氮化物半导体构成，通过所述生长抑制层的开口部分从所述第一籽晶部分生长的层厚方向的断面是三角形或梯形形状的多个第二籽晶部分；以及
由III-V族氮化物半导体构成，基于所述多个第二籽晶部分从所述第二籽晶部分的两侧面生长，且在埋入所述多个第二籽晶部分间的同时，具有和所述第二籽晶部分大致相同厚度的半导体层，
其中，籽晶中的位错在第二籽晶部分和半导体层的界面弯曲。
8.如权利要求7所述的半导体器件，其特征在于，所述半导体层包括：
基于所述第二籽晶部分，通过在不同于所述半导体层的厚度方向的方向上的生长而形成的多个连接部分；
在所述多个连接部分之上形成的并具有所述电流注入区的有源层；以及
限制所述有源层的电流注入区并设置与所述连接部分之间的区域相应的电流限制部分。
9.如权利要求8所述的半导体器件，其特征在于，所述电流限制部分相应于所述第一籽晶部分和所述连接部分之间的区域而进行设置。
10.如权利要求9所述的半导体器件，其特征在于，所述第一籽晶部分和所述电流限制部分之间的间隔与所述电流限制部分和所述连接部分之间的间隔的总和是4μm或更大。
11.如权利要求10所述的半导体器件，其特征在于，所述电流限制部分的宽度不小于1μm不大于3μm。
12.如权利要求9所述的半导体器件，其特征在于，所述第一籽晶部分和所述电流限制部分之间的间隔与所述电流限制部分和所述连接部分之间的间隔的总和是5μm或更大。
13.如权利要求12所述的半导体器件，其特征在于，所述电流限制部分的宽度不小于1.3μm不大于2.5μm。
14.如权利要求9所述的半导体器件，其特征在于，所述第一籽晶部分和所述电流限制部分之间的间隔等于所述电流限制部分和所述连接部分之间的间隔。
15.一种氮化物半导体的制造方法，包括步骤：
在表面具有平坦面的衬底上形成由III-V族氮化物半导体构成的层状第一籽晶部分之后，形成在所述第一籽晶部分的表面上具有多个开口部分的生长抑制层的工序；
第一生长工序，其基于所述第一籽晶部分并通过所述生长抑制层的开口部分，通过由第一生长条件生长III-V族氮化物半导体至所希望的厚度，形成相互间隔的多个第二籽晶部分；以及
第二生长工序，其分别基于所述多个第二籽晶部分，在与所述第一条件不同的第二条件下，生长III-V族氮化物半导体以支配与所述衬底表面平行的方向的生长并形成半导体层，同时改变从所述第一籽晶部分向第二籽晶部分传播的位错的传播方向，降低所述半导体层表面的位错密度。
16.如权利要求15所述的氮化物半导体的制造方法，其特征在于，所述第一生长工序和第二生长工序，通过至少改变生长温度或生长压力中至少一个来进行。
17.如权利要求16所述的氮化物半导体的制造方法，其特征在于，所述第一生长工序在第一温度或第一压力下进行，所述第二生长工序在高于第一温度的第二温度或低于第一压力的第二压力下进行。
18.如权利要求15所述的氮化物半导体的制造方法，其特征在于，在所述第一生长工序中，所述第二籽晶部分生长以使其厚度为0.5μm或更高。
19.如权利要求18所述的氮化物半导体的制造方法，其特征在于，形成所述第二籽晶部分以使所述半导体层的厚度方向的断面为梯形形状。
20.如权利要求19所述的氮化物半导体的制造方法，其特征在于，所述第一生长工序在1040℃或更低的温度下生长所述第二籽晶部分。
21.如权利要求20所述的氮化物半导体的制造方法，其特征在于，所述第二生长工序在1070℃或更高的温度下生长所述半导体层。
22.如权利要求19所述的氮化物半导体的制造方法，其特征在于，所述第一生长工序，以层的厚度方向上的速度与平行于层的方向上的速度比为1∶2的速度生长所述半导体层。
23.如权利要求22所述的氮化物半导体的制造方法，其特征在于，所述第二生长工序，以层的层厚度方向上的速度与平行于层的方向上的速度之比为1∶10的速度生长所述半导体层。
24.如权利要求15所述的氮化物半导体的制造方法，其特征在于，形成所述第二籽晶部分，使得在所述半导体层的层厚方向上的断面形成三角形形状。
25.如权利要求24的氮化物半导体的制造方法，其特征在于，通过小面形成所述第二籽晶部分。
26.如权利要求24所述的氮化物半导体的制造方法，其特征在于，所述第一生长工序，在1000℃或更低的温度下生长所述半导体层。
27.如权利要求24所述的氮化物半导体的制造方法，其特征在于，所述第一生长工序，在67kPa或更高的压力下生长所述半导体层。
28.如权利要求24所述的氮化物半导体的制造方法，其特征在于，所述第二生长工序，在1050℃或更高的温度下生长所述半导体层。
29.如权利要求24所述的氮化物半导体的制造方法，其特征在于，所述第二生长工序，在40kPa或更低的压力下生长所述半导体层。
30.如权利要求15所述的氮化物半导体的制造方法，其特征在于，在所述第二生长工序之后，在比所述第二生长工序温度低的温度下生长所述半导体层。
31.如权利要求15所述的氮化物半导体的制造方法，其特征在于，所述第一籽晶部分为在<1 100>方向上伸展的条纹状。
32.如权利要求15所述的氮化物半导体的制造方法，其特征在于，所述III-V族氮化物半导体是氮化镓化合物半导体。
33.一种半导体器件的制造方法，包括步骤：
在表面具有平坦面的衬底上形成由III-V族氮化物半导体构成的层状第一籽晶部分之后，形成在所述第一籽晶部分的表面上具有多个开口部分的生长抑制层的工序；
第一生长工序，其基于所述第一籽晶部分并通过所述生长抑制层的开口部分，通过由第一生长条件生长III-V族氮化物半导体至所希望的厚度，形成相互间隔的多个第二籽晶部分；以及
第二生长工序，其分别基于所述多个第二籽晶部分，在与所述第一条件不同的第二条件下，生长III-V族氮化物半导体以支配与所述衬底表面平行的方向的生长并形成半导体层，同时改变从所述第一籽晶部分向第二籽晶部分传播的位错的传播方向，降低所述半导体层表面的位错密度。
34.如权利要求33所述的半导体器件的制造方法，其特征在于，在所述第一生长工序中，在第一温度或第一压力下形成第二籽晶部分，在所述第二生长工序中，在高于第一温度的第二温度或低于第一压力的第二压力下形成所述第二籽晶部。
35.如权利要求34所述的半导体器件的制造方法，其特征在于，所述第二生长工序包括步骤：
基于所述第二籽晶部分通过在不同于层厚方向的方向上生长形成多个连接部分的工序；
在所述多个连接部分之上形成具有电流注入区的有源层的工序；以及
与所述连接部分之间的区域相应，形成限制所述有源层的电流注入区的电流限制部分的工序。
36.如权利要求35所述的半导体器件的制造方法，其特征在于，所述电流限制部分与所述籽晶部分和所述连接部分之间的区域相应而进行设置。
37.如权利要求36所述的半导体器件的制造方法，其特征在于，所述籽晶部分和所述电流限制部分之间的间隔与所述电流限制部分和所述连接部分之间的间隔的总和是4μm或更大。
38.如权利要求36所述的半导体器件的制造方法，其特征在于，所述电流限制部分的宽度不小于1μm不大于3μm。
39.如权利要求38所述的半导体器件的制造方法，其特征在于，所述籽晶部分和所述电流限制部分之间的间隔与所述电流限制部分和所述连接部分之间的间隔的总和是5μm或更大。
40.如权利要求39所述的半导体器件的制造方法，其特征在于，所述电流限制部分的宽度不小于1.3μm不大于2.5μm。
41.如权利要求36所述的半导体器件的制造方法，其特征在于，所述籽晶部分和所述电流限制部分之间的间隔等于所述电流限制部分和所述连接部分之间的间隔。
CNA2004100687994A 2002-02-27 2003-02-27 氮化物半导体，半导体器件及其制造方法 Pending CN1574228A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP051583/2002 2002-02-27
JP2002051583A JP2003017421A (ja) 2001-04-24 2002-02-27 窒化物半導体、半導体素子およびこれらの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB03128602XA Division CN1296970C (zh) 2002-02-27 2003-02-27 氮化物半导体，半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN1574228A true CN1574228A (zh) 2005-02-02

Family

ID=28034793

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2004100687994A Pending CN1574228A (zh) 2002-02-27 2003-02-27 氮化物半导体，半导体器件及其制造方法
CNB03128602XA Expired - Fee Related CN1296970C (zh) 2002-02-27 2003-02-27 氮化物半导体，半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB03128602XA Expired - Fee Related CN1296970C (zh) 2002-02-27 2003-02-27 氮化物半导体，半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US6890785B2 (zh)
KR (2) KR101011934B1 (zh)
CN (2) CN1574228A (zh)
TW (1) TWI292953B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103429800A (zh) * 2011-03-22 2013-12-04 日本碍子株式会社 氮化镓层的制造方法及该方法中使用的晶种基板
CN107192966A (zh) * 2016-03-15 2017-09-22 精工半导体有限公司 半导体装置及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795630B2 (en) * 2003-08-07 2010-09-14 Panasonic Corporation Semiconductor device with oxidized regions and method for fabricating the same
CN100454693C (zh) * 2004-10-15 2009-01-21 松下电器产业株式会社 氮化物半导体元件及其制造方法
CN100438109C (zh) * 2005-05-16 2008-11-26 索尼株式会社 发光二极管、集成发光二极管、其制法、生长方法、光源单元装置、背光装置、显示器和电子器件
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
KR100773555B1 (ko) * 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
KR101668541B1 (ko) * 2012-01-11 2016-10-21 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 Iii족 질화물 결정의 제조 방법, iii족 질화물 결정 및 반도체 장치
KR101963227B1 (ko) 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
KR102071019B1 (ko) * 2013-05-10 2020-01-29 서울반도체 주식회사 노멀리 오프 타입 트랜지스터 및 그 제조방법
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
EP3159984B1 (en) * 2014-06-20 2022-01-12 Sony Group Corporation Light emitting element
CN106067492B (zh) * 2016-08-04 2018-06-19 东莞市中镓半导体科技有限公司 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
WO1999019546A1 (en) * 1997-10-10 1999-04-22 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
KR100455277B1 (ko) * 1999-02-12 2004-11-06 삼성전자주식회사 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP3438674B2 (ja) * 1999-10-21 2003-08-18 松下電器産業株式会社 窒化物半導体素子の製造方法
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
KR100357116B1 (ko) * 2000-05-01 2002-10-19 엘지전자 주식회사 질화물 반도체막 성장 방법
JP4356208B2 (ja) * 2000-08-01 2009-11-04 ソニー株式会社 窒化物半導体の気相成長方法
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103429800A (zh) * 2011-03-22 2013-12-04 日本碍子株式会社 氮化镓层的制造方法及该方法中使用的晶种基板
CN103429800B (zh) * 2011-03-22 2015-07-08 日本碍子株式会社 氮化镓层的制造方法及该方法中使用的晶种基板
CN107192966A (zh) * 2016-03-15 2017-09-22 精工半导体有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR101011945B1 (ko) 2011-01-31
US20050098791A1 (en) 2005-05-12
KR20100024980A (ko) 2010-03-08
CN1296970C (zh) 2007-01-24
KR101011934B1 (ko) 2011-02-08
US20030227026A1 (en) 2003-12-11
TWI292953B (en) 2008-01-21
TW200400649A (en) 2004-01-01
CN1444254A (zh) 2003-09-24
US6890785B2 (en) 2005-05-10
KR20030071556A (ko) 2003-09-03

Similar Documents

Publication Publication Date Title
CN1259734C (zh) 氮化物半导体、其制造方法以及氮化物半导体元件
CN1252883C (zh) 氮化镓系列化合物半导体元件
KR101011945B1 (ko) 질화물 반도체 및 반도체 소자의 제조 방법
CN1203598C (zh) 氮化物半导体激光器
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
CN1220278C (zh) 发光器件及其制造方法
CN1249820C (zh) 氮化物半导体器件及其制造方法
CN101556917B (zh) 形成量子阱结构的方法和制造半导体发光元件的方法
JP4999866B2 (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
CN100337338C (zh) 半导体装置及半导体基板
CN1633700A (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
CN1922772A (zh) 氮化合物系半导体装置及其制造方法
CN1638220A (zh) 氮化物半导体激光器件及其制造方法
CN1961432A (zh) 氮化物半导体元件及其制造方法
CN1290056A (zh) 半导体元件及其制造方法
CN1487606A (zh) 氮化物系半导体发光元件
CN1639934A (zh) 半导体激光器和其制造方法
CN107863421A (zh) 发光器件及其制造方法
JP4631214B2 (ja) 窒化物半導体膜の製造方法
CN1736009A (zh) 半导体发光元件及其制造方法
JP2002094113A (ja) Ｉｉｉ−ｖ族窒化物系半導体発光素子の製造方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP2004262757A (ja) 窒化物半導体、半導体素子およびこれらの製造方法
JP4179317B2 (ja) 窒化物半導体の製造方法および半導体素子の製造方法
JP4198003B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication