[go: up one dir, main page]

CN1553968A - 硼磷硅酸盐玻璃沉积的方法和设备 - Google Patents

硼磷硅酸盐玻璃沉积的方法和设备 Download PDF

Info

Publication number
CN1553968A
CN1553968A CNA028176219A CN02817621A CN1553968A CN 1553968 A CN1553968 A CN 1553968A CN A028176219 A CNA028176219 A CN A028176219A CN 02817621 A CN02817621 A CN 02817621A CN 1553968 A CN1553968 A CN 1553968A
Authority
CN
China
Prior art keywords
source
boron
phosphorus
reaction chamber
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028176219A
Other languages
English (en)
Other versions
CN100398695C (zh
Inventor
K�������¿�
K·穆卡伊
S·钱德拉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1553968A publication Critical patent/CN1553968A/zh
Application granted granted Critical
Publication of CN100398695C publication Critical patent/CN100398695C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在半导体晶片上沉积硼磷硅酸盐玻璃膜过程中，控制掺杂浓度以减少所述半导体晶片上氮化物消耗的一种方法和装置。在本发明的一个实施例中，首先，所述方法将具有氮化物层的基片放置在反应室中(502)，并且向所述反应室提供硅源、氧源和硼源，但向反应室延迟提供磷源，以便在所述氮化物层上形成硼硅酸盐玻璃层(504)。然后，所述方法通过向所述反应室提供所述硅源、氧源、硼源和磷源，以在硼硅酸盐玻璃层上形成硼磷硅酸盐膜。

Description

硼磷硅酸盐玻璃沉积的方法和设备
技术领域
本发明一般关于用于半导体制造的基片处理领域，尤其是，关于在半导体晶片上沉积硼磷硅酸盐(borophosphosilicate)玻璃(BPSG)膜过程中，控制掺杂浓度以便减少半导体晶片上氮化物层消耗的一种改进的方法。
背景技术
在半导体器件的制造中广泛使用氧化硅作为绝缘层。多年来，用液态源例如四乙基正硅酸盐(TEOS)沉积的掺杂硼和磷的硅酸盐膜，例如硼磷硅酸盐(BPSG)膜，在硅氧化物膜中已成为首选，这是由于它们在玻璃回流时具有优异的间隙填充能力。
通常由含氧源与含硅源，在控制大气压的加热的反应器或室中进行反应，通过热或等离子增强化学汽相沉积(CVD)工艺在硅晶片或基片上沉积BPSG膜，所述含氧气体是，例如臭氧(O3)，所述含硅源是，例如TEOS。对于BPSG膜而言，在臭氧/TEOS反应过程中，掺质例如三乙基硼酸盐(TEB)形式的硼和三乙基磷酸盐(TEPO)形式的磷也被引入反应室中。通常，可以通过控制下列一个或多个参数来控制热和等离子CVD工艺的反应速率，这些参数是温度、压力、反应物气体流速和射频(RF)功率。
反应物例如TEOS、TEB、TEPO通常通过精密液体注入(PLI)系统从固态或液态转化为气态或汽态，以通过汽相沉积获得高度均匀性。前体蒸气一旦产生，即被引入反应室，以便在基片上形成沉积层。目前这一代精密液体注入系统对掺质TEB和TEPO进入反应室的控制不精确。此外，通常在利用现在这一代PLI系统的同时，也将这些掺质引入沉积室。
通常，在集成电路的制造过程中，在半导体器件/基片上作为蚀刻停止或间隔层的氮化硅(Si3N4)层/膜上面沉积BPSG膜。沉积之后，通常在大约800-900℃温度下，利用湿(例如蒸气)退火使BPSG膜经历回流步骤，以便使BPSG层平面化，并且填充BPSG层/膜中可能存在的任何空隙。在蒸气退火过程中，存在于BPSG层中的硼和磷掺质开始在层内迁移，通常导致在氮化物层附近的自由磷原子的浓度高。研究表明，最初BPSG膜中的自由磷原子与来自蒸气退火工艺的水蒸气发生反应，形成磷酸(H3PO4)，磷酸是公知的用于剥离氮化物的蚀刻剂。不一致的掺杂浓度、尤其在与其它材料的界面处，导致不一致的处理，并且导致形成有缺陷的器件。
因此，需要一种用于选择性地控制沉积在基片上的硼和磷掺杂浓度的方法，尤其是，需要一种用于控制磷掺质沉积分布(profile)和/或磷掺质与氮化物表面的距离的方法，以便减少氮化硅层的消耗。
发明内容
在半导体晶片上沉积硼磷硅酸盐玻璃膜过程中，控制掺杂浓度以便减少半导体晶片上氮化物消耗的一种方法和装置。在本发明的一个实施例中，首先，所述方法通过在反应室中放置具有氮化物层的基片并且向所述反应室提供硅源、氧源和硼源，但向所述反应室延迟提供磷源，以在所述氮化物层上形成硼硅酸盐玻璃层。然后，所述方法通过向反应室提供所述硅源、氧源、硼源和磷源，以便在所述硼硅酸盐玻璃层上形成硼磷硅酸盐膜。
附图说明
通过附图示例性地说明本发明，但并不限制本发明，其中：
图1显示根据本发明的一个实施例的多室系统的一个示例的示意图、所述多室系统用于在基片上受控地沉积掺杂的氧化硅膜，以减少氮化物的消耗。
图2显示作为图1的多室系统的一部分、用于在基片上受控地沉积掺杂的氧化硅膜的室和工艺气体输送系统的一个示例性实施例。
图3显示在图1的多室系统中，用于在掺杂的氧化硅层沉积之后的基片回流的热处理室的一个示例性实施例，所述热处理室可以是，例如快速热处理室。
图4显示在图1的多室系统的系统控制器的存储器中存储的系统控制计算机程序的分层结构(hierarchy)的一个示例性实施例。
图5概括说明根据本发明的一个实施例、在半导体晶片上沉积硼磷硅酸盐玻璃膜的过程中，用于选择地控制掺杂浓度，以便减少氮化物消耗的一种方法。
图6是根据本发明的一个实施例，具有氮化物层并且具有受控沉积的BSG膜和BPSG膜以便减少氮化物消耗的基片的简化的剖视图。
图7显示利用此发明的所述方法和装置得到的氮化物消耗与TEPO注入延迟时间之间关系的实验结果。
具体实施方式
本发明描述在集成电路制造过程中，用于减少氮化物消耗的一种新颖的方法和装置。在下面的详细描述中，阐述大量的具体细节例如设备结构以及工艺规章(process specifics)，例如时间和温度，以便彻底地理解本发明。在不离开本发明范围的情况下，本领域技术人员应理解本发明可以用替换的结构和工艺细节。在其它情况下，没有就公知的半导体处理设备和技术进行详细的描述，以避免掩盖了本发明的内容。
本发明描述了在半导体晶片上沉积硼磷硅酸盐玻璃膜的过程中用于选择性地控制掺杂浓度，以减少氮化物消耗的一种新颖的方法和设备。根据本发明，将具有氮化硅阻挡层(barrier layer)的硅基片/晶片放置在反应室中。将硅源、氧源、硼源和磷源提供给反应室系统。在本发明的一个实施例中，反应室系统包括气体输送系统，在用于基片处理的反应室中，所述气体输送系统能够独立地提供或注入一些反应物(例如TEOS、TEB)，但延迟提供或注入其它反应物(例如TEPO)，以便在基片上控制沉积(control-deposit)各种类型的硅玻璃膜，例如富硼的硅玻璃膜、掺杂了硼/磷的硅玻璃膜等。在将反应物引入室之前，所述气体输送系统还稳定反应物的流。
在本发明的一个实施例中，所述方法继续进行下列步骤：将所述硅、氧和硼源注入所述反应室，但所述磷源延迟预定的一段时间注入，以便在基片上的所述氮化物阻挡层上沉积硼硅酸盐玻璃(BSG)膜或富硼的硅玻璃膜。在所述预定的一段时间的最后，在继续注入所述硅、氧和硼源的同时，将所述磷源注入所述室中，以便在硼硅酸盐玻璃膜上沉积硼磷硅酸盐玻璃(BPSG)膜。膜沉积之后，在蒸气或水的潮湿环境、或由氢(H2)和氧(O2)的现场(In-Situ)反应形成的潮湿环境中，在大约750℃-1050℃的温度下，利用快速热处理(RTP)或炉子加热(用于成批处理)使其上沉积有所述富硼的硅玻璃层/膜和BPSG层/膜退火，以利于所述BPSG膜的回流(即使膜层平面化并且填充膜中的间隙/空隙)，并且控制氮化物消耗。在BPSG膜和所述氮化物阻挡层之间沉积的所述富硼硅膜起扩散层作用，以便在蒸气退火过程中使氮化物和磷之间的反应慢下来，这样即可减少基片处理过程中的所述氮化物消耗。
图1示意性地显示根据本发明的实施例，在半导体晶片/基片50上沉积硼磷硅酸盐玻璃膜过程中，选择性地控制掺杂浓度的示例性基片处理系统图，所述基片处理系统例如为多室系统10。所述多室系统10、也称作群设备(cluster tool)具有在其多个室之间处理多个基片而不用破坏真空，并且不必将所述晶片暴露于所述多室系统10外部的潮湿或其它污染物中的能力。所述多室系统10的优点在于，在所述多室系统10中的不同室12、14、16、18可以用于整个工艺中的不同目的。例如，每一个室12都可以用于在半导体晶片/基片50上沉积硼磷的氧化硅膜，室14可以用于在沉积之后，将掺杂的氧化硅膜退火，以及另一个室16可以用作RTP之后的基片冷却室。另一个室18可以用于工艺中的其它目的，例如作为辅助室(auxiliary chamber)，如将基片装入或移出多室系统10。在所述多室系统10中，可以不间断地进行此工艺，从而防止当在用于工艺的不同部分的各个单独的室(不在一个多室系统中)之间转移晶片时经常出现的晶片污染。在相同的多室系统10中，进行沉积和加热步骤能够更好地控制掺杂介质膜的厚度、均匀性和含水量(moisture content)。
继续参考图1，系统控制器20控制所述基片处理系统，例如多室CVD系统10的所有行为(activity)。在本发明的一个实施例中，所述系统控制器20包括硬盘驱动器(存储器22)、软盘驱动器和处理器24。所述处理器24包含单板计算机(SBC)、模拟和数字输入/输出板、接口板(interfaceboard)和步进马达控制器板(stepper motor controller board)。CVD系统10的各个部分符合用于限定板、卡座(card cage)和连接器尺寸及类型的凡尔赛模具欧洲(VME Versa Modular Eruopean)标准。此VME标准还限定了具有16位数据总线和2位地址总线的总线结构。
系统控制器20执行系统控制软件，所述系统控制软件是存储在计算机可读介质，例如存储器22中的计算机程序。存储器22优选硬盘驱动器，但存储器22还可以是其它类型的存储器。所述计算机程序包括指示具体工艺的计时(timing)、气体混合物、室压力、室温度、灯功率、基座(susceptor)位置和其它参数的多组指令。当然，也可以使用其它的计算机程序，例如存储在另一个存储器上的程序来操纵(operate)控制器20，所述另一个存储器例如包括软盘驱动器或其它合适的驱动器。利用输入/输出设备26，例如CRT(阴极射线管)监视器和键盘连接用户和控制器20。
图2和3显示用于基片处理的所述多室系统10中的室12、14、16和18的示例性实施例。特别地，图2显示用于在基片上沉积掺杂的氧化硅膜层的CVD室12和工艺气体输送系统(process gas delivery system)，而图3显示在掺杂的氧化硅膜沉积之后，用于基片快速热处理(RTP)的室14。下面将详细讨论这两个室。
应注意，多室系统10的结构(configuration)、设置(arrangement)、硬件等、也就是图2和3所示的室12、14、16、18可以根据多方面的条件而变化，这些条件包括但不限于：所实施的特定的准常压化学汽相沉积(sub-atmospheric chemical vapor deposition，SACVD)工艺、由半导体制造客户提出的基片工艺规章(process specification)、技术发展/优化等。因此，不是图2和3所显示的所有室硬件都可以包含在所述多室系统10中的每个室12、14、16和18中。
图2显示根据本发明的一个实施例，在多室系统10中的用于在基片50上沉积掺杂的氧化硅膜层的示例性的CVD室，例如室12，以及在BPSG玻璃膜沉积过程中，用于选择性地控制掺杂浓度以便减少氮化物消耗的工艺气体输送系统108的示意图。
通常，所述CVD室/反应器系统10包括：室102；具有气体分配器106的室盖104；与所述气体分配器106可流动地(fluidly)连接以便将一种或多种处理气体输入所述室102中的气体输送系统108；设置在所述室中的基片支撑件(support member)110；与所述室102的气体出口114连接的真空排气系统(vacuum exhaust system)112；以及所连接的用于控制CVD系统10操作的系统控制器20。CVD系统的例子包括但不限于美国应用材料有限公司的CxZ Gigafill CVD室/系统、Ultima HDP-CVD室/系统和DxZ室/系统。
一般由陶瓷、氮化铝或铝制成的所述基片支撑件110包括加热器，例如设置在所述基片支撑件内部的电阻加热线圈(resistive heating coil)，并且还可以包括用于安全地固定基片的基片夹持机构(chuckingmechanism)，例如真空吸盘(vacuum chuck)或静电吸盘(electrostaticchuck)。所述气体分配器106可以包括基片上面喷头型气体分配器或多个注入喷嘴(iniection nozzle)，以用于在基片上面提供均匀的工艺气体分布，所述基片设置在所述基片支撑件110上。可以与盖和所述气体分配器106热连接的方式，设置温度控制系统，例如电阻加热线圈和/或热流体通道。在整个处理过程中，温度控制系统将所述气体分配器106的温度保持在需要的范围内。所述气体分配器106通过附加的质量流量控制器(MFCs)122与附加的气体源120流动地连接。
所述排气系统112包括一个或多个真空泵124，例如涡轮分子泵(turbomolecular pump)，这些真空泵与所述室102连接，以便从所述室102排气并保持所述室102中的真空度。所述一个或多个真空泵124通过阀门例如闸门阀与气体出口114的排气装置连接。一个或多个冷阱126设置在排气管线上，以便除去或冷凝从室中排出的特定气体。
所述气体输送系统108包括与一个或多个液态前体源连接的一个或多个汽化器，用于在室中的基片上形成所需要的膜。图2示意性地显示本发明的气体输送系统108的一个实施例，它具有三个汽化器202、204、206，用于汽化三种液态前体。尽管利用三个汽化器描述了本实施例，但应理解，本发明设想了包括利用任意数量汽化器的气体输送系统的其它实施例。每个汽化器202、204、206都包括与液态前体源222、224、226连接的注入阀(IV，injection valve)212、214、216，这些液态前体源(liquidprecursor source)供应待汽化液态前体。所述液态前体源222、224、226可以包括一个或多个安瓿(ampoule)的前体液体和溶剂液体。每个安瓿通过液体流量计(LFM，liquid flow meter)232、234、236与所述汽化器的所述注入阀连接。也可选择在每个LFM和每个汽化器之间设置截止阀(shut-off valve)。
每个汽化器202、204、206包括载体气体(carrier gas)输入242、244、246和气体输出252、254、256。如图2所示，每个汽化器包括与所述汽化器的所述载体气体输入242、244、246连接的输入阀262、264、266和与所述汽化器的所述气体输出252、254、256连接的输出阀272、274、276。所述输入和输出阀可以包括三向阀门(three-way valves)，以便提供阀门输入之间和阀门输出之间的基本瞬时转换(即小于大约10毫秒)。所述输入阀262、264、266利于在载体气体源之间的选择，并且包括与工艺载体气体源(process carrier gas source)208连接的第一输入281、284、287和与转移载体气体源(divert carrier gas source)210连接的第二输入282、285、288。所述输入阀262、264、266的输出283、286、289与所述系统控制器20连接并且由其控制，以便在输入连接281/282、284/285、287/288之间进行转换，如下所述。
输出阀272、274、276包括与汽化器202、204、206的汽化气体输出252、254、256连接的输入293、296、299，并且包括与系统控制器20连接并且由系统控制器20控制的第一输出291、294、297，以便在输出连接291/292、294/295、297/298之间转换，如下所述。
如图2所示，所述工艺载体气体源208包括到达每个输入阀262、264、266的所述第一输入281、284、287的氦(He)气体源208a和氮(N2)气体源208b。可以设置MFCs 209a和209b以便将总量为6slm(每分钟标准升)的工艺载体气体(例如总量为4slm的氦气和2slm的氮气的组合)提供给所述室。
所述转移载体气体源210通过固定限流器(fixed flow restrictor)211连接到每个输入阀262、264、266的所述第二输入282、285、288，所述固定限流器用于提供需要量的转移载体气体。当所述汽化器262、264、266以如下所述的转移模式(divert mode)打开时，所述固定限流器211提供充足的转移载体气体以利于液态前体的蒸发。可以选择的是，所述转移载体气体源可以通过MFC与每个输入阀的所述第二输入连接，以便控制提供给所述汽化器的转移载体气体量。如图2所示，所述转移载体气体源210包括氮气源。尽管利用氦和/或氮作为所述汽化器的载体气体(工艺或转移)描述了本发明，但本发明设想可以利用各种载体气体，包括氦、氮、氩、氪、氙及其组合。
尽管下面参照一个汽化器描述了所述气体输送系统的工作，应理解，处理系统的其它汽化器也可以以类似的方式工作。与所述汽化器202连接的所述输入阀262和输出阀272同步工作，以便在工艺模式和转移模式之间切换汽化器202的输入和输出。汽化工序(vaporization process)开始时，打开所述LFM，以便使液体从所述液态前体源222流进所述汽化器202的所述注入阀212中，转换所述汽化器202的所述输入阀212，以便接收来自与所述转移载体气体源210连接的所述第二输入282的载体气体。同时，所述汽化器202的所述输出阀272转换到所述第二输出292，所述汽化器202被规定为以转移模式工作。由于通过所述LFM的液流(liquid flow)已经稳定之前，所述LFM具有固有延迟(inherent delay)(即上升时间)，并且从所述汽化器输出的汽化气体在最初汽化阶段被转移到所述排气系统的前管线(foreline)。这样，由于所述工艺气体具有由于所述LFM的上升时间引起的浓度梯度，因此在此最初阶段，所述工艺气体没有被引入室中，结果在所述室中的基片上形成的沉积膜，没有表现出反映所述LFM的时间的上升的浓度分布(concentration profiles)。
一旦通过所述LFM的液流已经稳定，就转换所述汽化器202的所述输入阀262，以便接收来自与所述工艺载体气体源208连接的所述第一输入281的载体气体，并且将所述汽化器202的所述输出阀272转换到所述第一输出291，以便引导汽化器输出291，所述汽化器202被规定为以工艺模式工作。在所述工艺模式，所述汽化器202提供稳定量的汽化前体，并且所得到的沉积膜表现出一致的浓度分布。
参考图3，图3显示作为多室系统10的一部分、在介质膜沉积之后，用于晶片的快速热处理(RTP)的室14的一个实施例。下面描述的RTP室实施例14通常包括四个主要部件。第一部件由辐射热源或灯头130构成。第二和第三部件由温度测量系统132和用于驱动所述灯头130的闭合回路控制系统134构成。第四部件是晶片工艺室136。利用与半导体处理兼容的材料用高反射率涂层涂覆室底板(chamber bottom plate)138。应注意，图3详细描述了RTP晶片工艺室136、灯头130和温度测量系统132的几个部分。
在RTP晶片工艺室136中设置用于气体处理(gas handling)、低压操作(low pressure operation)和晶片交换(wafer exchange)的装置(provision)。在室136中，用仅接触晶片50外边缘的碳化硅支撑环(support ring)140支撑所述晶片50(用点划线表示)。此环安装在石英圆筒(quatzcylinder)142上，所述石英圆筒142伸展到室底部，在那里，其由轴承(未显示)支撑石英圆筒142。所述轴承与用来旋转晶片50和组件(即环、石英圆筒等)的外部马达(未示出)磁性耦合。与纤维光学器件(fiberoptics)144连接的温度测量探针(temperature mearuement probe)安装在室底部，如图3所示。此RTP室系统的结构提供了更改室材料和设计的灵活性，以适应工艺要求和晶片类型，但辐射热源和温度测量及控制系统的设计基本保持不变。这些部件的详细描述如下。
在水护套外壳(water jacket housing)或组件148中，所述灯头130由蜂窝状管146构成。每个管146包含反射器和钨卤素灯组件，形成蜂窝光管装置(honeycomb light pipe arrangement)150。此平行光管(collimating light pipe)的密排六方设置(close packed hexagonalarrangement)提供了具有高功率密度的辐射能源，所述辐射能源具有灯输出的良好的空间分辨率。用晶片旋转来使灯到灯之间的变化平滑，由此不再需要匹配灯的性能。
继续参考图3，石英窗口152将所述灯头130与所述室136隔开。通常，使用大约4毫米(mm)的薄窗口，其通过最小化吸收热质量(thermalmass)来减小“热存储(thermal memory)”。通过与所述灯头130接触来冷却此窗口152。对于减压操作来说，可以用接头板(adapter plate)(未显示)代替窗口152。
在制造环境中，进行可靠的晶片处理的所述灯头130设计的一个重要方面是其作为辐射热源的强度(robustness)。设计灯头系统130使其具有足够的储备，以便这些灯150可以在它们的额定值以下良好地工作。在这种设计中，大量灯的使用(对于200mm晶片尺寸来说，一个实施例一般有187个灯)导致灯的过剩。在任意一个区中，如果灯在工作过程中失效(fail)，那么多点闭合回路控制(multi-point closed loop control)将保持温度设定点(temperature set point)。利用晶片旋转平均掉了可能出现的局部强度变化，使得不会出现工艺性能的降级(degradation)。
所沉积的BPSG膜层的快速热处理可以在潮湿(例如蒸汽、水H2O)环境中、由氢和氧的现场反应形成的潮湿环境或其组合产生的环境中进行。如图3所示，在一个实施例中，将氢供应源154和氧供应源156与所述RTP室14耦合。如上所述，可以利用图3所示的示例性的RTP室或利用炉子加热(用于批处理)，将沉积的BSG和BPSG层/膜退火。
参考图1和4，所述多室系统10还包括控制所述多室CVD系统所有行为的系统控制器20。在本发明的实施例中，所述系统控制器20包括硬盘驱动器(存储器22)、软盘驱动器和处理器24。用输入/输出设备26来连接用户和控制器20，例如用CRT监视器和键盘。
系统控制器20执行系统控制软件，这种控制软件是存储在计算机可读介质例如存储器22中的计算机程序。存储器22优选硬盘驱动器，但存储器22也可以是其它类型的存储器。所述计算机程序包括指示具体工艺的计时、气体混合物、室压力、室温度、灯功率、基座位置和其它参数的多组指令。当然，也可以使用其它的计算机程序例如存储在另一个存储装置上的程序来操纵控制器20，所述另一个存储装置例如包括软盘或其它合适的驱动器。
可以用存储在存储器22中，并且由控制器20执行的计算机程序产品实施沉积和回流(即退火)所述富硼硅玻璃膜和BPSG膜的工艺。可以用任何常规的计算机可读编程语言例如68000汇编语言、C、C++、Pascal、Fortran或其它语言编写计算机程序代码。利用常规的文本编辑器将适当的程序代码编入单个文件或多个文件，并且在计算机可用的介质例如计算机的存储器系统中存储或执行。如果此输入的代码文本是高级语言，则所述代码被编译，然后将得到的编译代码(compiler code)与预编译的窗口库例程程序(precompiled windows library routine)的目标代码(object code)链接。为了执行链接的编译了的目标代码，系统用户调用所述目标代码，使计算机系统将所述代码载入存储器中，CPU从所述存储器读取和执行所述代码以进行程序中确定的任务。另外存储在存储器22中的是根据本发明进行沉积和回流富硼或掺杂硼磷的非晶或多晶硅膜时，所需要的工艺参数，例如反应物气体流速和成份、温度及压力。
图4显示在图1的多室系统的系统控制器20的存储器22中存储的系统控制计算机程序分层结构的示例性实施例。所述系统控制程序包括室管理子例程(chamber manager subroutine)30。所述室管理子例程30还控制各个室部件子例程的运行，所述室部件子例程用于控制在执行选择的工艺设置时，所需要的室部件的操作。室部件子例程的例子是工艺反应物气体控制子例程32。本领域普通技术人员很容易理解，根据在工艺室12、14、16、18中所期望进行的工艺的不同，可以包括其它的室控制子例程。在工作中，所述室管理子例程30根据要执行的具体工艺设置选择性地安排或调用(schedule and call)工艺部件子例程。通常，所述室管理子例程30包括下列步骤：监视各个室部件、基于要执行的工艺设置的工艺参数，确定需要操作的部件和响应所述监视和确定步骤，执行室部件子例程。
反应物气体控制子例程32具有用于控制反应物气体成份和流速的程序代码。反应物气体控制子例程32控制安全截止阀的打开/关闭位置，并且也斜升/降(ramp up/down)所述质量流量控制器，以获得期望的气体流速。由所述室管理子例程(chamber manager routine)30调用反应物气体控制子例程32，如同所有室部件子例程(chamber component subroutine)可以调用它一样，并且从室管理子例程接收与期望的气体流速相关的工艺参数。一般，反应物气体控制子例程32通过打开气体供应管线工作，并且重复地(i)读取必须的质量流量控制器，(ii)比较读数与从所述室管理子例程30接收的期望的流速，以及(iii)按需要调整气体供应管线的流速。此外，反应物气体控制子例程32包括下列步骤：为防止不安全流速，监视气体流速的步骤；和当检测到不安全条件时，起动安全截止阀的步骤。
压力控制子例程34包括用于通过调整节流阀的开口大小，来控制室12、14、16和/或18中的压力的程序代码，设置所述节流阀以便根据总的工艺气体流、工艺室的大小和排出系统的抽吸设置点压力，将室压控制在期望的水平。当压力控制子例程34工作以通过读取与多个室连接的一个或多个常规的压力参数来测量室12、14、16和/或18中的压力时，比较测量值与目标值，从所存储的与目标压力对应的压力表(pressuretable)获得PID(成比例、积分和微分)值，并且根据从此压力表获得的这些PID值调节所述节流阀。可以选择的是，可以编写压力控制子例程34以将节流阀打开或关闭到特定的开口大小，由此将室12、14、16和/或18调节到期望的压力。
灯控制子例程36包括用于控制提供给室12和14中的基片支撑件(例如基座)和灯的功率的程序代码，所述灯用来加热所述基片50。温度参数还可以调用灯控制子例程36。灯控制子例程36通过测量在所述基片支撑件(图2中的项110)处指示的温度测量设备的电压输出来测量温度，比较测量温度与设定点温度，并且增加或降低提供给灯的功率，以获得设定点温度。
制造商(applicant)已经将用于在基片上形成绝缘层，以减少氮化物消耗的工艺的代码存储在程序中。计算机可读程序包括控制气体输送系统的一些指令(instructions)，以便将硅源、氧源和硼源提供进反应室中，但延迟向反应室提供磷源，以便在位于室中的基片上存在的氮化物层上形成硼硅酸盐玻璃层。计算机可读程序还包括向反应室提供所述磷、硅、氧和硼源的一些指令，以便在所述硼硅酸盐玻璃层上形成硼磷硅酸盐膜。
参考图5和6，描述根据本发明的实施例，在半导体晶片上沉积硼磷硅酸盐玻璃膜过程中，选择性地控制掺杂浓度的一种方法。根据本发明，在反应室(参见图5中的方框502)中，放置具有氮化硅阻挡层(图6中的54项)的硅基片/晶片(图6中的52项)。
选择性地将硅源、氧源、硼源和磷源提供进反应室系统中。如上所述，反应室系统包括可以在工艺模式或转移模式工作的气体输送系统(图2中的108项)。因此，反应室系统可以注入一些选择的反应物(例如TEOS、TEB)，但延迟注入其它反应物(例如TEPO)，以便在基片上控制沉积富硼玻璃膜。此外，为了进行基片处理，反应室系统可以将所有反应物(例如TEOS、TEB、TEPO等)注入反应室，以便在所述基片上控制沉积掺杂的BPSG膜。所述气体输送系统还在将这些反应物引入室中之前，稳定它们的流(图5的方框503)。
在图5的方框504，所述方法继续进行下列步骤：向反应室提供或注入稳定的硅、氧和硼源，但向室延迟提供或注入所述磷源(例如TEPO)预定的一段时间，以便在所述基片上的氮化物阻挡层上，形成或沉积硼硅酸盐玻璃(BSG)或富硼硅玻璃膜(图6中的56)。在此发明的一个实施例中，向室延迟提供或注入所述磷源的所述预定的一段时间大约为3-30秒，并且优选大约为10秒。
然后(图5的方框506)，在继续向室中注入所述硅、氧和硼源的同时，将所述磷源注入室中，以便在所述硼硅酸盐玻璃膜上沉积硼磷硅酸盐玻璃(BPSG)膜(图6中的58)。
沉积膜后，在蒸气或水的潮湿环境中或在由氢和氧的现场反应形成的潮湿环境中，在大约750℃-1050℃的温度下，在炉中，将其上沉积了富硼硅玻璃膜和BPSG膜的基片(图6中的50)退火，以便于BPSG膜的回流(即，平面化所述膜层并且填充膜中的间隙/空隙)和氮化物消耗(图5中的方框508)。BPSG膜的退火/回流可以在用于基片处理的任何类型的热炉中进行，优选在如上所述的RTP室中进行。在BPSG膜和氮化物阻挡层之间沉积的富硼硅膜起扩散层作用，以便于在蒸气退火过程中，氮化物和磷之间的反应慢下来。
在一个示例性实施例的工艺配方(process recipe)中，对于200mm(晶片)处理系统，TEB的流速优选在大约每分钟100-300毫克(mgm)的范围内，并且优选大约为200mgm。根据期望的掺杂浓度，TEPO的流速大约在10-150mgm的范围内，优选大约为10mgm，而TEOS的流速大约在200-1000mgm的范围内，优选大约为600mgm。然后，汽化的TEOS、TEB和TEPO气体与氦载体气体混合，所述氦载体气体以大约2000-8000标准立方厘米(sccm)的速率流动，优选大约6000sccm的速率。以O3形式存在的氧以大约2000-6000sccm的流速引入，并且优选以大约4000sccm的流速引入。臭氧混合物包含大约5-20重量百分比wt％之间的氧。
上述条件导致BSG或富硼层/膜具有足以阻止磷与氮化物阻挡层反应的厚度。在一个实施例中，所述BSG层具有大约75-150埃()的厚度。通过控制沉积时间，例如，延迟向所述反应室注入磷预定的一段时间，可以很容易地控制沉积的BSG膜的厚度。
上述条件还导致BPSG膜以每分钟2000-6000埃/分钟(/min)之间的速率沉积。用于预金属(premetal)介质应用的BPSG层/膜的厚度可以在2000-20000的范围内。通过控制沉积时间，可以很容易地控制BPSG膜的沉积厚度。对于BPSG膜/层中大约10wt％的硼和磷的总重量百分比浓度而言，所得到的BPSG膜具有大约2-5wt％范围内的硼浓度和大约2-9wt％范围内的磷浓度。在一个实施例中，得到的BPSG膜具有大约3wt％的硼浓度和大约7wt％的磷浓度。
参考图7，本发明人利用本发明的方法和装置进行的试验表明，随着TEPO源注入延迟时间的增加(BSG膜厚度的增加)，氮化物消耗减少了。对于特定的基片处理系统和CVD膜沉积配方来说，对于沉积的和用无空隙的间隙填充回流的BPSG膜来说，大约10秒的预定的TEPO注入延迟时间足以满足15-20埃()的氮化物消耗的目标要求。
应注意，一般根据需要的氮化物层消耗量和存在于所述硼磷硅酸盐玻璃层中的磷及硼源浓度，选择用于向所述反应室延迟提供或延迟注入磷源的预定的一段时间。此外，在硼磷硅酸盐玻璃膜沉积(也就是在氮化物阻挡层上首先形成BSG膜)期间，连同其它反应物和载体气体一起向CVD室延迟注入磷源预定的一段时间依赖于许多因素，这些因素包括：集成电路制造商所用的具体的基片工艺配方(例如反应物/载体注入流速、反应物类型)、所用的CVD室系统的具体特性(例如膜沉积速率、快速退火温度升降能力、所述气体输送系统的结构)和集成电路制造技术领域的其它因素，但不限于这些因素。
通过调节将磷引入沉积室的延迟时间，可以在层叠体(stack)中，在BPSG和氮化物层之间形成富硼层，此富硼层起扩散层作用，以使在氮化物和磷之间，在蒸气退火过程中的反应慢下来。
上面已经描述了在半导体晶片上沉积硼磷硅酸盐玻璃膜过程中，用于选择性地控制掺杂浓度，以便减少氮化物消耗的一种方法和装置。尽管已经描述了具体实施例，包括具体的装置、参数、方法和材料，但当阅读本公开文件时，很明显，本领域普通技术人员可对所公开的实施例进行各种修改。因此，应理解这些实施例仅用于说明而不是限制本发明，本发明并不限于所显示的和所描述的具体实施例。

Claims (22)

1.一种方法，包括：
将具有氮化物层的基片放置在反应室中；
将硅源、氧源和硼源提供给所述反应室，但向所述反应室延迟提供磷源，以在所述氮化物层上形成硼硅酸盐玻璃层；以及
将所述磷源、硅源、氧源和硼源提供给所述反应室，以在所述硼硅酸盐玻璃层上形成硼磷硅酸盐膜。
2.如权利要求1所述的方法，其中向所述反应室延迟提供磷源进行预定的一段时间。
3.如权利要求2所述的方法，其中所述预定的一段时间大约在3-30秒的范围内。
4.如权利要求2所述的方法，其中所述预定的一段时间大约为10秒。
5.如权利要求2所述的方法，其中所述预定的一段时间根据期望的氮化物层的消耗量和存在于所述硼磷硅酸盐玻璃层中的磷和硼源浓度选择。
6.如权利要求1所述的方法，还包括在选自由蒸气环境、水环境和由氢和氧的现场反应所形成的环境构成的组的环境中，在大约700℃-1050℃范围内的温度下，退火所述硼磷硅酸盐玻璃层。
7.如权利要求1所述的方法，还包括在蒸气环境中，在约850℃的温度下，退火所述硼磷硅酸盐玻璃层。
8.如权利要求1所述的方法，还包括在向所述反应室提供所述硅源、氧源、硼源和磷源之前，单独地稳定这些源的流动。
9.如权利要求1所述的方法，其中在所述硼磷硅酸盐玻璃层中的硼和磷的总的重量百分比大约为10wt.％。
10.如权利要求1所述的方法，其中所述硼磷硅酸盐玻璃层包括大约2-5wt.％的硼和大约2-9wt.％的磷。
11.如权利要求1所述的方法，其中所述硼硅酸盐玻璃具有大约75-150埃的厚度。
12.如权利要求1所述的方法，其中所述硼硅酸盐玻璃层具有足以阻止磷和所述氮化物层反应的厚度。
13.如权利要求1所述的方法，其中所述硼磷硅酸盐玻璃层具有大约2000-20000埃的厚度。
14.一种方法，其用于在制造过程中，在基片上形成绝缘膜以减少氮化物消耗，所述方法包括：
将其上具有氮化物层的基片放置在反应室中；
提供硅源、氧源、硼源和磷源，以在所述氮化物层上化学汽相沉积掺杂的硅酸盐玻璃层；
在向所述反应室提供所述硅源、氧源、硼源和磷源之前，单独地稳定这些源的流动；
向所述反应室注入所述硅源、氧源和硼源预定的一段时间，以在所述基片上的所述氮化物层上形成硼硅酸盐玻璃层；以及
在继续向所述反应室注入所述硅源、氧源和硼源的同时，向所述反应室注入所述磷源，以在所述硼硅酸盐玻璃层上沉积硼磷硅酸盐玻璃层。
15.如权利要求14所述的方法，其中在所述氮化物层上沉积硼硅酸盐玻璃层的所述预定的一段时间大约在3-30秒的范围内。
16.如权利要求14所述的方法，其中在所述氮化物层上沉积硼硅酸盐玻璃层的所述预定的一段时间大约为10秒。
17.如权利要求14所述的方法，还包括在选自由蒸气环境、水环境和由氢和氧的现场反应所形成的环境构成的组的环境中，在大约700℃-1050℃ 范围内的温度下，退火所述硼磷硅酸盐玻璃层。
18.在集成电路制造过程中，控制氮化物消耗的一种方法，所述方法包括：
将具有氮化物层的基片放置在反应室中；
提供硅源、氧源、硼源和磷源；
向所述反应室注入所述硅源、氧源和硼源，但向所述反应室延迟注入所述磷源预定的一段时间，以在所述氮化物层上沉积富硼硅酸盐玻璃层；以及
所述预定的一段时间之后，在继续向所述反应室注入所述硅、氧源和硼源的同时，向所述反应室注入所述磷源，以在所述富硼硅酸盐玻璃膜上沉积硼磷硅酸盐膜。
19.如权利要求18所述的方法，其中在所述氮化物层上沉积富硼硅酸盐玻璃膜的所述预定的一段时间大约在3-30秒范围内。
20.一种基片处理系统，包括：
基片支持器，其位于室中，在基片处理过程中，其用于固定基片，所述基片上具有氮化物层；
气体输送系统，用于将反应物气体混合物引入所述反应室中，以在所述基片上形成层，所述气体输送系统包括：汽化器；连接在所述汽化器和所述反应室之间的阀门，所述阀门具有与汽化器输出连接的阀门输入和与室气体输入连接的第一阀门输出及与旁路线连接的第二阀门输出；以及在所述第一阀门输出和所述第二阀门输出之间转换的控制器；
泵，其与气体出口耦合，用于控制所述室的压力；
热退火系统，其用于回流沉积在所述基片上的所述层；
所述控制器，还用于控制所述气体输送系统和所述泵，并且控制所述热退火系统；以及
存储器，其与所述控制器耦合，所述存储器包括其内存储有计算可读程序并在其中体现的计算机可读介质，以引导所述基片处理系统的工作，所述计算机可读程序包括：
用于控制所述气体输送系统，以将反应物气体混合物引入所述反应室中的一些指令，以在所述氮化物层上沉积预定的一段时间的富硼硅酸盐玻璃膜，接着在所述富硼硅酸盐玻璃膜上沉积硼磷硅酸盐玻璃膜，所述反应物气体混合物包括硅源气体、硼源气体、磷源气体和载体气体；用于进一步控制所述回流的温度的一些指令。
21.如权利要求20所述的基片处理系统，其中在所述氮化物层沉积富硼硅酸盐玻璃膜的所述预定的一段时间大约在3-30秒的范围内。
22.如权利要求20所述的基片处理系统，其中在氮化物阻挡层上沉积富硼硅酸盐玻璃膜的所述预定的一段时间大约为10秒。
CNB028176219A 2001-07-20 2002-07-16 硼磷硅酸盐玻璃沉积的方法和设备 Expired - Fee Related CN100398695C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/910,583 2001-07-20
US09/910,583 US7638161B2 (en) 2001-07-20 2001-07-20 Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US09/901,583 2001-07-20

Publications (2)

Publication Number Publication Date
CN1553968A true CN1553968A (zh) 2004-12-08
CN100398695C CN100398695C (zh) 2008-07-02

Family

ID=25429020

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028176219A Expired - Fee Related CN100398695C (zh) 2001-07-20 2002-07-16 硼磷硅酸盐玻璃沉积的方法和设备

Country Status (6)

Country Link
US (1) US7638161B2 (zh)
EP (1) EP1409764A1 (zh)
JP (1) JP4838492B2 (zh)
KR (1) KR20040030829A (zh)
CN (1) CN100398695C (zh)
WO (1) WO2003008665A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
CN105668998A (zh) * 2016-01-11 2016-06-15 苏州工业园区纳米产业技术研究院有限公司 一种p5000机台bpsg工艺的设备改进

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071968B2 (ja) * 2002-01-17 2008-04-02 東芝三菱電機産業システム株式会社 ガス供給システム及びガス供給方法
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
JP3973605B2 (ja) * 2002-07-10 2007-09-12 東京エレクトロン株式会社 成膜装置及びこれに使用する原料供給装置、成膜方法
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
PT2301531T (pt) 2005-02-18 2018-07-30 Abraxis Bioscience Llc Combinações e modos de administração de agentes terapêuticos e terapia de combinação
US8735394B2 (en) 2005-02-18 2014-05-27 Abraxis Bioscience, Llc Combinations and modes of administration of therapeutic agents and combination therapy
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
US20070104868A1 (en) * 2005-11-08 2007-05-10 Kim Sung R Method and apparatus for manufacturing semiconductor device
CN1978701A (zh) * 2005-12-05 2007-06-13 中芯国际集成电路制造(上海)有限公司 改善介电层过程形成的集成电路的击穿电压的方法和装置
US7883745B2 (en) * 2007-07-30 2011-02-08 Micron Technology, Inc. Chemical vaporizer for material deposition systems and associated methods
CA2753621A1 (en) * 2009-03-02 2010-09-10 The University Of British Columbia Antibodies and epitopes specific to misfolded prion protein
NZ703047A (en) 2010-03-29 2016-11-25 Abraxis Bioscience Llc Methods of enhancing drug delivery and effectiveness of therapeutic agents
EP2552415B1 (en) 2010-03-29 2016-09-07 Abraxis BioScience, LLC Methods of treating cancer
US20110265951A1 (en) * 2010-04-30 2011-11-03 Applied Materials, Inc. Twin chamber processing system
JP6257324B2 (ja) 2010-06-04 2018-01-10 アブラクシス バイオサイエンス， エルエルシー 膵臓がんの処置方法
US9157012B2 (en) 2011-12-21 2015-10-13 Basf Se Process for the manufacture of semiconductor devices comprising the chemical mechanical polishing of borophosphosilicate glass (BPSG) material in the presence of a CMP composition comprising anionic phosphate or phosphonate
US9006020B2 (en) 2012-01-12 2015-04-14 First Solar, Inc. Method and system of providing dopant concentration control in different layers of a semiconductor device
US20130284090A1 (en) * 2012-04-26 2013-10-31 Ganesh Balasubramanian Compensating concentration uncertainity
DE102012025429A1 (de) * 2012-12-21 2014-06-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Dotierung von Halbleitersubstraten sowie dotiertes Halbleitersubstrat
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
KR102298603B1 (ko) 2015-05-19 2021-09-06 삼성전자주식회사 산화막 및 집적회로 소자와 이들의 제조 방법
US11009455B2 (en) 2018-07-31 2021-05-18 Applied Materials, Inc. Precursor delivery system and methods related thereto
KR102748790B1 (ko) * 2019-11-08 2024-12-30 어플라이드 머티어리얼스, 인코포레이티드 재료 표면 거칠기를 감소시키기 위한 방법들
KR20210094462A (ko) * 2020-01-20 2021-07-29 에이에스엠 아이피 홀딩 비.브이. 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4557950A (en) * 1984-05-18 1985-12-10 Thermco Systems, Inc. Process for deposition of borophosphosilicate glass
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5094984A (en) * 1990-10-12 1992-03-10 Hewlett-Packard Company Suppression of water vapor absorption in glass encapsulation
JPH0513406A (ja) * 1991-06-28 1993-01-22 Ricoh Co Ltd Ｌｓｉ素子用のｂｐｓｇリフロー膜
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JPH09106985A (ja) * 1995-10-12 1997-04-22 Sony Corp 平坦化層間絶縁膜の形成方法
US5770469A (en) * 1995-12-29 1998-06-23 Lam Research Corporation Method for forming semiconductor structure using modulation doped silicate glasses
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6030445A (en) * 1997-05-15 2000-02-29 Advanced Delivery & Chemical Systems, Ltd. Multi-component mixtures for manufacturing of in situ doped borophosphosilicate
US6110556A (en) * 1997-10-17 2000-08-29 Applied Materials, Inc. Lid assembly for a process chamber employing asymmetric flow geometries
US6121164A (en) * 1997-10-24 2000-09-19 Applied Materials, Inc. Method for forming low compressive stress fluorinated ozone/TEOS oxide film
JP3050193B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US6117244A (en) * 1998-03-24 2000-09-12 Applied Materials, Inc. Deposition resistant lining for CVD chamber
US6360685B1 (en) * 1998-05-05 2002-03-26 Applied Materials, Inc. Sub-atmospheric chemical vapor deposition system with dopant bypass
US6177344B1 (en) * 1998-11-25 2001-01-23 Applied Materials, Inc. BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient
US6159870A (en) * 1998-12-11 2000-12-12 International Business Machines Corporation Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
KR20010055915A (ko) 1999-12-13 2001-07-04 윤종용 반도체 제조방법의 층간절연막 형성방법
EP1139403A1 (en) * 2000-03-27 2001-10-04 Infineon Technologies AG Method for depositing a doped silicon oxide
US7011710B2 (en) * 2000-04-10 2006-03-14 Applied Materials Inc. Concentration profile on demand gas delivery system (individual divert delivery system)
KR100340207B1 (ko) * 2000-06-15 2002-06-12 윤종용 절연막 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
CN105668998A (zh) * 2016-01-11 2016-06-15 苏州工业园区纳米产业技术研究院有限公司 一种p5000机台bpsg工艺的设备改进

Also Published As

Publication number Publication date
CN100398695C (zh) 2008-07-02
WO2003008665A1 (en) 2003-01-30
EP1409764A1 (en) 2004-04-21
JP4838492B2 (ja) 2011-12-14
US20030017267A1 (en) 2003-01-23
US7638161B2 (en) 2009-12-29
JP2004536464A (ja) 2004-12-02
KR20040030829A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
CN1553968A (zh) 硼磷硅酸盐玻璃沉积的方法和设备
US6559070B1 (en) Mesoporous silica films with mobile ion gettering and accelerated processing
US7790634B2 (en) Method for depositing and curing low-k films for gapfill and conformal film applications
US7943531B2 (en) Methods for forming a silicon oxide layer over a substrate
KR101329285B1 (ko) 에스티아이를 위한 실리콘 디옥사이드의 고품질 유전 필름의 제조: 하프 ⅱ― 원격 플라즈마 향상된 증착 공정을 위한 상이한 실록산―기재 전구체의 용도
US6395092B1 (en) Apparatus for depositing high deposition rate halogen-doped silicon oxide layer
US5872065A (en) Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US20040020601A1 (en) Process and an integrated tool for low k dielectric deposition including a pecvd capping module
US20080257864A1 (en) Methods and devices to reduce defects in dielectric stack structures
US6121164A (en) Method for forming low compressive stress fluorinated ozone/TEOS oxide film
US20110008955A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR20180038536A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20240148301A (ko) Teos 옥사이드 막 증착 동안 심 효과를 최소화하기 위한 방법 및 장치
US7879397B2 (en) Method for processing polysilazane film
KR20150120515A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US20030019427A1 (en) In situ stabilized high concentration BPSG films for PMD application
KR20130050919A (ko) 저수분 유전체 필름들을 형성하기 위한 방법들
KR20250012645A (ko) 단일 웨이퍼 반응기, 저온, 열 실리콘 질화물 증착

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Priority

Correct: 2001.07.20 US 09/910,583

False: 2001.07.20 US 09/901,583

Number: 49

Volume: 20

CI02 Correction of invention patent application

Correction item: Priority

Correct: 2001.07.20 US 09/910,583

False: 2001.07.20 US 09/901,583

Number: 49

Page: The title page

Volume: 20

COR Change of bibliographic data

Free format text: CORRECT: PRIORITY; FROM: 2001.7.20 US 09/901,583 TO: 2001.7.20 US 09/910,583

ERR Gazette correction

Free format text: CORRECT: PRIORITY; FROM: 2001.7.20 US 09/901,583 TO: 2001.7.20 US 09/910,583

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20140716

EXPY Termination of patent right or utility model