[go: up one dir, main page]

CN1524336A - 二点调变pll电路之修正方法及修正电路 - Google Patents

二点调变pll电路之修正方法及修正电路 Download PDF

Info

Publication number
CN1524336A
CN1524336A CNA028054385A CN02805438A CN1524336A CN 1524336 A CN1524336 A CN 1524336A CN A028054385 A CNA028054385 A CN A028054385A CN 02805438 A CN02805438 A CN 02805438A CN 1524336 A CN1524336 A CN 1524336A
Authority
CN
China
Prior art keywords
signal
pll circuit
pll
modulation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028054385A
Other languages
English (en)
Other versions
CN100350737C (zh
Inventor
M����÷����
M·哈梅斯
�������ɭ
S·范瓦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1524336A publication Critical patent/CN1524336A/zh
Application granted granted Critical
Publication of CN100350737C publication Critical patent/CN100350737C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

在基于二点调变原理运作之PLL电路之修正方法的情况中，该PLL电路没有施加任何调变而被锁定，随后一模拟及一数字调变信号被施加至锁定的PLL电路。表示该PLL控制误差之一信号从该PLL电路被抽出，且于该模拟调变信号中之调变摆动被改变，因此表示该特征信号具有与该模拟及数字调变信号被施加之前的相同值。

Description

二点调变PLL电路之修正方法及修正电路
本发明系关于以二点调变为基础而运作之PLL电路之修正方法，以及关于此种用以外加一模拟及一数字调变信号之PLL电路。
在移动射频系统中之传接器用之低复杂度实施之传输器设计已由传输器提供，其中一PLL(Phase Locked Loop，相位锁定回路)电路被用以当成一频率合成器，并用以提供射频信号之频率调变及相位调变。
该被调变的信号一般使用设置于该PL回路之反馈路径的分频器被输入该PLL电路。这包括一数字调变信号的使用，其系用以持续重新写入数字分频器的程序。此调变的型态，其亦被称为「单点调变」，是属于习知技术，并且于例如，美国专利US4,695,531，6,008,073以及6,044,124中有描述。
为达成PLL电路中的低噪声，此电路的频宽被设计成远比传输被调变资料所需要的频宽低。为此理由，除了单纯的数字调变，模拟信号也被使用以便补偿受限的频宽。同时施加一数字及一模拟调变信号至一PLL电路被称为「二点调变」。
代表最接近的习知技术之德国公开说明书DE199 29 167 A1描述一种二点调变方法以及使用PLL电路之二点相位或频率调变之方法。此外，用以程序化该频率调变器之数字调变信号藉由数字模拟转换被转换为模拟调变信号，然后于位于一适合位置之一加总被输入该PLL电路。该二调变信号在PLL输出被互相重叠，且于此方式获得PLL电路用之频率独立的转换响应。
二点调变的困难在于，基于同相位(inphase)同步，需要所使用之二调变信号之振幅之间之同时发生之一高准位。然而，由于模拟调变之组件中的制造误差，在模拟调变坡度及调变的振幅准位中总是产生变化。为此，在PLL电路的制造之后需要执行模拟及数字调变之间的振幅修正。
如果另外还需要考虑温度的干扰，此种修正需要在每一传输运作之前再次被执行。
一种已知的PLL电路的修正方法包括，在锁定状态于电路上施加二点调变，并使用一外部测试接收器以接收被传输的信号，对它解调变并基于解调变的结果修正数字及模拟信号。考虑PLL电路中关于控制电压为频率之函数之产生振荡的组件(这是一个压控振荡器或VOC)之非线性响应，此修正需要为每一频道执行。然而，当有大数量的频道存在时，这表示相对长的测试周期。此外，此修正信息需要被储存于一内存中，且因此另一缺点在于温度改变的干扰在此方法中未被列入考虑。
另一种操作是使用传接器之接收部接收并解调变由PLL产生的信号。然而，这将需要接收器中的一个完整的第二PLL电路，这大大增加电路的复杂度。
本发明系基于指定一种以允许低复杂度之快速振幅调整之二点调变之原理为基础而运作之PLL电路之目的，尤其是，允许温度干扰被列入考虑。本发明之目的亦为指定一种具有能够以低复杂度实施并允许调变信号振幅之快速修正并不具任何问题之修正单元之PLL电路。
本发明之目的系基于藉由申请专利范围独立项之特征而达成。依据本发明，PLL电路开始运作，亦即被锁定于一想要的频率，而没有被施加任何的调变。接着，一模拟及一数字调变信号被施加于该锁定的PLL电路。假设这些信号没有相等的振幅(于此情况中，此调变摆动已经被修正)，这造成一个PLL控制误差。一个具有该PLL控制误差之信号随后从PLL电路被抽出。模拟信号中的摆动随后被改变，因此具有PLL控制误差之信号具有与模拟及数字信号被施加之前的相同值。
以此型态的修正，由PLL电路产生的输出信号未被解调变，因为修正包含返回代表PLL电路中控制误差之特征之信号。因此，不需要提供内部或外部解调器，其维持降低的电路复杂度并达成本发明修正方法之高度可行性。
本发明方法之有益之例示实施例之特征在于具有PLL电路之控制误差特征之信号系一电压信号，其系经由一充电帮浦(pump)及一低通滤波器(low pass filter)从该PLL电路被抽出。藉由这些组件的适当设计，可以达成修正方法之足够高度的敏感度。
为改变模拟调变信号中之调变摆动，最好实施以下的步骤：表示控制误差之特征的信号与具有一固定值的参考信号比较，因此产生一比较信号。该比较信号在施加模拟及数字调变之前及之后被评估。模拟调变信号中的调变摆动基于该评估结果而被改变。
本发明方法之一有益的例示实施例之特征在于该参考信号系藉由在未激励状态(deactivated)调整(亦即程序化)该PLL电路至一想要的频道中央频率而被提供。
驱动该PLL电路并因此将其锁定，并于锁定期间从PLL电路中之代表控制误差之信号产生该参考信号。于此实施例中，修正所需之该参考信号系使用该PLL电路本身而到达一特定程度。
另一例示实施例，其亦为有益的，之特征在于从外部提供一规定的参考信号。该规定的参考信号对所有频道中央频率可皆为相同，或其亦可提供一个依想要之频道中央频率而定之参考信号。
本发明之PLL电路具有一相关的修正单元，其包括一装置用以从PLL电路抽取代表该PLL控制误差特征之一信号，以及一装置用以评估代表该PLL控制误差特征之信号，同时具有一装置用以基于该评估结果改变该模拟调变信号中之调变摆动。
一种，使用简单的电路，从PLL电路中抽取代表该PLL控制误差特征之一信号之装置的不昂贵实施包括一充电帮浦以及连接该充电帮浦之下游之一低通滤波器。评估该特征信号之装置最好包括一装置用以比较代表该控制误差特征之信号与具有一固定值之一参考信号，因此产生一比较信号，以及一装置用以在施加该模拟及数字信号之前及之后评估该比较信号。于此情况中，该参考信号应该被选择，因此该比较装置(比较器)在最大敏感度范围中操作。
本发明其它有益的改善系于申请专利范围附属项中被指明。
本发明使用二实施例参照所附图式被说明如下：
第一图表示依据本发明以二点调变原理为基础并具有一修正单元之PLL电路设计；
第二图表示图一所示之修正电路之第一实施例；
第三图表示图一所示之修正单元之第二实施例；
第四图表示用于修正单元中之充电帮浦之电路图；以及
第五图表示用于修正电路之低通滤波器之电路图。
图一表示以二点调变原理为基础而运作之PLL电路10，其被连接至一修正单元30。
依据一般设计，PLL电路10之信号路径具有一相位侦测器PFD(Phase Frequency Detector，相位频率侦测器)12，一充电帮浦CP 24，一回路滤波器LF 14，一加总点15以及一压控振荡器VCO 16。
VCO 16系产生PLL电路10之振荡并从PLL电路10传递一频率信号Fout做为输出信号。
PLL控制回护10由一反馈路径封闭，其将来自VCO 16的输出信号经由一可程序化的分频器DIV 18送回频率侦测器12。
PLL电路做为二点调变之频率合成器的行为系为已知。二点调变包括被施加于PLL电路10之一数字及一模拟信号。图一表示一调变电路11之例，其系用以调节二调变信号并将其提供给PLL电路10。此处例示之调变电路11包括一程序装置20以及一数字-模拟转换器ADC 22一调变信号在加总点19被加至一承载信号，形成PLL频率合成之基础，且所产  的加总信号21被提供给程序装置20。此外，此调变信号也被提供给数字-模拟转换器22。
此程序装置20，其可为例如包含一sigma-delta调变器之一程序装置，产生提供给该可程序化分频器18之一控制信号23。该控制信号23系一数字信号，其指定一分割比例1∶N。N为整数且因为调变信号而被改变，因此可程序化分频器18持续被重新程序化。分频器18之重新程序化施加数位调变至PLL电路10。
分频器18可以是，例如，一「N份分频器」。N份分频器也允许非整数的频率分割(「频率合成技术」)。频率合成技术是有益的，因为可避免在整数分割的情况中由于输出信号频谱中之边线所产生的干扰。
使用数字-模拟转换器22及加总点15执行模拟调变。该数字-模拟转换器22产生一模拟输出，其藉由加总点15与VCO 16之控制信号重叠。
将指出的是调变电路11也可以其它方式被实施。例如，当模拟调变信号被使用时，数字-模拟转换器22可被免除且对应的信号转换可于数字调变路径中被执行。本发明之重点在于，对于二点调变，调变信号之一者是模拟信号，而另一者是数字信号。
PLL电路在锁定状态中工作的方式是已知，并简要说明如下：
分频器DIV 18输出一频率分割信号13，其系从PLL电路10之输出信号以已经描述之方式藉由分频器产生。相位侦测器PFD 12比较所获得之信号之相位并产生对应所获得之二信号之间的不同相位之一控制信号17。控制信号17系用以驱动充电帮浦24。以控制信号17为基础在充电帮浦24中产生之电流被用以对回路滤波器LF 14充电。因为回路滤波器LF 14系一低通滤波器，相当高频的信号成份在此方式中被去除。回路滤波器LF 14的输出随后被使用，在加总点15之模拟调变之后，以控制振荡器16。
因为模拟信号受到漂移及偏差，不像数字调变信号23，因为其不连续天性而不具有偏差，需要使二调变信号的振幅更相似。为此目的，PLL电路10被耦合至一修正单元30，其操作及设计将于下文进一步描述。修正单元30输出一控制信号31，其被提供给一装置32用以干扰模拟调变信号之振幅。
为给予较佳的了解，将简要说明二点调变技术之动作原理：在操作期间，施加调变至PLL回路12，24，14，16，18不必要包括任何由封闭控制回路之调变的响应。这藉由在加总点15被一分频器18中之分割因子中的对应相反改变所补偿而以模拟形式被施加之模拟调变，以数字调变激励，而达成。因此，如果模拟调变增加来自VCO之输出频率Fout，则分割因子同时需要被增加至相同的程度(藉由数字调变)，因此来在分频器18之输出频率(分频器信号13)由调变维持不变。同样地，如果输出频率Fout被降低，分割因子因此也需要被降低。也就是说，如果模拟及数字调变摆动同时准确发生，封闭回路的行为如同开回路。
如果调变摆动不同时发生，则PLL回路校正此误差。调变摆动之不相同的测量是当加上调变时出现在回路滤波器LF 14之输出的电压改变。然而，此电压改变通常是很小的(数个mV)。本发明系基于使用一平行路径至相同的效果以使此电压改变存在于可轻易评估之等级(例如数个100mV)的想法，于该行况中适用：在PLL控制回路中没有控制行为表示在相位侦测器PFD 12上没有行动，且因此在平行路径的输出上没有电压改变。
图二表示本发明修正单元30之第一例示实施例。修正单元30包括一第二充电帮浦CP2 33以及一第二低通滤波器LF2 34，其连接至第二充电帮浦CP2之下游。第二充电帮浦CP2及第二低通滤波器LF234产生以上所述的平行路径。低通滤波器LF2 34之输出被提供给比较器35之一输入。比较器35之另一输入连接至缓冲器36之输出。电容37系位于第二表较器输入与地之间。比较器35之一输出被提供至产生控制信号31之一评估电路28。
本发明修正单元30以下列方式被用以修正调变振幅：
首先，PLL电路10在传输运作之前被程序化至想要的频道中央频率。这仅藉由调整分频器18上之适合的分割因子N或数字频道代表(例如一频道字符，当使用N份sigma-delta程序器20时)。
当想要的频道中央频率已被设定，PLL电路10被开启并锁定于该频道中央频率。
当PLL电路10被锁定时，第二低通滤波器LF2 34经由第二充电帮浦CP2 33被充电。在锁定期间为关闭之开关39被用以提供来自LF234之输出信号至缓冲器36。这包括设置于被充电之缓冲器36之输出的电容37。
电容37的充电系用以产生一参考信号。当PLL电路10已被索定时，开关39开启。其结果为藉由电容37充电之电压现在被施加至比较器35之第二输入做为一固定参考电压Vref。
接着，固定的调变(亦即，「DC电压测试调变」)以模拟及数字形式被施加一特定期间。由于前述模拟调变中之振幅误差(亦即，由于和数字调变摆动比较之模拟调变摆动之误差)，由第二低通滤波器LF2输出之电压现在将因此改变。第二低通滤波器LF2之输出的电压与在比较器35中与参考电压比较，而比较的结果持续被传输至评估电路38。评估电路38评估从比较器35获得之比较信号，且因此侦测由第二低通滤波器LF2输出之电压中的改变(亦即，评估电路38比较PLL锁定之后但在模拟及数字调变施加之前获得的比较器比较信号与在模拟及数字调变已被施加所获得之比较器比较信号)。由评估电路38所产生的控制信号31随后使用装置32以激励模拟调变摆动或模拟调变之振幅的改变，因此在第二低通滤波器LF2 34之输出出现的电压差异相对于之前步骤(无调变)中所获得的电压被消除。
由比较器35输出之信号可在评估电路38中使用，例如，一叠代处理而被评估，亦即，此模拟调变震幅以控制信号31之交替更新以及来自比较器35之产生的，改变的输出信号之评估一步接一步地被近似修正。当低通滤波器LF2之输出的电压改变已被消除，当加上模拟及数字调变所发生的电压改变，数字及模拟调变摆动可被对齐。
图三表示修正单元30之第二实施例。相同的组件或具有相同功能之组件使用同图二之标号被指出。修正单元30又包括一第二充电帮浦CP2 33，一第二低通滤波器LF2 34，一比较器35以及一评估电路38。相对于这些组件，第二实施例之电路设计与图二所示之第一实施例之电路设计相同。此外，此电路具有一点40，经由该点施加一规定的外部固定参考电压Vref至第二比较器输入。该外部参考电压Vref也可以经由开关39’被施加至第二低通滤波器LF2 34。
图三所示之电路与图二所示之电路实质的不同仅在于比较器35的参考电压于此例中并未从PLL的锁定处理中导出，而是从外部产生。此调变摆动以下列方式被修正：
在PLL电路10被开启之前或当PLL电路10已被开启并已锁定，第二充电帮浦CP2 33被去除激励且开关39’被关闭。其结果在于第二低通滤波器LF 34仅使用参考电压Vref而被充电(预充电)，因为第二充电帮浦CP2 33在去除激励状态具有高阻抗。评估电路30因此在此状态中不与PLL电路10耦合。
在低通滤波器LF2 34之充电，PLL电路10之频道中央频率之设定及锁定处理之后，其于此情况中使修正单元30不作用，开关39’打开。这固定施加至比较器35之第二输入之参考电压(至少在后续修正期间)。接着，第二充电帮浦CP2 33被驱动。其它对应此方法的程续已经参照图二解释(施加固定的模拟及数字调变，使用评估电路38以及用以干扰模拟调变信号之振幅用之装置32修正在此处理中于低通滤波器34之输出产生的电压差异)。
二实施例皆允许第二比较器输入所需之固定参考电压以小复杂度及节省功率的方式被产生。在第二例示实施例中，所使用的参考电压可以是例如，任何方式呈现的供应或频带间隙电压。于此情况中此参考电压应该在比较器35之尽可能的最大敏感度范围中。
图四表示第二帮浦CP2 33一种可能的实施。第二帮浦CP2 33包括二可控制的电流源33.1及33.2，其串连于一操作电压及地之间。此二可控制的电流源33.1，33，2通常是单一晶体管或多重晶体管电路电流源33.1，33.2藉由一输入信号，于本例中为PLL电路中由控制误差提供之控制信号17，而为可控制的。此充电帮浦也可藉由提供直接由适当设计之相位侦测器输出之二控制信号(上及下信号)而被驱动。此例中所示之第二充电帮浦33之输出在二电流源33.1及33.2之间的连接分叉。
图五表示第二低通滤波器LF2 34之电路范例。如同图四所示之电路范例，可以使用多样化的其它电路。
低通滤波器34包括三个电容34.1，34.2及34.3，其-在经由一电阻34.4之情况中-可经由滤波器输入被充电。此信号路径包括一电阻34.5。
综言之，可以说明二实施例在提供参考电压Vrfe的特征上是可比较的，且其共同的行为系基于，在二调变之间的振幅差异的结果，相位侦测器PF 12建立由修正单元30拾取的控制误差，以适合的方式被调节，并用于振幅修正。

Claims (11)

1.一种基于二点调变原理运作之PLL电路(10)之修正方法，特征在于以下步骤：
该PLL电路没有施加任何调变而被锁定；
一模拟及一数字调变信号被施加至锁定的PLL电路(10)，其产生一PLL控制误差；
表示该PLL控制误差之一信号从该PLL电路(10)被抽出；以及
于该模拟调变信号中之调变摆动被改变，因此表示该PLL控制误差之该信号具有与该模拟及数字调变信号被施加之前的相同值。
2.如申请专利范围第1项之方法，特征在于
该表示该PLL电路(10)中之该PLL控制误差之信号系一电压信号，其系经由一充电帮浦(33)及一低通滤波器(34)从该PLL电路(10)被抽出。
3.如申请专利范围第1项之方法，特征在于以下步骤
该表示该PLL控制误差之信号与具有一固定值之一参考信号比较，因此产生一比较信号；
该比较信号在该模拟及数字调变被施加之前及之后被评估；以及
该模拟调变信号中之该调变摆动系基于该评估结果而被改变。
4.如申请专利范围第3项之方法，特征在于
该参考电压系由以下提供：
在未激励状态中调整该PLL电路(10)至一想要的频道中央频率；
驱动该PLL电路(10)且因此将其锁定；以及
于该锁定处理期间从该表示该PLL电路(10)中之该PLL控制误差之信号产生该参考信号(VREF)。
5.如申请专利范围第3项之方法，特征在于
提供一规定的外部参考信号(VREF)。
6.如前述申请专利范围任一项之方法，特征在于
该数字调变信号被施加于设置在该PLL电路(10)之反馈路径中之一分频器(18)。
7.如前述申请专利范围任一项之方法，特征在于
该模拟调变信号经由一加总点(15)于一压控振荡器(16)之输入侧被注入该PLL电路(10)。
8.一种PLL电路，用以基于二点调变原理施加一模拟及一数字调变信号，特征在于
该PLL电路(10)具有一相关的修正电路(30，32)，其包括：
一装置(33，34)用以从该PLL电路(10)抽取该PLL控制误差特征之一信号；
一装置(35，38)用以评估该特征信号；以及
一装置(32)用以基于该评估结果改变该模拟调变中之调变摆动。
9.如申请专利范围第8项之PLL电路，特征在于
该从PLL电路(10)抽取该PLL控制误差特征之信号之装置(33，34)包括一充电帮浦(33)以及连接于该充电帮浦下游之一低通滤波器(34)。
10.如申请专利范围第8或9项之PLL电路，特征在于
评估该特征信号之该装置(35，38)包括：
一装置(35)用以比较该控制误差之特征之该信号与具有一固定值之一参考信号(VREF)，以产生一比较信号；以及
一装置(38)用以评估该模拟及数字调变被施加之前及之后之该比较信号。
11.如申请专利范围第10项之PLL电路，特征在于
开关装置(39)被设置，因此用以抽取该PLL控制误差特征之信号之装置(33，34)可被用以于该PLL电路(10)锁定期间产生该参考信号(VREF)。
CNB028054385A 2001-02-22 2002-02-20 二点调制相位锁定回路电路的修正方法及修正电路 Expired - Fee Related CN100350737C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10108636.9 2001-02-22
DE10108636A DE10108636A1 (de) 2001-02-22 2001-02-22 Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation

Publications (2)

Publication Number Publication Date
CN1524336A true CN1524336A (zh) 2004-08-25
CN100350737C CN100350737C (zh) 2007-11-21

Family

ID=7675183

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028054385A Expired - Fee Related CN100350737C (zh) 2001-02-22 2002-02-20 二点调制相位锁定回路电路的修正方法及修正电路

Country Status (5)

Country Link
US (1) US6933798B2 (zh)
EP (1) EP1362413B1 (zh)
CN (1) CN100350737C (zh)
DE (2) DE10108636A1 (zh)
WO (1) WO2002067428A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098045A (zh) * 2009-12-10 2011-06-15 Nxp股份有限公司 电子电路频率产生
CN101741451B (zh) * 2008-11-24 2013-04-24 财团法人工业技术研究院 极化发射器,相位调变器以及相位调变方法
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
CN107026615A (zh) * 2017-03-07 2017-08-08 四川海格恒通专网科技有限公司 一种两点调制电路及其工作方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147963A1 (de) * 2001-09-28 2003-04-30 Infineon Technologies Ag Abgleichverfahren für eine nach dem Zwei-Punkt-Prinzip arbeitende PLL-Schaltung und PLL-Schaltung mit einer Abgleichvorrichtung
DE10207544A1 (de) * 2002-02-22 2003-09-18 Infineon Technologies Ag Verfahren zum Abgleichen eines Zwei-Punkt-Modulators und Zwei-Punkt-Modulator mit einer Abgleichvorrichtung
JP4369422B2 (ja) * 2002-09-06 2009-11-18 テレフオンアクチーボラゲット エル エム エリクソン（パブル） ２点位相変調器のトリミング
US7158603B2 (en) 2002-12-26 2007-01-02 Freescale Semiconductor, Inc. Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
DE10330822A1 (de) * 2003-07-08 2005-02-10 Infineon Technologies Ag Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
JP3934585B2 (ja) 2003-08-22 2007-06-20 松下電器産業株式会社 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法
WO2005042543A1 (en) * 2003-10-30 2005-05-12 Cj Corporation Processes for the preparation of cephem derivatives
EP1560336B1 (en) * 2004-01-30 2007-06-20 Freescale Semiconductor, Inc. Dual port modulator comprising a frequency synthesiser
US7333582B2 (en) * 2004-03-02 2008-02-19 Matsushita Electric Industrial Co., Ltd. Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
DE102004010365B4 (de) * 2004-03-03 2006-11-09 Infineon Technologies Ag Phasenregelskreis, Verfahren zur Frequenzumschaltung in einem Phasenregelkreis und Verwendung des Phasenregelkreises
US7157985B2 (en) * 2004-03-15 2007-01-02 Matsushita Electric Industrial Co., Ltd. PLL modulation circuit and polar modulation apparatus
JP4327666B2 (ja) * 2004-06-23 2009-09-09 株式会社ルネサステクノロジ 無線送信回路及びそれを用いた送受信機
DE102004041656B4 (de) * 2004-08-27 2007-11-08 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Abgleichen eines Schleifenfilters
US7312663B2 (en) * 2005-06-16 2007-12-25 Lsi Corporation Phase-locked loop having a bandwidth related to its input frequency
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
JP2007221773A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路、無線送信装置及び無線通信装置
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US7714666B2 (en) * 2006-06-15 2010-05-11 Mediatek Inc. Phase locked loop frequency synthesizer and method for modulating the same
US20080007365A1 (en) * 2006-06-15 2008-01-10 Jeff Venuti Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
DE102006038835B4 (de) * 2006-08-18 2011-03-03 Infineon Technologies Ag Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis
FI20075478A0 (fi) * 2007-06-21 2007-06-21 Nokia Corp Vaihelukitun silmukan hallinta
DE102007042979B4 (de) 2007-09-10 2017-07-20 Intel Deutschland Gmbh Integrierte Schaltung für Mobilfunk-Sendeempfänger
EP2045911A1 (fr) * 2007-10-05 2009-04-08 The Swatch Group Research and Development Ltd. Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
US8428212B2 (en) * 2008-01-30 2013-04-23 Intel Mobile Communications GmbH Frequency synthesis using upconversion PLL processes
EP2144364A1 (en) * 2008-05-19 2010-01-13 Nxp B.V. Feedback system
KR101544994B1 (ko) * 2008-09-16 2015-08-17 삼성전자주식회사 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법
US8878041B2 (en) * 2009-05-27 2014-11-04 Microsoft Corporation Detecting beat information using a diverse set of correlations
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8427243B2 (en) * 2011-02-17 2013-04-23 Mediatek Inc. Signal generating circuit and signal generating method
FR2978000B1 (fr) 2011-07-13 2013-08-02 St Microelectronics Grenoble 2 Modulateur deux points a etalonnage de gain precis et rapide
TWI630798B (zh) * 2014-02-07 2018-07-21 美商線性科技股份有限公司 任意相位軌道的頻率合成器
DE102014105909A1 (de) * 2014-04-28 2015-10-29 Phoenix Contact Gmbh & Co. Kg Energieversorgungsgerät
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
US9634877B2 (en) * 2015-07-01 2017-04-25 Sunrise Micro Devices, Inc. Trim for dual-port frequency modulation
EP3168983B1 (fr) * 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
US5483203A (en) * 1994-11-01 1996-01-09 Motorola, Inc. Frequency synthesizer having modulation deviation correction via presteering stimulus
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
US6044124A (en) * 1997-08-22 2000-03-28 Silicon Systems Design Ltd. Delta sigma PLL with low jitter
US6034573A (en) * 1997-10-30 2000-03-07 Uniden San Diego Research & Development Center, Inc. Method and apparatus for calibrating modulation sensitivity
DE69826835T2 (de) * 1998-05-29 2006-02-23 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
US6157271A (en) * 1998-11-23 2000-12-05 Motorola, Inc. Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor
DE19929167A1 (de) * 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung
FR2798019B1 (fr) * 1999-08-26 2002-08-16 Cit Alcatel Synthetiseur de frequences a boucle de phase
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741451B (zh) * 2008-11-24 2013-04-24 财团法人工业技术研究院 极化发射器,相位调变器以及相位调变方法
CN102098045A (zh) * 2009-12-10 2011-06-15 Nxp股份有限公司 电子电路频率产生
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
CN107026615A (zh) * 2017-03-07 2017-08-08 四川海格恒通专网科技有限公司 一种两点调制电路及其工作方法
CN107026615B (zh) * 2017-03-07 2020-05-19 四川海格恒通专网科技有限公司 一种两点调制电路及其工作方法

Also Published As

Publication number Publication date
EP1362413B1 (de) 2004-07-14
EP1362413A2 (de) 2003-11-19
DE50200630D1 (de) 2004-08-19
WO2002067428A2 (de) 2002-08-29
CN100350737C (zh) 2007-11-21
US6933798B2 (en) 2005-08-23
US20040036539A1 (en) 2004-02-26
WO2002067428A3 (de) 2003-07-24
DE10108636A1 (de) 2002-09-19

Similar Documents

Publication Publication Date Title
CN1524336A (zh) 二点调变pll电路之修正方法及修正电路
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
CN101777873B (zh) 使用两点fsk调制的频率合成器的自校准方法
US6774740B1 (en) System for highly linear phase modulation
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
CN1190931C (zh) 发射机电路装置及在锁相环路中产生调制的rf输出信号的方法
US6831491B2 (en) Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation
WO2006070234A1 (en) Vco gain tuning using voltage measurements and frequency iteration
US6700447B1 (en) Trimming of a two point phase modulator
US7397883B2 (en) Spread spectrum type clock generation circuit for improving frequency modulation efficiency
CN102299711B (zh) 基于充电泵的频率调变器
CN1513225A (zh) 具有pll电路的两点调制器及简化的数字预先滤波系统
US7420433B2 (en) Phase lock loop RF modulator system
US20150146835A1 (en) Calibration arrangement for frequency synthesizers
CN1679239B (zh) 包括锁相环路的设备和用于校准锁相环路的方法
JP2005072875A (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
US6674331B2 (en) Method and apparatus for simplified tuning of a two-point modulated PLL
US7391270B2 (en) Phase locked loop and method for phase correction of a frequency controllable oscillator
CN100472940C (zh) 修整两点调制器的方法及具修整装置的两点调制器
JP2003516080A (ja) 送信装置
US20040125904A1 (en) Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
CN114731137A (zh) 用于数据传输的设备和方法
JP4815572B2 (ja) 補償された高速ｐｌｌ回路
TW522653B (en) An arrangement for linearizing the frequency response of a voltage controlled oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20120606

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Effective date: 20120606

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP03 Change of name, title or address

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120606

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

Effective date of registration: 20120606

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20170220

CF01 Termination of patent right due to non-payment of annual fee