CN1497413A - 同时双向输入/输出电路 - Google Patents

Abstract

公开了一种用于检测位于具有两个节点的双向数据通道上的数据的数据检测器。数据通道上的数据是置于两个节点的数据通道上的数据的组合。在第一节点的数据检测器将从数据通道接收的数据与多个基准电压进行比较。哪个基准电压用于比较是由在第一节点的数据通道上的数据的状态而定。通过将来自数据通道的数据与不只一个基准电压进行比较，能检测到具有约50％的摆幅容限的数据，以致其比传统电路更少受噪声、功率或其他干扰的影响。还公开了用于检测数据的方法。

Description

同时双向输入/输出电路

本申请要求2002年9月25日在韩国知识产权局提交的第2002-58120号韩国专利申请的优先权，其内容在此合并作为参考。

技术领域

本公开涉及同时双向输入/输出(I/O)电路，用于同时发送和接收数据，以及采用该同时双向I/O电路地数据再现方法。

背景技术

同时双向I/O系统能同时在单个数据总线上发送和接收数据。因此，这种系统的数据带宽基本上是传统的、单向系统的两倍。

图1是具有两个传统的同时双向I/O电路的数据传传输系统100的示意性框图。参考图1，数据传输系统100包括第一10和第二60同时双向I/O电路，它们共享系统总线50。第一同时双向I/O电路10包括第一输出缓冲器20a和第一输入缓冲器40a，而第二同时双向I/O电路60包括第二输出缓冲器20b和第二输入缓冲器40b。

第一输出缓冲器20a将从引脚(pad)11接收的数据Dout1推向系统50总线。第一输入缓冲器40a具有四个输入端，Dout1、Din1、Vref1以及Vref2，以及输出端Out1。第一输入缓冲器40a从系统总线50接受输入信号Din1，以及根据来自引脚11的数据Dout1的逻辑状态(即，高(HIGH)还是低(LOW))，第一输入缓冲器40a接受第一基准电压Vref1还是接受第二基准电压Vref2。第一输入缓冲器40a将所接收的数据Din1与所接收的第一或第二基准电压Vref1或Vref2进行比较，同时检测由第二输出缓冲器20b驱动的数据Dout2。

第二输出缓冲器20b将从引脚11’接收的数据Dout2推向系统总线50。第二输入缓冲器40b根据来自引脚11’的数据Dout2的逻辑状态(例如，高还是低)，接收系统总线50上的数据Din2和第一基准电压Vref1还是接收系统总线50上的数据Din2和第二基准电压Vref2。第二输入缓冲器40b将所接收的数据Din2与所接收的第一或第二基准电压Vref1或Vref2进行比较，并检测受第一输出缓冲器20a驱动的数据Dout1。根据第一和第二输出缓冲器20a和20b的输出信号，确定系统总线50上的数据Din1和数据Din2的电平。

图2是示例说明图1的数据传输系统100的操作的时序图。此时，将第一基准电压Vref1设置为所接收的数据Dout1和Dout2的摆幅的约75％，以及将第二基准电压Vref2设置成所接收的数据Dout1和Dout2的摆幅的约25％。

参考图1和2，首先，如果分别在引脚11和11’的数据Dout1和Dout2均位于逻辑高状态，第一和第二输入缓冲器40a和40b将第一基准电压Vref1用作用于比较的基准电压。由于第一和第二输出缓冲器20a和20b的输出信号为逻辑高，系统总线50上的电压Din1和Din2也为逻辑高。这在图2的时间片A中示出。

第一和第二输出缓冲器40a和b分别放大系统总线50上的逻辑高电压Din1和第一基准电压Vref1间以及系统总线50上的逻辑高电压Din2和第一基准电压Vref1间的差值以便分别检测数据OUT1和OUT2，如图2所示。

另一方面，如果来自引脚11的数据Dout1为逻辑高，以及来自引脚11’的数据Dout2为逻辑低，如图2的时间片B所示，第一输入缓冲器40a将第一基准电压Vref1设置为基准电压，以及第二输入缓冲器40b将第二基准电压Vref2设置为基准电压。在这种情况下，系统总线50上的组合电压Din1和Din2具有中间值Vmid，其在数据高电压Vh和数据低电压V1间。第一输入缓冲器40a放大系统总线50上的电压Din1(＝Vmid)和第一基准电压Vref1(＝0.75Vh)间的差值以便检测为低且由第二输出缓冲器20b驱动的数据OUT1(＝Dout2)。

同时，第二输入缓冲器40b放大系统总线50上的电压Din2(＝Vmid)和第二基准电压Vref2(＝0.25Vh)间的差值以便检测为高且由第一输出缓冲器20a驱动的数据OUT2(＝Dout1)。

本领域的普通技术人员很容易理解如剩余的时间片C-E所示，根据每个数据Dout1和Dout2的状态，第一和/或第二传统同时双向I/O电路10和60的操作。

传统同时双向I/O电路10和60的一个问题在于它们具有仅约25％的数据读取的摆幅容限(基准电压和系统总线50上的电压间)。

本发明的实施例解决了现有技术的这些和其他局限。

发明内容

为此，本发明地一个目的在于提供一种同时双向输入/输出电路。

本发明的另一个目的在于提供一种数据检测器，所述数据检测器包括：第一输入，用于接受第二数据生成装置置于所述数据通道上的逻辑状态的信号；第二输入，用于接受所述数据通道上的当前信号；第一基准电压，表示所述数据通道上的逻辑高信号；第二基准电压，表示所述数据通道上的逻辑低信号；第三基准电压，为所述第一基准电压和所述第二基准电压的平均值；以及比较器，用来将所述数据通道上的当前信号与所述第一基准电压进行比较，以及将所述数据通道上的当前信号与所述第三基准电压进行比较，或将所述数据通道上的当前信号与所述第二基准电压进行比较，并且将所述数据通道上的当前信号与所述第三基准电压进行比较。

本发明的再一个目的时提供一种用于在连接到数据通道的第一数据生成装置，检测由第二数据生成装置置于所述数据通道上的数据的方法，所述第一和第二数据生成装置的每一个用来同时将数据置于所述数据通道上，所述方法包括：将所述数据通道的当前状态与预定基准电压进行比较，所述基准电压具有基本上在表示所述数据通道的低状态的基准电压和表示所述数据通道的高状态的基准电压的中间的值。

从而，使得根据本发明的系统比传统电路更少受噪声、功率或其他干扰的影响。

附图说明

图1是具有两个传统的同时双向I/O电路的数据传输系统的示意性框图。

图2是示例说明图1的数据传输系统的操作的时序图。

图3是根据本发明的实施例，同时双向I/O电路的示意性框图。

图4是图3的输入缓冲器的第一电路图。

图5是图3的输入缓冲器的第二电路图。

图6是示例说明图3的同时双向I/O电路的操作的时序图。

图7是根据本发明的实施例，包括同时双向I/O电路的数据传输系统的示意性框图。

图8是示例说明图7的数据传输系统的操作的时序图。

具体实施方式

本发明的实施例包括双向I/O电路，该双向I/O电路包括分别具有约等于将在系统总线上读出的电压范围的25％、50％和75&的值的三个基准电压VrefL、VrefM以及VrefH。该双向I/O电压的结构允许将在系统总线上读出的信号与基准电压进行比较以便它们所比较的电压具有比现有电路更大的容限。这允许该双向通信系统比传统更快和更精确地检测数据。

图3是根据本发明的实施例的同时双向I/O电路的示意性框图。参考图3，同时双向I/O电路300包括输出缓冲器320和输入缓冲器350。输出缓冲器320连接在总线330和输入端310之间。输出缓冲器320从输入端310接收即使传送的输出信号Dout，缓冲所接收的信号，然后将最终信号传送给总线330。即使传送的输出信号Dout是逻辑高或逻辑低。

输入缓冲器350连接在总线330和输入端310之间，并接受三个电压基准输入VrefL、VrefM和VrefH。输入缓冲器350将来自总线330的信号Din1与基准电压VrefH和VrefM对或基准电压VrefM和VrefL对进行比较，总线330还连接到来自同时双向I/O电路300的外部源的引脚340。基于比较，输入缓冲器在输出端OUT1产生输出信号，输出端OUT1再现从引脚340接收的输入信号IN。从三个基准电压VrefH、VrefM以及VrefL选择两个基准电压VrefH和VrefM或VrefM和VrefL是由从输入端310接收的即使传送的输出信号Dout的逻辑状态(高或低)而定。

如图4的更详细的示意视图所示，输入缓冲器350包括并联连接在输入端310(Dout)和总线330(OUT)之间的第一360和第二380信号检测电路。响应具有第一逻辑状态(例如，高)的即使传送的输出信号Dout，第一信号检测电路360放大总线330上的信号Din的电压和第一基准电压VrefH间或总线330上的信号Din的电压和第二基准电压VrefM间的差值，并将放大结果输出给第一和第二输出端OUT和OUTB。

输入缓冲器350的第二信号检测电路380包括分别连接到第一信号检测电路360的第一和第二输出端OUT和OUTB的第一和第二输出端。响应具有第二逻辑状态(例如，低)的即使传送的输出信号Dout，第二信号检测电路380放大总线330上的信号Din的电压和第二基准电压VrefM间，或总线330上的信号Din的电压和第三基准电压VrefL间的差值。最好，用差分放大器实现第一和第二信号检测电路360和380的每一个。

第一基准电压VrefH定义为输入数据IN的高电平，第三基准电压VrefL定义为输入数据IN的低电平，以及第二基准电压VrefM位于VrefL和VrefH之间，更具体地说，定义为第一和第三基准电压VrefH和VrefL的和的一半。最好，第二基准电压VrefM是输入数据IN的可能摆幅的一半，即VrefM＝(VrefH+VrefL)/2。

输入缓冲器350中的第一信号检测电路360包括差分放大器369和371、许多NMOS晶体管361、373和375，以及电阻器365和367。NMOS晶体管361连接在节点374和地基准电压VSS之间，并在其栅极接收即使传送的输出信号Dout。电阻器365连接在节点363和第二输出端OUTB之间，以及电阻器367连接在节点363和第一输出端OUT之间。

差分放大器369中的NMOS晶体管369_1连接在第一输出端OUT和节点ND1之间并在其栅极接收第二基准电压VrefM。差分放大器369中的NMOS晶体管369_2连接在第二输出端OUTB和节点ND1之间，并在其栅极接收总线330上的电压Din。

差分放大器371中的NMOS晶体管371_1连接在第二输出端OUTB和节点ND3之间并在其栅极接收总线330上的电压Din。差分放大器371中的NMOS晶体管371_2连接在第一输出端OUT和节点ND3之间并在其栅极接收第一基准电压VrefH。

NMOS晶体管373连接在节点ND1和地电压VSS之间并在其栅极接收偏压“bias”。NMOS晶体管375连接在节点ND3和地电压VSS之间并在其栅极接收偏压“bias”。

输入缓冲器350中的第二信号检测电路380包括差分放大器389和391、多个MOS晶体管381、393和395，以及电阻器385和387。其连接与信号检测电路360类似。特别地，PMOS晶体管381连接在电源电压VDD和节点383之间并在其栅极接收将传送的输出电压Dout。电阻器385连接在节点383和第一输出端OUT之间，以及电阻器387连接在节点383和第二输出端OUTB之间。

差分放大器389中的NMOS晶体管389_1连接在第二输出端OUTB和节点ND5之间并在其栅极接收总线330上的电压Din。差分放大器389中的NMOS晶体管389_2连接在第一输出端OUT和节点ND5之间并在其栅极接收第二基准电压VrefM。

差分放大器391中的NMOS晶体管391_1连接在第一输出端OUT和节点ND7之间并在其栅极接收第三基准电压VrefL。差分放大器391中的NMOS晶体管391_2连接在第二输出端OUTB和节点ND7之间并在其栅极接收总线330上的电压Din。

NMOS晶体管393连接在节点ND5和地电压VSS之间并在其栅极接收偏压“bias”。NMOS晶体管395连接在节点ND7和地电压VSS之间并在其栅极接收偏压“bias”。

图5是示例说明实现图3的输入缓冲器350的另一种方法的第二电路图。参考图5，输入缓冲器350中的第一信号检测电路360包括差分放大器565和567、多个NMOS晶体管569、571、573和575，以及电阻器561和563。

电阻器561连接在电源电压VDD和第二输出端OUTB之间，以及电阻器563连接在电源电压VDD和第一输出端OUT之间。

差分放大器565中的NMOS晶体管565_1连接在第一输出端OUT和节点ND11之间并在其栅极接收第二基准电压VrefM。差分放大器565中的NMOS晶体管565_2连接在第二输出端OUTB和节点ND11之间并在其栅极接收总线330上的电压Din。

差分放大器567中的NMOS晶体管567_1连接在第二输出端OUTB和节点ND13之间并在其栅极接收总线330上的电压Din。差分放大器567中的NMOS567_2连接在第一输出端OUT和节点ND13之间并在其栅极接收第一基准电压VrefH。

节点ND11经串连在一起的NMOS晶体管569和573连接到地电压VSS。即使传送的输出信号Dout应用到NMOS晶体管569的栅极上，以及将偏压“bias”应用到NMOS晶体管573的栅极上。

通过串连在一起的NMOS晶体管571和575，将节点ND13连接到地电压VSS。即使传送的输出信号Dout应用到NMOS晶体管571的栅极上，以及将偏压“bias”应用到NMOS晶体管575的栅极上。

输入缓冲器350中的第二信号检测电路380包括差分放大器585和587、多个MOS晶体管589、591、593和595，以及电阻器581和583。

电阻器581连接在电源电压VDD和第一输出端OUT之间，以及电阻器583连接在电源电压VDD和第二输出端OUTB之间。

差分放大器585中的NMOS晶体管585_1连接在第一输出端OUT和节点ND15之间，并在其栅极接收第二基准电压VrefM。差分放大器585中的NMOS晶体管585_2连接在第二输出端OUTB和节点ND15之间，并在其栅极接收总线330上的电压Din。

差分放大器587中的NMOS晶体管587_1连接在第二输出端OUTB和节点ND17之间并在其栅极接收总线330上的电压Din。差分放大器587中的NMOS晶体管587_2连接在第一输出端OUT和节点ND17之间并在其栅极接收第三基准电压VrefL。

节点ND15通过串连在一起的MOS晶体管589和593连接到地电压VSS。即使传送的输出信号Dout应用到PMOS晶体管589的栅极，以及将偏压“bias”应用到NMOS晶体管593的栅极。

节点ND17通过串连在一起的MOS晶体管591和595，连接到地电压VSS。即使传送的输出信号Dout应用到PMOS晶体管591的栅极，以及将偏压“bias”应用到NMOS晶体管595的栅极上。

图5中所示的缓冲器350通过与上面参考图4描述的相同信号操作。这两个实施例的区别是设备内结构的布局。

图6是示例说明图3的同时双向I/O电路的操作的时序图。现在，将参考图3、4和6描述图3的同时双向I/O电路的操作。

在时间片A中，因为从输入端310接收的即使传送的输出信号Dout为逻辑高，启动第一信号检测电路360，以及停止第二信号检测电路380。由于晶体管361和381的操作，将即使传送的输出信号Dout用作选择信号以便启动第一信号检测电路360或第二信号检测电路380。

如果从来自引脚340的同时双向检测电路300的外部接收的输入信号IN为逻辑高，总线330上的信号Din的电平与第一基准电压VrefH相同。因此，差分放大器369放大总线330上的电压Din与第二基准电压VrefM间的差值，并将所放大的差分信号输出给第一和第二输出端OUT和OUTB。差分放大器371也是有效的，因为放大器371的两个输入具有相同的输入电平(等于VrefH的Din，以及信号VrefH本身)，放大器372的输出将不影响差分放大器369的输出。此时，第一输入端OUT的输出信号处于逻辑高状态，如图6的时间片A所示。

在时间片B，即将传送的输出信号Dout具有逻辑高电平，以及输入信号IN具有逻辑低电平。因此，总线330上的电压Din与逻辑高电平和逻辑低电平之和的中间电平相同，即，第二基准电压VrefM。因为Dout仍然为高，第一信号检测电路360仍然有效。因此，差分放大器371放大总线330上的电压Din(＝VrefM)和第一基准电压VrefH间的差值，并将所放大的差分信号输出给第一和第二输出端OUT和OUTB。差分放大器369的输入均等于VrefM，以致放大器369不影响输出线OUT和OUTB。此时，用于第一输出端OUT的输出信号处于逻辑低状态。

在时间片C，即将传送的输出信号Dout具有逻辑低电平，以及输入信号IN具有逻辑高电平。因为Dout为低，由于晶体管361和381的操作，停止第一信号检测电路360，以及启动第二信号检测电路380。如图6的时间片C所示，总线330上的信号Din的电压电平为即使传送的输出信号Dout的逻辑低电平和输入信号IN的逻辑高电平之和的中间值，即，第二基准电压VrefM。

因此，差分放大器391放大总线330上的电压Din(＝VrefM)和第三基准电压VrefL间的差值，并将所放大的差分信号输出给第一和第二输出端OUT和OUTB。如在上述例子中，差分放大器389不影响输出端OUT和OUTB的输出，因为放大器389的输入没有差别。在这里，第一输出端OUT的输出信号为逻辑高电平。

如图6的时间片D所示，即将传送的输出信号Dout具有逻辑低电平，以及输入信号IN还具有逻辑低电平。因为Dout为低，停止第一信号检测电路360，以及启动第二信号检测电路380。总线330上的信号Din的电压电平变为第三基准电压VrefL，VrefL为逻辑低，因为信号Dout和IN均为低。

因此，差分放大器389放大总线330上的电压Din(＝VrefL)和第二基准电压VrefM间的差值并将所放大的差分信号提供给第一和第二输出端OUT和OUTB。如上，差分放大器391不影响差分放大器389的输出信号。此时，第一输出端OUT的第一输出信号具有逻辑低电平。

基于图3、5和6的同时双向I/O电路300的操作与上面已经描述过的基于图3、4和6的同时双向I/O电路300的操作相同。因此，将不详细地描述参考那些图的操作。

如上所述，根据本发明的实施例的同时双向I/O电路300能检测具有50％摆幅容限(swing margin)的输入数据IN。换句话说，对输入到I/O电路300的信号的每个组合来说，输入缓冲器350中的至少一个差分放大器将输入信号IN将高于或低于IN值50％的基准电压进行比较。

图7是根据本发明的实施例，包括两个同时双向I/O电路300的数据传输系统的示意框图。参考图7，数据传输系统700包括第一同时双向I/O电路300、第二同时双向I/O电路300′，以及连接两个I/O电路的系统总线(或通道)750。能在单独的半导体设备中形成I/O电路300、300′。

容纳I/O电路300、300′的半导体器件，每个能包括连接一个或多个半导体器件中的其他I/O电路的多个同时双向I/I电路。操作中，能并联同时双向I/O电路以便它们能在其他相应的系统总线上并行地将数据传送到彼此和并联地从彼此接受数据。

然而，为了方便，图7仅表示第一和第二同时双向I/O电路300、300′和一条系统总线750。

第一同时双向I/O电路300包括第一输出缓冲器320和第一输入缓冲器350，以及第二同时双向I/O电路300′包括第二输出缓冲器320′和第二输入缓冲器350′。第二同时双向I/O电路300′的结构和操作与图3的同时双向I/O电路300相同。

图8是示例说明图7中所示的数据传输系统的操作的时序图。现在将参考图4、7和8描述数据传输系统700的操作。

首先，如果从引脚310接收的数据Dout1和从引脚310′接收的数据Dout2为逻辑高状态，如图的8的时间片A所示，第一和第二输出缓冲器320和320′分别将逻辑高数据Dout1和Dout2输出到相应的总线330和330′。

如参考图4所述，因为Dout1和Dout2均为高，启动第一和第二输入缓冲器350和350′的每一个的第一信号检测电路360，以及停止第一和第二输入缓冲器350和350′的每一个的第二信号检测电路380。因此，第一输入缓冲器350接收第二基准电压VrefM和总线330上的数据Din1，放大它们之间的差值，以及检测逻辑高状态中的数据OUT1(＝Dout2)。第二输入缓冲器350′接收第二基准电压VrefM和总线330′上的数据Din2，放大它们之间的差值，并检测逻辑高状态中的数据OUT2(＝Dout1)。

如果从引脚310接收的数据Dout1为逻辑高状态以及从引脚310′接收的数据Dout2为逻辑低状态，如图8的时间片B所示，总线330和330′上的数据Din1和Din2的电平分别具有逻辑高电平和逻辑低电平的中间值。

基于即将传送的信号Dout1，分别启动和停止第一输入缓冲器350的第一和第二信号检测电路360和380。因此，第一输入缓冲器350接收第一基准电压VrefH和总线330上的数据Din1，放大它们之间的差值，以及检测从第二输出缓冲器320′输出的逻辑低状态中的数据OUT1(＝Dout2)。

分别启动和停止第二输入缓冲器350′的第一和第二信号检测电路360和380。因此，第二输入缓冲器350′接收第三基准电压VrefL以及总线330′上的数据Din2，放大它们之间的差值，并检测从第一输入输出缓冲器320输出的逻辑高状态中的数据OUT2(＝Dout1)。

如果从引脚310接收的数据Dout1处于逻辑低状态，以及从引脚310′接收的数据Dout2处于逻辑高状态，如图8的时间片C所示，总线330和330′上的数据Din1和Din2的电平分别具有逻辑高电平和逻辑低电平的中间值。即，Din1＝Din2＝(Dout1+Dout2)/2。

如参考图4所述，启动第一输入缓冲器350的第一和第二信号检测电路360和380。因此，第一输入缓冲器350接收第三基准电压VrefL和总线330上的数据Din1，放大它们间的差值，并检测从第二输出缓冲器320’输出的逻辑高状态中的数据OUT1(＝Dout2)。

分别启动和停止第二输入缓冲器350’的第一和第二信号检测电路360和380。因此，第二输入缓冲器350’接收第一基准电压VrefH以及总线330’上的数据Din2，放大它们间的差值，并检测从第一输出缓冲器320输出的逻辑低状态中的数据OUT2(＝Dout1)。

图8中的剩余时间片D、E和F中的第一和第二同时双向I/O电路300、300’的操作如参考图3、4和6所述。

因此，包括根据本发明的实施例的同时双向I/O电路的系统检测具有约50％的摆幅容限的输入数据，以致其比传统电路更少受噪声、功率或其他干扰的影响。如上所述，通过使用三个基准电压和即将传送的输出信号的组合，所检测的每个输入信号具有约50％的摆幅容限。

尽管已经参考优选实施例，具体示出和描述了本发明，但是本领域的普通技术人员将理解到，在不脱离由附加权利要求书限定的本发明的精神和范围的情况下，可在形式和细节方面做出各种改变。

Claims (30)

1.一种用于检测由第一数据生成装置置于双向数据通道上的数据的数据检测器，所述数据检测器包括：

第一输入，用于接受第二数据生成装置置于所述数据通道上的逻辑状态的信号；

第二输入，用于接受所述数据通道上的当前信号；

第一基准电压，表示所述数据通道上的逻辑高信号；

第二基准电压，表示所述数据通道上的逻辑低信号；

第三基准电压，为所述第一基准电压和所述第二基准电压的平均值；以及

比较器，用来将所述数据通道上的当前信号与所述第一基准电压进行比较，以及将所述数据通道上的当前信号与所述第三基准电压进行比较，或将所述数据通道上的当前信号与所述第二基准电压进行比较，并且将所述数据通道上的当前信号与所述第三基准电压进行比较。

2.如权利要求1所述的数据检测器，其中，所述比较器用来使其比较同步。

3.如权利要求2所述的数据检测器，其中，由所述比较器进行的特定的同步比较由来自所述第一输入的信号而定。

4.如权利要求1所述的数据检测器，其中，所述比较器包括：

第一差分放大器，用来将所述数据通道上的所述当前信号与所述第一基准电压进行比较；以及

第二差分放大器，用来将所述数据通道上的所述当前信号与所述第三基准电压进行比较。

5.如权利要求4所述的数据检测器，其中，所述比较器包括：

第三差分放大器，用来将所述数据通道上的所述当前信号与所述第二基准电压进行比较；以及

第四差分放大器，用来将所述数据通道上的所述当前信号与所述第三基准电压进行比较。

6.如权利要求5所述的数据检测器，其中，所述比较器包括开关，用来当所述第一输入的逻辑信号处于第一状态时，接通所述第一差分放大器和所述第二差分放大器，以及当位于所述第一输入的逻辑信号处于第二状态时，断开所述第一差分放大器和所述第二差分放大器。

7.如权利要求6所述的数据检测器，其中，所述比较器包括第二开关，用来当所述第一输入的所述逻辑信号处于所述第一状态时，断开所述第三差分放大器和所述第四差分放大器，以及用来当所述第一输入的所述逻辑信号处于所述第二状态时，接通所述第三差分放大器和所述第四差分放大器。

8.一种用于在连接到数据通道的第一装置，检测由第二装置置于所述数据通道上的数据的数据检测器，所述数据通道用来同时从所述第一和第二装置接受数据，所述数据检测器包括：

第一输入，用来接受所述第一装置置于所述数据通道上的逻辑状态；

第二输入，用于接受所述数据通道的当前数据状态；

基准电压输入；以及

比较器，用来同时将来自所述第二输入的信号与所述基准电压进行比较，其中根据表示所述第一装置置于所述数据通道上的逻辑状态的电压，启动所述比较器。

9.如权利要求8所述的数据检测器，其中，所述数据通道能处于高数据状态、低数据状态，或近似位于所述高和低数据状态的中间的数据状态。

10.如权利要求9所述的数据检测器，其中，所述高数据状态由第一电压表示，以及其中所述低数据状态由第二电压表示。

11.如权利要求10所述的数据检测器，其中，所述基准电压为近似位于所述第一和第二电压间的电压。

12.如权利要求10所述的数据检测器，其中，所述比较器包括：

第一部件，用来同时将来自所述第二输入的所述信号与所述第一电压进行比较以及将来自所述第二输入的所述信号与所述基准电压进行比较，以及

第二部件，用来同时将来自所述第二输入的所述信号与所述第二电压进行比较，以及将来自所述第二输入的所述信号与所述基准电压进行比较。

13.如权利要求12所述的数据检测器，其中，在任何指定时间，只有所述比较器的所述第一部件或所述第二部件有效。

14.如权利要求13所述的数据检测器，其中，来自所述第一输入的信号确定所述比较器的所述第一部件还是所述第二部件有效。

15.如权利要求12所述的数据检测器，其中，所述比较器的所述第一部件包括：

第一差分放大器，包括具有由所述基准电压驱动的栅极的第一晶体管，以及包括具有由来自所述第二输入的信号驱动的栅极的第二晶体管；以及

第二差分放大器，包括具有由所述第一电压驱动的栅极的第一晶体管，以及包括具有由来自所述第二输入的信号驱动的栅极的第二晶体管。

16.如权利要求12所述的数据检测器，其中，所述比较器的所述第二部件包括：

第一差分放大器，包括具有由所述基准电压驱动的栅极的第一晶体管，以及包括具有由来自所述第二输入的信号驱动的栅极的第二晶体管；以及

第二差分放大器，包括具有由所述第二电压驱动的栅极的第一晶体管，以及包括具有由来自所述第二输入的信号驱动的栅极的第二晶体管。

17.一种用于检测连接到第一数据生成装置和第二数据生成装置的双向数据通道上的数据的数据检测系统，所述数据检测系统包括：

在所述第一数据生成装置上：

第一输入，用于接受所述第一数据生成装置置于所述数据通道上的逻辑状态的信号，

第二输入，用于接受所述数据通道上的当前信号，

第一基准电压，表示所述数据通道上的逻辑高信号，

第二基准电压，表示所述数据通道上的逻辑低信号，

第三基准电压，为所述第一基准电压和所述第二基准电压的平均值，以及

比较器，用来同时将所述数据通道上的当前信号与所述第一基准电压进行比较，以及将所述数据通道上的当前信号与所述第三基准电压进行比较，或同时将所述数据通道上的当前信号与所述第二基准电压进行比较以及将所述数据通道上的当前信号与所述第三基准电压进行比较；以及

在所述第二数据生成装置上：

第一输入，用于接受所述第二数据生成装置置于所述数据通道上的逻辑状态的信号，

第二输入，用于接受所述数据通道上的当前信号，

第一基准电压，

第二基准电压，

第三基准电压，以及

比较器，用来同时将所述数据通道上的当前信号与所述第一基准电压进行比较，以及将所述数据通道上的当前信号与所述第三基准电压进行比较，或同时将所述数据通道上的当前信号与所述第二基准电压进行比较以及将所述数据通道上的当前信号与所述第三基准电压进行比较。

18.如权利要求17所述的数据检测系统，其中，所述比较器的每一个包括：

第一差分放大器，用来将所述数据通道上的当前信号与所述第一基准电压进行比较；

第二差分放大器，用来将所述数据通道上的当前信号与所述第三基准电压进行比较；

第三差分放大器，用来将所述数据通道上的当前信号与所述第二基准电压进行比较；以及

第四差分放大器，用来将所述数据通道上的当前信号与所述第三基准电压进行比较。

19.如权利要求18所述的数据检测系统，其中，所述比较器的每一个用来启动所述第一和第二差分放大器或第三和第四差分放大器。

20.如权利要求19所述的数据检测系统，其中，由来自各个数据生成装置中的第一端子的信号确定每个数据生成装置的比较器中，哪个差分放大器有效。

21.一种用于在连接到数据通道的第一数据生成装置，检测由第二数据生成装置置于所述数据通道上的数据的方法，所述第一和第二数据生成装置的每一个用来同时将数据置于所述数据通道上，所述方法包括：

将所述数据通道的当前状态与预定基准电压进行比较，所述基准电压具有基本上在表示所述数据通道的低状态的基准电压和表示所述数据通道的高状态的基准电压的中间的值。

22.如权利要求21所述的用于检测数据的方法，进一步包括将所述数据通道的当前状态与表示所述数据通道的低状态的基准电压或表示所述数据通道的高状态的基准电压进行比较。

23.如权利要求22所述的用于检测数据的方法，其中，所述数据通道的当前状态的比较同时发生。

24.如权利要求22所述的用于检测数据的方法，进一步包括确定是否将所述数据通道的当前状态与表示所述数据通道的低状态的基准电压或表示所述数据通道的高状态的基准电压进行比较。

25.如权利要求24所述的用于检测数据的方法，其中，所述确定是基于所述第一数据生成装置置于所述数据通道上的数据的逻辑状态。

26.如权利要求25所述的方法，进一步包括，当所述数据通道的当前状态将与表示所述数据通道的高状态的基准电压进行比较时：

基于所述第一数据生成装置置于所述数据通道上的数据的高逻辑状态，启动所述比较器的第一部分；以及

同时将所述数据通道的当前状态与所述预定基准电压进行比较，以及将所述数据通道的当前状态与表示所述数据通道的高状态的基准电压进行比较。

27.如权利要求25所述的方法，进一步包括，当所述数据通道的当前状态将与表示所述数据通道的低状态的基准电压进行比较时：

基于所述第一数据生成装置置于所述数据通道上的数据的低逻辑状态，启动所述比较器的第二部分；以及

同时将所述数据通道的当前状态与所述预定基准电压进行比较，以及将所述数据通道的当前状态与表示所述数据通道的低状态的基准电压进行比较。

28.在具有连接到双向数据通道的两个数据生成装置的系统中，所述数据通道用来使由所述两个数据生成装置同时将数据置于其上，用于在第一所述数据生成装置，确定由第二生成装置置于所述数据通道上的数据的方法，所述方法包括：

确定由所述第一数据生成装置置于所述数据通道上的数据的逻辑状态；

将所述数据通道的当前状态与第一基准电压进行比较，所述第一基准电压为约等于如果第一和第二数据生成装置将具有不同的逻辑状态的数据置于所述数据通道上时所述数据通道所处的电压；以及

将所述数据通道的当前状态与另外的基准电压进行比较。

29.如权利要求28所述的方法，其中，将所述数据通道的当前状态与另外的基准电压比较包括：

将所述数据通道的当前状态与第二基准电压进行比较，所述第二基准电压等于如果所述第一和第二数据生成装置将具有高逻辑状态的数据置于所述数据通道上时所述数据通道所处的电压；或

将所述数据通道的当前状态与第三基准电压进行比较，所述第三基准电压等于如果所述第一和第二数据生成装置将具有低逻辑状态的数据置于所述数据通道上时所述数据通道所处的电压。

30.如权利要求29所述的方法，基于由所述第一数据生成装置置于所述数据通道上的数据的逻辑状态，将所述数据通道的当前状态与所述第二基准电压或所述第三基准电压进行比较。

Images