CN1490645A - 具有储存电容器的像素结构与其形成方法及液晶显示装置 - Google Patents
具有储存电容器的像素结构与其形成方法及液晶显示装置 Download PDFInfo
- Publication number
- CN1490645A CN1490645A CNA021463212A CN02146321A CN1490645A CN 1490645 A CN1490645 A CN 1490645A CN A021463212 A CNA021463212 A CN A021463212A CN 02146321 A CN02146321 A CN 02146321A CN 1490645 A CN1490645 A CN 1490645A
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitance electrode
- capacitor
- capacitance
- dot structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 172
- 238000003860 storage Methods 0.000 title claims abstract description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims 12
- 210000002858 crystal cell Anatomy 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 46
- 239000011241 protective layer Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008439 repair process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
一种像素储存电容器结构，包括一第一电容电极形成于一基板上。一电容介电层形成于第一电容电极上。一第二电容电极形成于电容介电层上，其中第二电容电极的面积范围小于第一电容电极的面积范围。一保护层覆盖过于第二电容电极上，其中保护层有一开口，暴露出第二电容电极。一像素电极层覆盖于保护层上，透过保护层的开口与第二电容电极连接。
Description
技术领域
一种显示器装置，且特别是有关于一种像素储存电容器结构。
背景技术
显示器于日常生活中，是常见的装置。特别是使用的电视或计算机必须备有一显示器，使影像能显示于显示器的屏幕上，呈现给使用者。一般显示器若是以阴极射线设计，其需要很大的空间，造成不便。尤其是，笔记型计算机无法与阴极射线的显示器一起使用。因此由点数组设计形成的平面显示器产品，例如液晶显示器(liquid crystaldisplay，LCD)或是薄膜晶体管(thin film transistor，TFT)液晶显示器，已被成功推出。薄膜晶体管液晶显示器的图像是由一像素数组所构成。每一个像素由一薄膜晶体管所控制。
请参阅图1，图1绘示公知薄膜晶体管液晶显示器的驱动电路。薄膜晶体管液晶显示器包括一扫描电路(scanning circuit)100及一信号保持电路(signal-holding circuit)102。扫描电路100驱动一组扫描线110，而信号保持电路102驱动一组信号线112。扫描线110与信号线112交叉构成一二维数组。二维数组的每一交叉点，包括有一薄膜晶体管104，一像素储存电容108，及一液晶显示单元106，如此形成一像素。薄膜晶体管104的栅极由对应的扫描线110控制，而薄膜晶体管104的源极由对应的信号线112控制。薄膜晶体管104的漏极连接于一像素电极层，也同时连接像素储存电容器108的一电极。像素储存电容108是用于维持控制液晶所需的电压。像素储存电容108的另一电极，在更早期技术可连接于相邻的扫描线。
另外，随着薄膜晶体管液晶显示器的大尺寸化，为降低驱动的栅极延迟效应(gate delay)的影响，现今像素以一共通电极型像素储存电容(Cst On Common)为设计主流。此种型式设计，因采取共通电极(common)与栅极分离的做法。电容的另一电极连接到一共通电压，例如一共通电极(common electrode，Vcom)。
请参阅图2，图2绘示一公知薄膜晶体管液晶显示器的布局结构。薄膜晶体管104的栅极连接于扫描线110。薄膜晶体管104的源极连接到对应的信号线112。薄膜晶体管104的漏极连接到像素电极层118。另外像素储存电容器由一共通下电极114与上电极116所构成。像素电极层118透过一开口120与上电极116连接。
其中，下电极114形成于一透明基板126上。下电极114一般又称为第一金属层，其一般与薄膜晶体管104的栅极共同定义形成。接着，一电容介电层124形成覆盖于下电极114上。一金属电极层116形成于电容介电层124上作为储存电容的上电极116，其与下电极114重叠的部份，为主要电荷储存位置。一保护层122形成覆盖过于电容上电极116，且覆盖其它部分。保护层122有一开口120，暴露出电容上电极116。一像素电极层118透过开口120，可与电容上电极116连接。另外，其它结构以完成液晶显示器，例如整合彩色滤光片基板于明基板126上，并填入一液晶层(未示)等，为公知技术者熟知，于此不再详述。
上述公知结构中，当数组制造过程中，薄膜晶体管104的的信道区一般是由非晶硅氢化物(amorphous silicon hydride，a-Si：H)所形成。于定义形成过程中，非晶硅的异物115，容易沿电容下电极114的边缘而残留在电容介电层24上。当进行习称第二金属层制作工艺(metal2)，以形成电容上电极116及信号线112时，电容上电极116会覆盖过电容的下电容电极114，并跨过其边缘。此时若有导电的残留异物115沿电容下电极114边缘残留在电容介电层24上，将使电容上电极116与信号线112短路(short)，造成数组的缺陷。
另外，残留异物115可能也会造成上下电容电极的短路，使像素储存电容108失去效应，造成此像素的亮点缺陷。异物115残留造成亮点缺陷时，一般除了用激光将异物除去以外，同时也会使共通电极114造成为断线。断线会造成栅极淡线的发生。因此为防止淡线的发生，当有缺陷的电容器所产生的点缺陷发生时，一般的做法则倾向于不修补此点缺陷，因而形成亮点。
但是，现今市场对显示器的画像品质，其要求越益严苛。如何将亮点以激光修补的技术，将亮点修补成暗点，以达到零亮点的目标，是目前的主流趋势。目前上述的激光修补技术，无法做暗点化，因为现有的暗点化技术，会使共通电极与栅极短路而造成亮线缺陷。因此如何解决蓄积电容器的点缺陷，无法做暗点化的问题，为进一步提升画像品质的重要关键。
发明内容
有鉴于此，本发明提供一种像素储存电容器结构。通过缩小电容上电极的边缘，使电容下电极大于电容上电极。如此当导电异物残留于电容下电极的边缘时，因电容上电极不与电容下电极的边缘重叠，即使异物残留，也可降低电容与信号线短路的机率。
本发明提供一种像素储存电容器结构，包括第一电容电极形成于一基板上。一电容介电层形成于第一电容电极上。一第二电容电极形成于电容介电层上，其中第二电容电极的面积范围小于第一电容电极的面积范围。一保护层覆盖过于第二电容电极上，其中保护层有一开口，暴露出第二电容电极。一像素电极层覆盖于保护层上，透过保护层的开口与第二电容电极连接。
上述中，该像素电极与一开关组件连接。
上述中，因第二电容电极的面积范围小于第一电容电极的面积范围，其边缘不重叠，因此有效降低电容短路的机率。
本发明提供一种液晶显示装置，包括复数条扫描线；复数条信号线；以及复数个像素，每一像素包括一液晶单元，具有一像素电极连接至一储存电容，以及一开关组件，连接液晶单元与信号线之一，而开关组件之一连接至扫描线之一；其中，上述储存电容还包括一第一电容电极、一电容介电层与一第二电容电极，第二电容电极与第一电容电极的一重叠区域大致上相等于第二电容电极的面积。
本发明另外提供一种形成一像素储存电容器的方法，包括形成一第一电容电极于一基板上。于该第一电容电极上，形成一电容介电层。于该电容介电层上，形成一第二电容电极，其中该第二电容电极的一面积范围小于该第一电容电极。于该第二电容电极上形成一覆盖保护层。定义该保护层以形成一开口，暴露出该第二电容电极。形成一像素电极层，覆盖于该保护层上，透过该保护层的该开口与该第二电容电极连接。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
附图说明
图1绘示公知薄膜晶体管液晶显示器的驱动电路。
图2绘示一公知薄膜晶体管液晶显示器的布局结构。
图3A绘示依照本发明，薄膜晶体管液晶显示器的布局结构。
图3B绘示依照本发明，于图3A中沿II-II线的剖面图。
标号说明：
100 扫描电路 102 信号保持电路
104 薄膜晶体管 106 像素液晶
108 储存电容 110 扫描线
112 信号线 114 共通电极线
115 异物 116，200 电容上电极
118，204 像素电极 120，202 开口
122 保护层 124 电容介电层
126 基板
具体实施方式
本发明的像素储存电容器结构，其主要特征之一为通过缩小电容上电极的边缘，或是扩大电容下电极的边缘，使电容下电极大于电容上电极。如此当导电异物沿电容下电极的边缘残留在电容介电层上时，因电容上电极不与电容下电极的边缘重叠，即使导电异物残留，也可降低电容与信号线短路的机率。以下举一实施例作为本发明特征的描述。
请参阅图3A，图3A绘示依照本发明，薄膜晶体管液晶显示器的布局结构。薄膜晶体管104的栅极连接于扫描线110。薄膜晶体管104包括一栅极104g，一源极104s，即一漏极104d。薄膜晶体管104的设计，一般有两种，一种是栅极104g在下，而源极104s及漏极104d在上。另种设计为栅极104g在上，而源极104s及漏极104d在下。现今以栅极104g在下，先形成于透明基底上。栅极104g一般与电容下电极114一起定义形成，又称为第一金属(metal 1)制作工艺。源极104s及漏极104d之间有一信道区104a。一般信道区104a是由导电的非晶硅所形成，而源极104s及漏极104d则由具有N型掺杂-的非晶硅导电物质定义形成。一般液晶显示器，又包括上下像素电极层，及其间的液晶层。另外又包括滤色层，相位差板，偏光板，等等，皆为熟此技术者熟知的技术，不详细描述。而液晶显示器控制机制，简单描述于下。
请同时参见图1，薄膜晶体管104的栅极104g连接扫描线110。扫描线110由扫描电路100控制。源极104s则连接到对应的信号线112。信号线112由保持电路102控制。薄膜晶体管104的漏极104d连接到一像素电极层204。另外像素储存电容器由一电容下电极114与一电容上电极200所构成。电容下电极114也例如连接到一共通电极Vcom。像素电极层204透过一开口202与电容上电极200连接。于像素电极层204上有一液晶层，及液晶层上方的一像素电极层(未示)。像素电极层204一般由铟锡氧化物(Indium tin oxide)所形成。
扫描电路100与保持电路102各由不同的时钟脉冲，以一顺序供给扫描线110与信号线112。扫描线110控制薄膜晶体管104的开与关。信号线112施加电压给薄膜晶体管104。而薄膜晶体管104的漏极与像素储存电容器108连接。如果薄膜晶体管104被打开时，可经信号线112供给像素储存电容器108的所需的电压，进而控制像素电极ITO的电压。由上下像素电极ITO所施加的电压，因此可控制像素范围内的其间液晶分子的转动特性。当像素储存电容器，经薄膜晶体管104的开启充电，可依选择，控制液晶在此像素的亮暗，并保持之。
由于像素数组的制造过程需经至少四道制作工艺，可能会有一些异物残留其间，造成组件的缺陷，例如前述图2所引起的一些问题。为了解决异物的残留，造成不当短路，利用本发明设计电容上电极，可解决上述问题。
本发明设计使电容上电极200涵盖的范围，比电容下电极114小，使电容下电极114的边缘不会与电容上电极200重叠，也即电容上电极200与电容下电极114的重叠区域大约相当于电容上电极200的面积。于形成电容的过程中，下电极114的边缘容易残留异物115。异物115一般是导电残留物，例如形成信道区的非晶硅材料，其容易沿电容下电极114的边缘残留在电容介电层124上而形成导电残留物。由于电容上电极200一般是与信号线112一起形成，如果电容上电极200与电容下电极114的边缘有重叠。异物115可能会造成电容上电极200与信号线112的短路。
另外，若是异物115与电容上电极200与电容下电极114触碰，会使电容短路失效。本发明设计，使电容上电极200比电容下电极114小，如此只少可避免电容短路，或是像素电极层204短路到信号线。
本发明要求电容上电极200的面积范围比电容下电极114小，是为了避免其边缘的重叠。因此面积的形状或大小可视实际的设计而改变，而只要避免边缘的重叠即可。
薄膜晶体管104的作用，一般而言类似于一开关组件，可控制电容器的充电状态。而开口202的形成可由一般的定义制作工艺达成，例如微影蚀刻。开口202的位置，是为了使像素电极与电容上电极200的连接，一般是位于电容上电极200的范围之内，例如可形成于约中间部位。
上述中，本发明的主要特征在于，电容上电极200比电容下电极114小，使异物115不会触碰到电容上电极200造成短路。图3B绘示依照本发明，于图3A中沿II-II线的剖面图。请参阅图3A与图3B，一电容下电极114形成于一基板126上。一电容介电层124形成覆盖过电容下电极114。电容上电极200形成于电容介电层124上。电容下电极114，电容介电层124与电容上电极200形成一储存电容。一保护层122形成于电容上电极200之上，且覆盖过基板126。保护层122有一开口202，暴露出电容上电极200。一像素电极层204，形成于保护层122之上。像素电极层204且透过开口202与电容上电极200连接。
上述中，电容上电极200比电容下电极114的范围小，因此不与电容下电极114的边缘重叠。当电容下电极114的边缘残留有异物115时，也不会与电容上电极200触碰造成不当短路。例如异物115延伸至信号线112时，电容上电极200若与异物115触碰，会造成电容上电极200与信号线112之间的短路。
上述残留异物115的位置分布，仅是一示意图。残留异物115也可能不连续，但是异物115残留于电容下电极114的边缘造成不当的短路是传统制作工艺常碰到的问题。
本发明的特征之一在于，设计电容下电极114的边缘不与电容上电极200重叠。因其边缘不重叠，可以有效防止不当短路。为了有足够的蓄积电容值，除了可缩小电容上电极200的面积范围为外，也可放大电容下电极114的面积范围。甚至改变面积的边缘形状皆不脱离本发明提出的特征。
换句话说，本发明的特征在于电容下电极114与电容上电极200的边缘不重叠即是。至于面积范围的调整仅是设计上的变化条件。另外，本发明并不限用于储存电容在共通电极上(Cs on common)的设计，也可应用于储存电容在栅极(Cs on gate)上的设计。
Claims (16)
1、一种具有储存电容器的像素结构，其特征在于：包括：
一第一电容电极，形成于一基板上；
一电容介电层，形成于该第一电容电极上；
一第二电容电极，形成于该电容介电层上，其中该第二电容电极的一面积范围小于该第一电容电极的一面积范围；
一保护层覆盖过于该第二电容电极上，其中该保护层有一开口，暴露出该第二电容电极；
一像素电极层覆盖于该保护层上，透过该保护层的该开口与该第二电容电极连接。
2、如权利要求1所述的具有储存电容器的像素结构，其特征在于：该第一电容电极与该第二电容电极的一重叠区域具有与该第二电容电极大致上相等的一面积。
3、如权利要求1所述的具有储存电容器的像素结构，其特征在于：该像素电极与一开关组件连接。
4、如权利要求1所述的具有储存电容器的像素结构，其特征在于：该像素电极与一薄膜晶体管连接。
5、如权利要求1所述的具有储存电容器的像素结构，其特征在于：该第一电容电极连接于一共通电压。
6、一种具有储存电容器的像素结构，其特征在于：包括：
一第一电容电极，形成于一基板上；
一电容介电层，形成于该第一电容电极上；
一第二电容电极，形成于该电容介电层上，其中该第二电容电极的一边缘不跨过该第一电容电极的一边缘。
7、如权利要求6所述的具有储存电容器的像素结构，其特征在于：还包括：
一保护层覆盖过于该第二电容电极上，其中该保护层有一开口，暴露出该第二电容电极；
一像素电极层覆盖于该保护层上，透过该保护层的该开口与该第二电容电极连接。
8、如权利要求6所述的具有储存电容器的像素结构，其特征在于：该第一电容电极的该边缘，残留有一异物。
9、如权利要求8所述的具有储存电容器的像素结构，其特征在于：该一异物包括非晶硅。
10、如权利要求6所述的具有储存电容器的像素结构，其特征在于：该第一电容电极与该第二电容电极所形成的一电容器，受控于一薄膜晶体管。
11、一种具有储存电容器的像素结构的形成方法，其特征在于：包括：
形成一第一电容电极，于一基板上；
形成一电容介电层，于该第一电容电极上；
形成一第二电容电极，于该电容介电层上，其中该第二电容电极的一面积范围小于该第一电容电极；
形成一保护层覆盖过于该第二电容电极上；
定义该保护层以形成一开口，暴露出该第二电容电极；
形成一像素电极层，覆盖于该保护层上，透过该保护层的该开口与该第二电容电极连接。
12、如权利要求11所述的具有储存电容器的像素结构的形成方法，其特征在于：该第一电容电极与该第二电容电极的一重叠区域，具有与该第二电容电极大致上相等的一面积。
13、如权利要求11所述的具有储存电容器的像素结构的形成方法，其特征在于：该像素电极与一开关组件连接。
14、如权利要求11所述的具有储存电容器的像素结构的形成方法，其特征在于：还包括连接该像素电极至一薄膜晶体管。
15、如权利要求11所述的具有储存电容器的像素结构的形成方法，其特征在于：还包括连接该第一电容电极至一共通电压。
16、一种液晶显示装置，其特征在于：包括：
复数条扫描线；
复数条信号线；
复数个像素，每一像素包括一液晶单元，具有一像素电极连接至一储存电容，以及一开关组件，连接该液晶单元与该些信号线之一，该开关组件的一连接至该些扫描线之一；
其中，该储存电容包括一第一电容电极、一电容介电层与一第二电容电极，该第二电容电极与该第一电容电极的一重叠区域大致上相等于该第二电容电极的面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021463212A CN1490645A (zh) | 2002-10-18 | 2002-10-18 | 具有储存电容器的像素结构与其形成方法及液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021463212A CN1490645A (zh) | 2002-10-18 | 2002-10-18 | 具有储存电容器的像素结构与其形成方法及液晶显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1490645A true CN1490645A (zh) | 2004-04-21 |
Family
ID=34148646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA021463212A Pending CN1490645A (zh) | 2002-10-18 | 2002-10-18 | 具有储存电容器的像素结构与其形成方法及液晶显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1490645A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317596C (zh) * | 2004-11-15 | 2007-05-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| CN100480795C (zh) * | 2006-09-12 | 2009-04-22 | 友达光电股份有限公司 | 液晶显示器面板、液晶显示器的阵列基板 |
| CN100498480C (zh) * | 2004-05-13 | 2009-06-10 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| US7742139B2 (en) | 2006-06-02 | 2010-06-22 | Au Optronics Corporation | Array substrate and liquid crystal display panel |
| CN103943564A (zh) * | 2014-02-24 | 2014-07-23 | 上海中航光电子有限公司 | 一种tft阵列基板及其制作方法、显示面板 |
| CN104503158A (zh) * | 2014-12-17 | 2015-04-08 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示面板的检测方法 |
-
2002
- 2002-10-18 CN CNA021463212A patent/CN1490645A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100498480C (zh) * | 2004-05-13 | 2009-06-10 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN1317596C (zh) * | 2004-11-15 | 2007-05-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| US7742139B2 (en) | 2006-06-02 | 2010-06-22 | Au Optronics Corporation | Array substrate and liquid crystal display panel |
| CN100480795C (zh) * | 2006-09-12 | 2009-04-22 | 友达光电股份有限公司 | 液晶显示器面板、液晶显示器的阵列基板 |
| CN103943564A (zh) * | 2014-02-24 | 2014-07-23 | 上海中航光电子有限公司 | 一种tft阵列基板及其制作方法、显示面板 |
| CN103943564B (zh) * | 2014-02-24 | 2017-02-08 | 上海中航光电子有限公司 | 一种tft阵列基板及其制作方法、显示面板 |
| CN104503158A (zh) * | 2014-12-17 | 2015-04-08 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示面板的检测方法 |
| WO2016095242A1 (zh) * | 2014-12-17 | 2016-06-23 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示面板的检测方法 |
| CN104503158B (zh) * | 2014-12-17 | 2017-04-19 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示面板的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586989B2 (en) | Thin film transistor array panel and display device | |
| US7477445B2 (en) | Electrophoretic indication display | |
| US7915614B2 (en) | Display substrate having the same and method of manufacturing the display substrate | |
| JP2007052419A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| US20090009672A1 (en) | Substrate of Liquid Crystal Display and Method of Manufacturing the Same | |
| CN101101422A (zh) | 半透射型液晶显示装置 | |
| US10852608B1 (en) | Display panel and manufacturing method thereof | |
| CN1625711A (zh) | 液晶显示器 | |
| US20090273725A1 (en) | Liquid crystal display panel and pixel structure thereof | |
| US20130161612A1 (en) | Display device and image display system employing the same | |
| US8164702B2 (en) | Display substrate, method of manufacturing the display substrate and display device having the display substrate | |
| CN1248032C (zh) | 显示装置 | |
| KR100483095B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| US20080073686A1 (en) | Thin-Film Transistor Array and Method for Manufacturing the Same | |
| US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| CN1490645A (zh) | 具有储存电容器的像素结构与其形成方法及液晶显示装置 | |
| CN1318908C (zh) | 薄膜晶体管数组 | |
| US6815715B2 (en) | Storage capacitor structure and liquid crystal display device having the same | |
| US6750925B2 (en) | Active matrix display device | |
| US7142267B2 (en) | Active matrix display device | |
| US11347122B2 (en) | Display apparatus | |
| CN1837901A (zh) | 一种液晶显示面板的像素储存电容结构 | |
| CN1558285A (zh) | 主动式阵列液晶显示器 | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |