CN1411044A - 连接一传导线迹至一半导体芯片的方法 - Google Patents

Abstract

本发明涉及一种连接传导线迹至半导体芯片的方法，包括芯片上的传导衬垫对准传导线迹的通孔，同时底层覆盖通孔于芯片对侧，其中传导线迹于底层属于不同材料，去除部分或全部底层因而暴露出通孔，以及在通孔形成一接点其电连接传导线迹与衬垫。该方法包括电镀传导线迹至底层上，在衬垫与通孔对准后而在去除部分或全部底层前，以机械方式附着芯片至传导线迹，以及形成开口在位于通孔正下方的黏着剂，因而于去除部分或全部底层后而于形成接点前暴露出衬垫。

Description

连接一传导线迹至一半导体芯片的方法

技术领域

本发明涉及一种半导体芯片总成，尤其涉及一种以机械及电方式连接传导线迹至半导体芯片的方法。

背景技术

半导体芯片具有输入/输出衬垫，必须连接至外部电路以成为电子系统的一部分发挥功能。典型的连接媒介为金属引线阵列(例如引线框)或支持电路(例如基材)，但也可直接连接至电路板(例如母板)。广泛采用数种连接技术。包括导线接合、胶带自动接合(TAB)、及倒装芯片接合。

导线接合为至目前为止最常用且最经济的连接技术。此种办法中，导线逐一藉热压、热音振处理或超音波处理由芯片接合至外部环路。在热压接合中，细金线由一卷线轴进给通过夹具及毛细管。热源拂过金线一端而形成线球由毛细管凸起。然后芯片或毛细管被加热至约200至300℃，毛细管向下调整至铝衬垫上，毛细管施压于线球，线球在衬垫上形成球状接合。然后毛细管升高且移动至支持电路的一个端子，毛细管再度调整向下，力与温度的几何介于金线与端子间形成楔形接合。如此衬垫与端子间的连接包括球形接合(仅接触衬垫)、楔形接合(仅接触端子)以及二接合间的导线。在再度升高毛细管后，导线由楔形接合劈开，热源拂过导线而形成新的线球，以及此项处理对芯片上的其它衬垫重复进行。热音振接合类似热压接合但当球形接合及楔形接合形成时加入超音波振动，因此需要的热量较少。超音波接合使用铝线来形成楔形接合而无需加热。这些基本方法有多项变化。

TAB涉及使用热压接合接合芯片上的金凸块衬垫至聚合物带上的外部环路。TAB需要机械力例如压力或丛发超音波振动及升高温度来完成导线或凸块与指定面间的冶金熔接。

倒装芯片接合涉及提供预先形成的焊料凸块于衬垫上，颠倒芯片故衬垫面向下，且对准接合位置以及接触匹配接合位置，熔化焊料凸块来湿润衬垫及接合位置。在焊料再流动后，焊料冷却且固化而介于衬垫与接合位置间形成焊料接头。有机传导黏着剂凸块带有传导性填充剂于聚合物黏结剂，已经用来替代焊料凸块，但就传统意义而言通常未形成冶金介面。倒装芯片接合优于导线接合及TAB的一大优点为，提供芯片与外部环路间的连结路径缩短，因此电特性较佳，例如电感杂讯、串音、传播延迟及波形失真减少。此外倒装芯片接合需要极小安装面积及总量，结果导致整体成本的节省，原因在于无需使用额外封装体且电路板占据面积减小。

虽然倒装芯片技术具有无数优于导线接合及TAB的优点，但其成本及技术上的限制明显。例如于衬垫上形成凸块的成本相当高。此外，黏着剂通常无法填补芯片与支持电路间，以减少由于芯片与支持电路间的热不匹配而对焊料接头造成的应力，以及填补不全的处理过程造成制造复杂度及成本增高。此外，焊料接头由于热-机械应力造成的疲劳而随着时间的经过电阻及裂缝及空隙增大。最后，焊料典型为锡-铅合金以及以铅为主的材料，由于有毒废料弃置上的问题以及毒性物质渗滤入地下水源的环保考量已经变成较不普及。

美国专利第4,442,967号揭示一种在微电路上提供凸起接触部的方法。线球藉施加热能形成于线端上，线球被压迫抵住微电路的接触区，使用热压或热音振导线接合形成球接合，接近球接合处形成导线弱化区，导线于弱化区被割断而形成凸起接触部于接触区上。如此所得接触部比较电镀凸块相对简单且经济。但接触部未能提供与支持电路的电连接。为了做电连接，需要额外处理步骤例如热压接合接触部至TAB内引线，或设置导电黏着剂于倒装芯片配置中的接触部与接合位置间。

美国专利第4,661,192号揭示一种接合芯片至支持框的方法，是经由使用导线接合提供球形接合于芯片衬垫上，平面化球形接合，以传导性环氧树脂涂布平面化球形接合，以及然后对准且接合传导性环氧树脂至支持框上的相对应传导图样。如此于形成球形接合后需要多个处理步骤才能电连接芯片至支持框。此外，需审慎确保环氧树脂不会过流而导致引线短路。

电连接芯片上衬垫至支持电路上传导线迹的传导性黏着剂为业界众所周知。如前述，在聚合物黏结剂中带有传导性填充剂的有机传导性黏着剂凸块已被使用，但通常就传统意义而言无法形成冶金介面。穿过聚合物黏结剂的湿气可能造成传导性填充剂微粒的腐蚀或氧化，结果导致电连接的不稳。此外，聚合物黏结剂以及传导性填充剂可能劣化，结果导致电连接不稳定。如此传导性黏着剂具有适当机械强度但电气特性不佳。

鉴于目前使用的半导体芯片总成的多个开发阶段以及限制，需要有一种半导体芯片总成其具有成本效益、可靠、可制造，且提供绝佳机械及电性能以及符合严苛的环保标准。

发明内容

本发明的目的在于提供一种带有芯片及传导线迹而可提供低成本、高性能且高度可靠封装的半导体芯片总成。

本发明的另一目的在于提供一种方便且具有成本效益的方法，用以制造半导体芯片总成成为芯片大小封装体、球栅阵列或其它构造。

根据本发明的一个特征方面，一种连结一传导线迹至一半导体芯片的方法，包括对准芯片上的一传导衬垫与传导线迹的通孔，同时一底层覆盖通孔与芯片的对侧，其中传导线迹在底层属于不同材料，去除部分或全部底层因而暴露出通孔，以及在通孔形成电接头，其与传导线迹及衬垫电连接。

较佳地，该方法包括电镀传导线迹至底层上，在对准衬垫与通孔后，而在去除部分或全部底层前，使用黏着剂以机械方式附着芯片至传导线迹，以及在去除部分或全部底层后而在形成接头前，在位于通孔正下方的黏着剂形成一开口，因而暴露出衬垫。

该方法也包括经由使用热压或热音振导线接合而提供一球形接合于传导线迹与衬垫，因而形成接头。

该方法也包括施用选择性蚀刻，选择性蚀刻去除底层于通孔上方的一部分且在底层形成一柱，该柱覆盖且电连接至传导线迹部分；或另外施用全面性蚀刻而去除全部底层。

该方法进一步包括提供传导线迹作为TAB引线的内引线，其扇出而跨芯片外缘；或另外作为路由线其扇入而朝向芯片中心。

本发明的一优点为半导体芯片总成无需包括焊料接头。另一优点为总成可使用低温制程制造而可降低应力且改善可信度。又一优点为总成可使用良好控制的湿化学方法制造，其容易由电路板、引线框及胶带制造商实施。又另一优点为总成可使用与铜芯片及无铅环保要求相符合。

这些及其它发明目的、特点及优点将进一步说明且由后文较佳具体实施例的详细说明的综论将显然自明。

附图说明

后文较佳具体实施例的详细说明连同附图研读时将更为明了，附图中：

图1A-1K为剖面图，显示根据本发明的一具体实施例连结传导线迹至半导体芯片的方法；

图2A-2K分别为对应于图1A-1K的顶视平面图；

图3A-3K分别为对应于图1A-1K底视平面图；

图4A-4E为放大剖面图显示图1K的接头的制法；

图5A-5N为剖面图显示根据本发明的另一具体实施例连接传导线迹至半导体芯片的方法；

图6A-6N分别为对应于图5A-SN顶视图；以及

图7A-7N分别为对应于图5A-5N的底视图。

具体实施方式

图1A-1K、2A-2K及3A-3K分别为根据本发明的一具体实施例连接传导线迹至半导体芯片的方法的剖面、顶视及底视图。本具体实施例中，在连接传导线迹至芯片前芯片与晶圆上的其它芯片分离，以及传导线迹为TAB引线的内引线，其延伸跨芯片外缘且对芯片提供扇出路由。

图1A、2A及3A分别为半导体芯片10的剖面、顶视及底视图，半导体芯片10为集成电路，其中形成多个晶体管、电路、互连线等(图中未显示)。芯片10包括顶面12及底面14。顶面12包括传导衬垫16。衬垫16实质上对准芯片10的绝缘壳体，故其上表面12大致为平坦。另外，若有所需衬垫16可延伸于绝缘壳体上方或下凹于绝缘壳体下方。衬垫16提供芯片10与外部环路电耦合的接合位置。如此衬垫16可为输入/输出衬垫或电源/接地衬垫。衬垫16具有铝底层作为表层，或另外铝底层上方有表层例如金覆盖，其间有黏着层及/或障壁层视随后接合衬垫的接头性质决定。若有所需，衬垫16的铝底层可经由将芯片10浸泡于含0.05M磷酸溶液于室温经1分钟然后在蒸馏水中清洗随后才沉积下一层于铝底层上。衬垫16具有长度及宽度70微米。芯片10包括许多其它衬垫于上表面16，而仅显示衬垫16方便说明。此外，芯片10已经与其它先前附着于晶圆上的芯片分离。

图1B、2B及3B分别为底层20的剖面、顶视及底视图，底层20包括顶面22及底面24。底层20为厚度100微米的铜箔。

图1C、2C及3C分别为抗光蚀剂层26的剖面、顶视及底视图，抗光蚀剂层26形成于底层20的底面24上。抗光蚀剂层26沉积成为连续层，然后通过标线片(图中未显示)选择性照光而图样化，施用显像剂溶液来去除藉光而变成可溶性的抗光蚀剂部分，然后如已知方式进行硬烘烤。结果抗光蚀剂层26含有开口28，开口28选择性暴露出底面24部分30。抗光蚀剂层26的厚度为10微米。

图1D、2D及3D分别为形成于底层20上的传导线迹32的剖面、顶视及底视图。传导线迹32包括顶面34、底面36、放大的矩形部40以及路由部42。传导线迹32也包括通孔44，通孔伸展于顶面34与底面36间且对中于放大矩形部40内部且由放大矩形部40所环绕。顶面34接触底层20的底面24且由底层24覆盖。同理，通孔44由底面24覆盖。底面36暴露出，通孔44藉抗光蚀剂层26填补。传导线迹32为金制成，厚度为5微米，放大矩形部40的长及宽为100微米，路由部42的宽20微米以及通孔44的直径为60微米。

传导线迹32是藉电镀操作形成。如此，传导线迹32是以加成方式形成。最终电镀汇流排(图中未显示)连结至底层20，由外部电源施加电流至电镀汇流排，以及底层20于室温浸泡于电解金镀槽内，例如塔克尼欧罗坦普(TechnicOrotemp)。结果，传导线迹32电镀(或生长)于底层20底面24的暴露部30。电镀操作持续至传导线迹32具有预定厚度为止。随后结构由电解槽中移开且于蒸馏水清洗去除污染物。

图1E、2E及3E分别为去除抗光蚀剂层26后底层20及传导线迹32的剖面、顶视及底视图。在此阶段，传导线迹32的外缘以及通孔44的侧壁暴露出，但传导线迹32保持附着于底层20，底面34及通孔44保持为底层20所覆盖。

图1F、2F及3F分别为附着于底层20及传导线迹32的黏着剂46的剖面、顶视及底视图。黏着层46为热塑性聚醯亚胺薄膜，具有玻璃化温度(Tg)为400℃。黏着层46是使用网版印刷呈液体树脂例如聚胺基酸树脂施用于传导线迹32的底面36。液体树脂流动在传导线迹32的外缘上且流入通孔44内部。结果，液体树脂遮盖传导线迹32的暴露面以及传导线迹32外侧的底层20底面24的暴露部以及遮盖通孔44内部。随后，液体树脂硬化形成黏着层46呈聚醯亚胺薄膜其伸展于底面24下方30微米以及伸展于底面36下方25微米。

图1G、2G及3G分别为芯片10藉黏着层46以机械方式黏着至传导线迹32的剖面、顶视及底视图。黏着层46设置在芯片10顶面12与传导线迹32底面36间且与之接触。如此，芯片10及传导线迹32彼此并未接触。较佳黏着层46是使用相对低压夹置在上表面12与底面36间，同时黏着层46被加热至其玻璃化温度而变熔化。此外，芯片10及传导线迹32设置成彼此相对，因此衬垫16对准通孔44。换言之，至少部分衬垫16且较佳为大部分衬垫16是位于通孔44正下方。由于衬垫16的70微米长度及宽度超过通孔44的60微米直径，故衬垫16无法全部位于通孔44正下方。反而衬垫16的中部是位于通孔44正下方，而衬垫16的周边部是位于通孔44外侧。衬垫16及通孔44可使用自动化图样辨识系统对准。然后黏着层46经冷却及硬化而形成固体黏着层厚25微米介于上表面12与下表面36间，且以机械方式扣接芯片10至传导线迹32。在此阶段，通孔44由底层20上方覆盖且填补而由下方藉黏着层46遮盖；衬垫16由上方藉黏着层46遮盖，衬垫16藉黏着层46的厚度而与传导线迹32隔开。

图1H、2H及3H分别为形成于芯片10下表面14的包囊剂48的剖面、顶视及底视图。较佳包囊剂48最初为糊膏形式的环氧树脂其中包括环氧树脂、硬化剂、加速剂及填充剂。填充剂为惰性物质如氧化硅(粉状融合石英)提供匹配的热膨胀系数。环氧树脂糊涂布于芯片外缘(显示一圆)及下表面14以及黏着层46的与传导线迹32对侧且于芯片10外侧的表面。随后，环氧树脂于100-250℃范围的相对低温固化或硬化而形成固体黏着保护层。包囊剂48提供背侧环境保护例如芯片10的防水及防微粒保护，厚度为100微米。

图1I、2I及3I分别为底层20被去除后的芯片10及传导线迹32的剖面、顶视及底视图。“正面”湿化学蚀刻施用于底层20顶面22上。例如湿化学蚀刻喷雾于顶面22上，或构造浸泡于湿化学蚀刻内，原因在于芯片10是由包囊剂46保护。湿化学蚀刻相对于金、聚醯亚胺及环氧树脂对铜具有高度选择性。因此不会去除可觉察数量的传导线迹32、黏着层46或包囊剂48。适当湿化学蚀刻可由含碱性氨，带过氧化氢的硫酸，铬酸-硫酸，带过硫酸铵的磷酸，硫酸铜，氯化铜或氯化铁溶液提供。最理想的蚀刻时间是将底层20暴露于湿化学蚀刻以完全去除底层20，但不会过度暴露传导线迹32的化学蚀刻，此种最理想蚀刻时间可经由尝试错误决定。较佳由于湿化学蚀刻对金不具选择性，故蚀刻时间可接受范围宽广而极少或无终点方面的担忧。

湿化学蚀刻完全去除底层20。结果暴露出整个传导线迹32顶面34，同样地也暴露出通孔44。在此阶段，黏着层46继续遮盖衬垫16，填补通孔44，以及对传导线迹32提供重要的机械支持，否则传导线迹32可能变成悬吊的引线。

图1J、2J及3J分别为形成于黏着层46的开口50的剖面、顶视及底视图。特别在通孔44的任何黏着层46皆被去除，位于通孔44正下方的该部分黏着层46也被去除而形成开口50于黏着层46。结果通孔44及开口50分别延伸贯穿传导线迹32及黏着层46且暴露出衬垫16。开口50可藉施加适当蚀刻提供，该种蚀刻对黏着层46比较对衬垫16及传导线迹32具有高度选择性。较佳蚀刻系依据黏着层46的厚度决定。

本例中施用选择性雷射蚀刻。使用投射雷射消蚀，金属罩盖(图中未显示)位于顶面34上，故金属罩盖的开口对准通孔44，雷射被导引至金属罩盖的顶面34对侧。如此金属罩盖于通孔44被雷射锁定目标。在雷射去除通孔44内侧或正下方的任何黏着层46后，雷射撞击衬垫16。此外，由于排齐与对准上的不准确故，雷射撞击放大矩形部40于通孔44邻近的部分顶面。但雷射未撞击放大矩形部40的周缘或放大矩形部40外侧，雷射也未变形或去除可察觉量的衬垫16或放大矩形部40。结果雷射大致提供通孔44通过黏着层46的伸长或图样转印。通孔44及开口50各自具有直径60微米，彼此在轴向方向对准且共同暴露出衬垫16。

图1K、2K及3K分别为接头52形成后完全完成的总成的剖面、顶视及底视图。接头52形成于通孔44内部，延伸通过黏着层46的开口50，以及接触衬垫16及传导线迹32，因而电连接衬垫16及传导线迹32。特别，接头52接触位于通孔44正下方的衬垫16中部、开口50侧壁、通孔44侧壁、以及传导线迹32的放大矩形部40的毗邻通孔44的部分顶面。此外接头52仅接触衬垫16、传导线迹32及黏着层46，接头52为通孔44内部的唯一导体且具有暴露的顶面。接头52为经由热音振导线接合形成的金球接合，但也可采用热压导线接合。接头52提供衬垫16与传导线迹32间的强劲持久的电连接。

图4A-4E为放大剖面图显示制造接头52的方法。

图4A显示在毛细管60及线球62置于通孔44上方后的部分完成的总成。毛细管60为已知热音振导线接合装置的部件。毛细管60为锥形且是由氧化铝、碳化钨、陶瓷、人造红宝石或多种耐火金属制成。线球62由金制成且由毛细管60底部凸出。线球62如已知是藉施加热能如电子焰或氢气焰喷射形成于金线64末端。金线64系由卷线轴(图中未显示)通过夹具66及毛细管60的一镗孔进给。夹具66关闭而将线64夹持定位。线球62的直径为60微米，金线64的直径为25微米。线球62的大小适当因此随后接头52可填补通孔44及开口50。其大小可由算术计算决定。

图4B显示毛细管60向下朝向衬垫移动，故线球62进入通孔44及开口50且接触衬垫16及传导线迹32后的部分完成总成。夹具66于移动开始前开启，故金线64于毛细管60移动时由其卷线轴上解卷。此外，毛细管60被加热至约150至200℃，且提供频率约60至120千赫的水平超音波摆动运动。来自毛细管60的热与喷焰操作的组合让线球62变成软化状态容易变形。但线球62的温度未达黏着层46的玻璃化温度，黏着层46仍维持为固体黏着剂薄膜。

图4C显示在毛细管60进一步向下朝向衬垫16移动，故线球62变形成为蕈菇形球形接合70而填补通孔44及开口50后的部分完成总成。特定言之，因线球62仍然处在容易变形的软化状态，以及毛细管60施加约25至45克的向下方向力同时继续超音波震荡，线球62挤压入通孔44及开口50内部且变形成为蕈菇形球形接合70，包括茎部72以及伞状帽或盖74。茎72填补通孔44及开口50且接触衬垫16及通孔44以及开口50的侧壁。盖74延伸高于传导线迹32且接触部分放大矩形部40的毗邻通孔44顶面，但未接触放大矩形部40的周缘且未接触传导线迹32的路由部42。夹具66保持敞开，故金线64继续于毛细管60移动的同时由卷线轴上解卷。此外，热、压力及超音波振动的组合介于球形接合70与衬垫16间形成金-铝合金，以及介于球形接合70与传导线迹32间形成融合金接头。

图4D显示在毛细管60由衬垫16及蕈菇形球形接合70向上移动远离，同时夹具60保持敞开以及金线64滑过毛细管60，而未对球形接合70产生任何向上压力的部分完成总成。此外，球形接合70开始冷却及硬化。

图4E显示在球形接合70硬化而形成接头52，夹具66关闭以及毛细管60于水平回路移动，然后以70至90克力向下移动俾切断金线64于盖74附近边缘，因而将金线由接头52解除连结后的完成总成。结果接头52具有蕈菇形，带有不合理的倒U字形轨76伸展于盖74上方。重要地，接头52于单一热音振球形接合操作的大致同时形成合金化金属接合至衬垫16及传导线迹32。

在此阶段，包括芯片10及传导线迹32的半导体芯片总成的制造可视为完成。传导线迹32藉黏着层及接头52分别以机械及电方式耦合至芯片10。传导线迹32延长超出芯片10外缘之外，且提供衬垫16与外部电路间的水平扇出路由。较佳传导线迹32为单一连续金属节段，其为TAB引线的内引线(或内端)。

半导体芯片总成包括其它传导线迹嵌置于黏着层46，为方便说明仅显示单一传导线迹32。传导线迹藉个别通孔内部的个别接头连结至芯片10上的一个别衬垫。此外，传导线迹各自延长跨芯片10于个别衬垫近端外缘而对个别衬垫提供水平扇出路由。在底层20去除后，传导线迹藉黏着层46彼此电隔离。较佳因底层20提供电镀汇流排用来形成传导线迹，以及接头系藉球形接合形成，故于底层20被去除后以及接头形成后，无任何电镀汇流排或相关环路必须由芯片10或传导线迹解除连结或割断。

图5A-5N、6A-6N及7A-7N分别为根据本发明的另一具体实施例连结传导线迹至半导体芯片的方法的剖面、顶视及底视图。本具体实施例中，当传导线迹连结至衬垫时芯片始于晶圆上的众多芯片之一，然后芯片与晶圆上的其它芯片分开而形成一芯片大小封装体。此外，传导线迹对衬垫提供扇出路由。此外，整个底层未被去除，反而于通孔上方的部分底层被去除，以及另一部分底层保持形成一柱，该柱电连接至传导线迹且提供衬垫的垂直路由。为求简化，前一具体实施例的任何说明只要适用皆并述于此处而不再重复说明。同理，本具体实施例的元件类似前一具体实施例的元件，则以相同参考编号表示前方为1百而非零。例如芯片110系对应芯片10，底层120对应底层20等。

图5A-5H、6A-6H及7A-7H分别显示类似图1A-1H、2A-2H及3A-3H的制造步骤，但有下列例外。

首先，芯片110并非晶圆上的众多芯片之一。芯片110尚未由晶圆上的其它芯片分离，直到以机械及电方式连接至传导线迹132为止，而芯片10系于以机械及电方式连接至传导线迹32之前已经分离。

第二，底层120的厚度为150微米，而底层20的厚度为100微米。底层120较厚原因在于容后详述，部分底层120于接头152形成后保持连结至传导线迹132且提供衬垫116的垂直路由。

第三，传导线迹132朝向芯片110中心扇入，而传导线迹32系跨芯片10的外缘扇出。

第四，传导线迹132非TAB引线内引线，而传导线迹32为TAB引线内引线。

第五，黏着层146厚10微米(介于芯片110与传导线迹132间)，而黏着层46的厚度为25微米(介于芯片10与传导线迹32间)。黏着层146较薄的原因在于无须支撑扇出超越芯片外的传导线迹。

第六，包囊剂148仅接触芯片110底面114，原因在于至芯片分离之前芯片110的四周外缘并未暴露出，而包囊剂48接触芯片10的外缘及底面14。

图5I、6I及7I分别为形成底层120顶面122上的抗光蚀剂层180的剖面、顶视及底视图，抗光蚀剂层180沉积为连续层，然后通过标线片(图中未显示)藉选择性照光而图样化，施用显像剂溶液来去除因照光而变成可溶性的抗光蚀剂部分，然后如已知方式进行硬烘烤。结果，抗光蚀剂层180含一开口选择性暴露出顶面122部分182。抗光蚀剂层180的厚度为10微米。

图5J、6J及7J分别为通孔144上方的部分底层120被去除而底层120的剩余部分形成一柱184后的部分完成总成的剖面、顶视及底视图。“正面”湿化学蚀刻使用抗光蚀剂层180作为蚀刻罩盖而施用至顶面122的暴露部182。例如湿化学蚀刻可喷雾于抗光蚀剂层180及暴露部182上，或整个构造浸泡于湿化学蚀刻内，原因在于背侧受包囊剂148保护故。如此柱184以扣除方法形成。湿化学蚀刻对铜比较对金、聚醯亚胺及环氧树脂具有高度选择性。因此，并无可觉察数量的传导线迹132、黏着层146或包囊剂148被去除。适当湿化学蚀刻可由含碱性氨，带过氧化氢的硫酸，铬酸-硫酸，含过硫酸铵的磷酸，硫酸铜，氯化铜或氯化铁溶液提供。

湿化学蚀刻完全蚀刻贯穿底层120的暴露部182。结果，湿化学蚀刻暴露出传导线迹132的第一部分186A其包括放大矩形部140以及毗邻该部分的部分路由部142，以及柱184遮盖且保持电连接至传导线迹132的第二部分。如此，传导线迹132及柱184的组合形成路由线188。同理，湿化学蚀刻暴露出通孔144以及黏着层146于通孔144内侧部份、外侧柱184及传导线迹132的外侧第一部分186A。柱184延伸高于传导线迹132 150微米。

此外，因湿化学蚀刻凹割(亦即横向蚀刻)抗光蚀剂层180下方的底层120，故柱184呈锥形向内而高度渐增。适当锥形为45度至略小于90度间，例如约75度。柱184于底部的直径为400微米，随着高度的升高递减而在顶面122为最窄，柱184于其余顶面122具有平坦顶面。最理想的顶面122部分182于湿化学蚀刻俾形成具有预定维度的柱的蚀刻时间可透过尝试错误建立。在此阶段，黏着层146继续遮盖垫116，填补通孔144，以及提供路由线188的机械支持，否则路由线188将变成悬吊的引线。

图5K、6K及7K分别为抗光蚀剂层180去除后的部分完成总成的剖面、顶视及底视图。

图5L、6L及7L分别为经由施用选择性雷射蚀刻剂而在黏着层146形成的开口150的剖面、顶视及底视图。通孔144与开口150组合而暴露出衬垫116。

图5M、6M及7M分别为接头152藉热音振处理球形接合形成后的部分完成总成的剖面、顶视及底视图。接头152是形成于通孔144及开口150内部且接触及电连接衬垫116及传导线迹132。因黏着层146比黏着层46薄，故开口150的容积比开口50小，因此可使用比线球62(直径60微米)更小的线球(直径50微米)。

图5N、6N及7N分别为绝缘底层190形成于传导线迹132及接头152后的全然完成总成的剖面、顶视及底视图。绝缘底层190相当薄，厚度为50微米。绝缘底层190接触且连接至传导线迹132、黏着层146、接头152及柱184下部。虽然绝缘底层190覆盖传导线迹132、黏着层146、接头152及柱184下部，但柱184上部伸展高于绝缘底层190 100微米。如此绝缘底层190未延伸至顶面122或底面136。较佳绝缘底层190最初为糊膏形式的环氧树脂，其包括环氧树脂、硬化剂、加速剂及填充剂。填充剂为惰性材料如氧化硅(粉状融合石英)，其改良导热性、热震抗性及匹配的热膨胀系数。环氧树脂糊使用网印选择性涂布于传导线迹132、黏着层146、接头152及柱184底部上，但未涂布于柱184顶部或顶面122上，然后环氧树脂于100-250℃范围之相对低温固化或硬化而形成固体黏着绝缘层，其对传导线迹132提供额外机械强度以及对接头152提供保护。例如若焊料接头随后于次一阶段组装期间形成于柱184顶上，则绝缘底层190可保护传导线迹132及接头152不接触焊料再流。

在此阶段，包括芯片110、路由线188及绝缘底层190的半导体芯片总成的制造可视为完成。路由线188分别藉黏着层146及接头152以机械及电方式耦合至芯片110。传导线迹132朝向芯片110中心伸展，且提供衬垫116与柱184间的水平扇入路由，柱184提供传导线迹132与顶面122间的垂直路由。换言之，传导线迹132、接头152及柱184的组合提供于随后次一阶段组装期间介于衬垫116与顶面122上方于印刷电路板(图中未显示)之一端子间的水平及垂直路由。

半导体芯片总成包括其它传导线迹嵌置于黏着层146，为方便说明仅显示单一传导线迹132。传导线迹个别藉各通孔内部的接头连接至芯片110上的个别衬垫，以及各自直接于反端连接至各柱。此外，传导线迹及柱提供个别衬垫的水平扇入路由及垂直路由。传导线迹藉黏着层146及绝缘底层190彼此电隔离。较佳由于底层120于蚀刻前提供镀敷汇流排，接头是藉球形接合形成，故在底层120被蚀刻且接头被形成后不再有镀敷汇流排或相关环路必须由芯片110或传导线迹卸下或割断。若有所需，焊料球可藉网板印刷印刷于柱顶上而提供次一阶段组装的连接。最后，芯片110与晶圆上的其它芯片分离，如此将该总成与其它总成单离，故该总成形成一芯片大小封装体。

前述半导体芯片总成仅供举例说明之用。预期可做出无数其它具体实施例。

传导线迹有多种形状及尺寸，且可为多种传导金属包括铜、金、镍、铝、锡、其组合及其合金。传导线迹之较佳组成系依据接头性质以及设计及可靠性因素等决定。例如入使用金球形接合接头，则传导线迹为一层5微米金，或另外为一层4.5微米镍电镀于一层0.5微米金又电镀于一铜底层上来降低成本；或另外一层4微米镍电镀于0.5微米金上，又电镀于一层0.5微米锡上，再电镀于铜底层上俾降低成本且防止当铜底层被蚀刻时可能形成难以去除的金-铜合金。若有所需，传导线迹可于接近通孔做点电镀而使其可接纳接头。例如铜传导线迹可使用镍点电镀然后使用银点电镀而使其与金球形接合接头相容，以及防止形成脆性的银-铜金属间化合物。

此外，业界人士了解半导体芯片总成中，铜传导线迹或柱典型为铜合金，其大半为铜但非纯元素铜例如铜-锆(99.9％铜)，铜-银-磷-镁(99.7％铜)或铜-锡-铁-磷(99.7％铜)。

传导线迹依据关联芯片衬垫用途可作为信号层、电源层或接地层。传导线迹不必延伸高于绝缘底层顶面，球、衬垫或柱(管柱形杆)可沉积于传导线迹上或为传导线迹顶部。柱特别适合减少于其次组装阶段热相关应力的不匹配。柱可以无数方式形成包括加法及减法技术。同理，传导线迹可扇入或扇出或二者，而与其是否连结至一柱无关。

衬垫可有无数形状包括平坦矩形及凸块形。例如凸块形衬垫可伸入通孔内部或甚至伸出传导线迹上方。衬垫可于形成接头之前由通孔部分或完全暴露。衬垫之长度及宽度是大于、等于或小于通孔直径。较佳衬垫及通孔的大小相等或类似，且大致上全部衬垫正位于通孔下方。

通孔可为圆形、卵形、方形、矩形或其它形状(由顶面观视)。此外，通孔侧壁有宽广多变的形状及斜率包括垂直侧壁、锥形侧壁、连续侧壁及阶梯形侧壁。

较佳绝缘底层的厚度为25至50微米，传导线迹的路由部的宽度为10至100微米及厚为5至40微米，柱的直径为300至500微米，直径随高度的增高而递减，高度150至300微米且延伸高于绝缘底层50至250微米，以及通孔直径为50至100微米。当然其它维度亦适合。

绝缘底层可为硬性或软性，可由多种有机或无机绝缘材如胶带(聚醯亚胺)、环氧树脂、聚硅氧、玻璃(聚芳醯胺)及陶瓷制成。有机绝缘材由于成本低而电介质用途高故较佳；无机绝缘材于高度热散逸及热膨胀系数匹配有其重要性时为较佳。绝缘底层仅沉积于传导线迹上，或另外沉积于柱或传导线迹上然后被回蚀刻故暴露出柱顶部。

多种黏着剂可施用于芯片与传导线迹间。例如黏着剂可呈糊膏施用、积层或液体而藉网印、旋涂或喷涂施用。若施用糊状或液状黏着剂，则黏着剂填补通孔且随后被去除。若施用积层黏着剂则无可觉察数量之黏着剂驻在通孔内侧。通常以热固性黏着剂液体及糊膏例如环氧树脂较为适宜。同理，热塑性黏着剂通常也适合。此外，通孔下方的黏着层开口可于以机械方式附着传导线迹至芯片之前或之后形成。例如黏着层可呈液体或糊膏(A阶段)施用至传导线迹底面，黏着剂经部分固化(B阶段)，背面蚀刻于黏着层形成开口，部分硬化黏着剂调整至接触芯片，然后黏着剂完全硬化(C阶段)。另外，液态或糊状黏着剂可夹置于芯片与传导线迹间，黏着剂全然硬化因而以机械方式扣合芯片至传导线迹，然后正面蚀刻形成开口于黏着层。

无数种蚀刻可应用于形成柱以及开口于黏着层。例如黏着层的开口可藉雷射直接写(不含罩盖)或电浆蚀刻形成。此外，此种蚀刻可以多种顺序进行。例如形成柱的正面蚀刻可于通孔暴露前或后以及于接头形成前或后施用。

球形接合接头可藉热压或热音振导线接合形成，接头可由任何已知接线材料制成包括金、银、铜、钯及其合金。例如与小量铍合金化之金于低温具有晶粒生长而促进稳定性且促成硬化而提供强度。与5至10ppm铍重量比或30至100ppm铜重量比合金化的金常用于热压及热音振处理接线。同理，于1％钯合金化的金可提高再结晶温度，故由热源(例如电子焰切)造成的高于球形接合上方折全然退火区称作热影响区段(HAZ)极短，结果于使用简单向上垂直移动将线由球形接合断裂后形成短尾或短柱于球形接合上。此外于小量硅、镁或二者合金化的铝则提议用于热音振处理导线接合。

球形接合接头的形成方式最初系将导线球接触衬垫、传导线迹或二者，依据导线球及通孔的相对维度决定。同理，导线球直径可大于、小于或等于通孔直径。例如若线球直径小于通孔直径，且线球最初接触衬垫而未接触传导线迹，则需要于水平回路移动毛细管而确保球形接合的接触传导线迹及填补通孔。此外，毛管细可抽出(打开夹具)然后重新施用(关闭夹具)而供给额外金至球形接合。

球形接合接头可完全或部分填补通孔。通常较佳球形接合接头全然填补通孔，且接触传导线迹顶面俾获得传导线迹与衬垫的最大接触面积。但若导线球系在充分接触衬垫之前已经封闭通孔，则空气被捕捉于导线球与衬垫间可能形成压缩力妨碍导线球适当接触衬垫。捕捉的空气可经由形状及维度的适当选择而予减少或消除。例如或通孔具有侧壁其系呈45度角的锥形，而直径随着高度的增高而递增，黏着层开口的直径等于通孔底部直径，以及导线球系于接触传导线迹前先接触衬垫，则极少或未发生捕捉空气。通孔侧壁可以多种方式变成锥形，例如界定通孔的抗光蚀剂侧壁为锥形，或对传导线迹应用适当蚀刻形成锥形。例如参考美国申请案第09/665,931号，申请日2000年9月20日，申请人Charles W.C.Lin，名称“用于半导体芯片总成带有锥形通孔的支持电路的制法”，并述于此以供参考。

在形成球形接合接头后，尾端可减少或去除。例如于切断导线后可使用二度操作将尾端平坦化或“钱币化”。另外，在垂直向上移动毛细管远离球形接合之前或略为移动后，关闭夹具然后水平移动毛细管而于接合处将导线由球形接合切断。此种切断操作要求毛细管有足够余隙来做水平移动，将依据毛细管及球形接合的维度及形状以及垂直向上移动量决定。至于另一实例，导线接合装置包括一叶片，其于导线形成凹口而提供随后断裂用的脆弱点。

接头可由多种材料制成，包括铜、金、镍、钯、锡、其合金及其组合，可由多种方法包括电镀、无电镀敷、球形接合及焊料再流形成，且可有宽广多种形状及尺寸。接头于部分或完全填补通孔，以及接头形状及组成的选择依据设计及可信度的考量决定。有关电镀接头之进一步细节揭示于美国专利申请案第09/643,212号，申请日2000年8月22日，申请人Charles W.C.Lin，名称“带有同时电镀接触端子及接头之半导体芯片总成”，并述于此以供参考。有关无电镀敷接头的进一步细节揭示于美国申请案第09/643,214号，申请日2000年8月22日，申请人Charles W.C.Lin，名称“带有同时无电镀敷接触端子及接头的半导体芯片总成”，并述于此以供参考，有关球形接合接头之进一步细节揭示于美国申请案第09/665,928号，申请日2000年9月20日，申请人Charles W.C.Lin，名称“带有球形接合接头之半导体芯片总成”，并述于此以供参考。

形成接头后，可进行进一步包囊，但通常不需要包囊。特别无需将导体或绝缘体填补于通孔内残留的空间，或将绝缘体沉积于传导线迹及/或绝缘底层上。但可能需要提供包囊剂来提升总成的机械强度。

在形成接头后，若有所需，为了下一阶段组装可藉镀敷或印刷或安置技术将焊料或焊料球沉积于柱上。但次一阶段组装无需要求半导体芯片总成含有焊料。例如，于陆栅阵列(LGA)封装体，焊料通常系由电路板提供而非由半导体芯片总成上的接触端子提供。

形成接头后，若存在有镀敷汇流排，则由传导线迹上卸下。镀敷汇流排可藉机械锯开、雷射切割化学蚀刻及其组合解除连结。若镀敷汇流排系设置于总成周边而非与总成整合一体，则镀敷汇流排可于总成与其它总成单离时才解除连结。但若镀敷汇流排系与总成整合一体或已经进行单离处理，则可加上光刻术步骤而选择性切割总成上的专属镀敷汇流排的关联环路，原因在于此种环路可能促成传导线迹的短路。

半导体芯片总成的工作格式基于制造设计而定可为单一芯片、晶圆、长条或面板。例如若工作格式为晶圆，则无数总成同时整批制造于单一晶圆上然后于单离步骤期间彼此分开。至于另一例，当工作格式为长条(或卷轴至卷轴)形式时，芯片个别附着于长条。使用长条制成的半导体芯片总成可为芯片大小封装体、球栅阵列或其它构造。基于晶圆的办法采用步骤较少，或比基于长条办法更不耗时，但基于长条办法较容易控制且比基于晶圆办法有更佳的形稳性，原因在于对准通孔与衬垫系涉及单一芯片而非整个晶圆。

较佳本发明的半导体芯片总成为可靠且价廉。黏着层及/或绝缘底层保护芯片不受处置伤害，且对传导线迹提供已知电介质障壁。绝缘底层于顶面防止焊料再流而接触或电短路下方的传导线迹。锥形柱对次一阶段组装提供的可靠度超越已知BGA封装体所能提供的可靠度。连接由最初机械耦合迁移至冶金耦合模式可确保有足够的冶金接合强度。此外，传导线迹不含接线、TAB、倒装芯片接合、镀敷、抛光或焊料接头而以机械及冶金方式耦合至芯片，但若有所需该方法又具有足够弹性可调整适合这些技术。结果本发明之总成比较已知封装技术可显著提高产量、产率及性能特性。此外，本发明的总成极为适合用于以铜芯片以及不含铅的环保要求相容性的材料。

此处所述较佳具体实施例的多项变化及修改对业界人士显然易知。例如前文说明的材料、维度及形状仅供举例说明之用。可未悖离如随附的权利要求的精髓及范围做出这些变化及修改。

Claims (70)

1、一种连接一传导线迹至一半导体芯片的方法，包含：

对准一芯片上的一传导衬垫与一传导线迹的通孔，而底层覆盖芯片对侧通孔，其中传导线迹及底层属于不同材料；

去除部分或全部底层，因而暴露出通孔；以及

形成一接点于通孔其电连接传导线迹与衬垫。

2、如权利要求1所述的方法，其特征在于，包括在对准衬垫与通孔后而于去除部分或全部底层前，使用黏着剂以机械方式附着芯片至传导线迹。

3、如权利要求2所述的方法，其特征在于，包括于去除部分或全部底层后而于形成接头前，形成一开口于黏着层正位于通孔下方因而暴露出衬垫。

4、如权利要求1所述的方法，其特征在于，包括藉电镀传导线迹至底层上而附着传导线迹至底层。

5、如权利要求1所述的方法，其特征在于，包括由传导线迹去除部分或全部底层包括施用蚀刻，该项蚀刻对底层彼此对传导线迹具有选择性。

6、如权利要求5所述的方法，其特征在于，去除部分或全部底层包括选择性蚀刻底层而去除于通孔上方的底层部分，以及形成一柱于底层其覆盖且连结至传导线迹部分。

7、如权利要求5所述的方法，其特征在于，去除部分或全部底层包括去除全部底层。

8、如权利要求1所述的方法，其特征在于，形成接头包括导线接合通孔内的球形接合，该接合接触且电连接传导线迹及衬垫。

9、如权利要求1所述的方法，其特征在于，传导线迹包括金，而底层大致为铜。

10、如权利要求1所述的方法，其特征在于，传导线迹为TAB引线的内部引线。

11、一种连结一传导线迹至一半导体芯片的方法，包含：

提供一半导体芯片其包括一传导衬垫；

附着一传导线迹至一底层，其中该传导线迹包括一通孔，且该传导线迹与底层属于不同材料；然后

设置一黏着层介于芯片与传导线迹间，因而以机械方式附着芯片至传导线迹，故衬垫对准通孔以及黏着层覆盖衬垫；然后

去除部分或全部底层，因而暴露出通孔，然后

形成一开口于黏着层位于通孔下方；

经由开口及通孔暴露出衬垫；及然后

形成一接头于通孔，其延伸通过该开口且电连接传导线迹与衬垫。

12、如权利要求11所述的方法，其特征在于，附着传导线迹至底层包括电镀传导线迹于底层。

13、如权利要求11所述的方法，其特征在于，设置黏着层包括提供黏着剂于通孔，以及形成开口包括去除开口的黏着剂。

14、如权利要求11所述的方法，其特征在于，形成开口于黏着层包括施用雷射蚀刻。

15、如权利要求14所述的方法，其特征在于，雷射蚀刻是由传导线迹及衬垫所遮断。

16、如权利要求14所述的方法，其特征在于，雷射蚀刻包括投射雷射消蚀。

17、如权利要求11所述的方法，其特征在于，衬垫包括一位于通孔正下方的中区以及一正位于通孔非下方的周边区，开口及通孔暴露出中区而未暴露出周边区，以及接头接触中区未而接触周边区。

18、如权利要求11所述的方法，其特征在于，全部衬垫是位于通孔正下方，开口及通孔暴露出全部衬垫，以及接头接触全部衬垫。

19、如权利要求11所述的方法，其特征在于，包括黏着层接触传导线迹及底层，及然后黏着层接触芯片。

20、如权利要求11所述的方法，其特征在于，着剂为一种热固性环氧树脂。

21、如权利要求11所述的方法，其特征在于，黏着剂为一种热塑性聚醯亚胺。

22、如权利要求11所述的方法，其特征在于，包括同时形成传导线迹及通孔。

23、如权利要求11所述的方法，其特征在于，接头为经由热压或热音振导线接合形成的球形接合。

24、如权利要求23所述的方法，其特征在于，球形接合系由变形导线球组成。

25、如权利要求23所述的方法，其特征在于，球形接合仅接触传导线迹、黏着剂及衬垫。

26、如权利要求23所述的方法，其特征在于，球形接合接触传导线迹的全部接触区，其包括传导线迹于芯片对侧顶面以及环绕通孔跨越360度。

27、如权利要求23所述的方法，其特征在于，接头具有蕈菇形。

28、如权利要求11所述的方法，其特征在于，传导线迹包括金，接头大致为金及底层大致为铜。

29、如权利要求11所述的方法，其特征在于，接头不含焊料接头。

30、如权利要求11所述的方法，其特征在于，传导线迹为TAB引线的内部引线。

31、一种连接一传导线迹至一半导体芯片的方法，包含下列循序陈述步骤：

形成一传导线迹于一底层上，其中该传导线迹与底层的材料不同；

设置一绝缘黏着层介于一芯片与传导线迹间，因而以机械方式附着芯片至传导线迹，其中芯片包括上表面及下表面，上表面包括一衬垫，传导线迹包括顶面及底面以及一通孔贯穿其中，黏着剂接触上及下表面，以及通孔对准衬垫；

施用蚀刻至底层，该蚀刻对底层比较对传导线迹及黏着层具有选择性，因而暴露出通孔；

施用蚀刻至黏着层，其去除任何在通孔的黏着剂且形成开口于通孔正下方的黏着层，因而通过通孔及开口暴露出衬垫；以及

形成一接头于通孔及开口内侧，其接触且电连接传导线迹及衬垫。

32、如权利要求31所述的方法，其特征在于，形成传导线迹于底层上包括电镀传导线迹于底层上。

33、如权利要求32所述的方法，其特征在于，包括形成抗光蚀剂层于底层上，其选择性暴露出界定传导线迹的通孔的底层部分，以及电镀传导线迹于底层的选择性暴露部分上，因而同时形成传导线迹与通孔。

34、如权利要求31所述的方法，其特征在于，形成接头包括施用热压或热音振处理导线接合，该处理是使用一毛细管其将一导线球插入通孔内且将导线球加压抵住传导线迹及衬垫而形成一球形接合于通孔内部，该球形接合接触且黏合至传导线迹及衬垫。

35、如权利要求31所述的方法，其特征在于，施用蚀刻至底层形成一柱于底层，该柱遮盖且连结至传导线迹部分。

36、如权利要求31所述的方法，其特征在于，施用蚀刻至底层可去除全部底层。

37、如权利要求31所述的方法，其特征在于，施用蚀刻至底层包括施用湿化学蚀刻，以及施用蚀刻至黏着层包括施用雷射蚀刻而消蚀黏着层。

38、如权利要求31所述的方法，其特征在于，传导线迹包括金，接头大致为金及底层大致为铜。

39、如权利要求31所述的方法，其特征在于，接头不含焊料接头。

40、如权利要求31所述的方法，其特征在于，传导线迹为TAB引线的内部引线。

41、一种连接一传导线迹至一半导体芯片的方法，包含下列循序列举的步骤：

提供一金属底层；

提供一镀敷罩盖于底层，其中该镀敷罩盖包括一开口可暴露出底层部分；

经由镀敷罩盖的开口电镀一传导线迹于底层的暴露部分上，其中传导线迹包括顶面及底面以及一通孔介于其间，该顶面系接触底层，以及该底面暴露出；

去除镀敷罩盖，因而暴露出传导线迹外缘介于顶面与底面间以及暴露出通孔侧壁；

使用绝缘黏着剂以机械方式附着一芯片至传导线迹而该芯片未接触传导线迹，其中芯片包括上及下表面，上表面包括一衬垫，通孔对准衬垫，以及黏着层接触上及下表面；

施用蚀刻，其对底层比较对传导线迹及黏着层具有选择性，因而去除底层且暴露出顶面及通孔；

施用蚀刻，该蚀刻对黏着层比较对传导线迹及衬垫具有选择性，藉此去除通孔的黏着层，以及形成一开口于黏着层位于通孔下方且经由黏着层的开口及通孔暴露出通孔；以及

形成一接头于通孔，该接头延伸贯穿黏着层的通孔且接触且电连接传导线迹与衬垫。

42、如权利要求41所述的方法，其特征在于，镀敷罩盖为抗光蚀剂。

43、如权利要求41所述的方法，其特征在于，黏着剂为热塑性聚醯亚胺。

44、如权利要求41所述的方法，其特征在于，施用对底层具有选择性的蚀刻包括施用对铜比较对金具有高度选择性的湿化学蚀刻。

45、如权利要求41所述的方法，其特征在于，施用对黏着层具有选择性的蚀刻包括施用雷射，雷射消蚀通孔内部及正下方的黏着层。

46、如权利要求41所述的方法，其特征在于，形成接头包括镀敷金属于传导线迹及衬垫上。

47、如权利要求41所述的方法，其特征在于，形成接头包括导线接合一球形接合于传导线迹的衬垫上。

48、如权利要求41所述的方法，其特征在于，传导线迹提供介于衬垫与芯片外缘间的水平扇出路由。

49、如权利要求41所述的方法，其特征在于，传导线迹及芯片不含焊料接头。

50、如权利要求41所述的方法，其特征在于，传导线迹为TAB引线的内部引线。

51、一种连接一传导线迹至一半导体芯片的方法，包含下列循序列举的步骤：

提供一金属底层；

提供一镀敷罩盖于底层，其中该镀敷罩盖包括一开口可暴露出底层部分；

经由镀敷罩盖的开口电镀一传导线迹于底层的暴露部分上，其中传导线迹包括顶面及底面以及一通孔介于其间，该顶面系接触底层，以及该底面暴露出；

去除镀敷罩盖，因而暴露出传导线迹外缘介于顶面与底面间以及暴露出通孔侧壁；

使用绝缘黏着剂以机械方式附着一芯片至传导线迹而该芯片未接触传导线迹，其中芯片包括上及下表面，上表面包括一衬垫，通孔对准衬垫，以及黏着层接触上及下表面；

施用蚀刻，该蚀刻对底层比较对传导线迹及黏着层具有选择性，因而去除部分于通孔上方的底层且暴露出通孔，以及形成一柱于通孔外侧的底层其遮盖且连结至部分传导线迹；

施用蚀刻，该蚀刻对黏着层比较对传导线迹及衬垫具有选择性，藉此去除通孔的黏着层，以及形成一开口于黏着层位于通孔下方且经由黏着层的开口及通孔暴露出通孔；以及

形成一接头于通孔，该接头延伸贯穿黏着层的通孔且接触且电连接传导线迹与衬垫。

52、如权利要求51所述的方法，其特征在于，镀敷罩盖为抗光蚀剂。

53、如权利要求51所述的方法，其特征在于，黏着剂为热塑性聚醯亚胺。

54、如权利要求51所述的方法，其特征在于，施用对底层具有选择性的蚀刻包括施用对铜比较对金具有高度选择性的湿化学蚀刻。

55、如权利要求51所述的方法，其特征在于，施用对黏着层具有选择性的蚀刻包括施用雷射，雷射消蚀通孔内部及正下方的黏着层。

56、如权利要求51所述的方法，其特征在于，形成接头包括镀敷金属于传导线迹及衬垫上。

57、如权利要求51所述的方法，其特征在于，形成接头包括导线接合一球形接合于传导线迹的衬垫上。

58、如权利要求51所述的方法，其特征在于，传导线迹提供介于衬垫与芯片外缘间的水平扇出路由。

59、如权利要求51所述的方法，其特征在于，传导线迹及芯片不含焊料接头。

60、如权利要求51所述的方法，其特征在于，传导线迹及芯片构成单一芯片大小封装体的一部分。

61、一种连结一传导线迹至一半导体芯片的方法，包含下列循序陈述的步骤：

提供一黏着层介于一芯片与一传导线迹间且与芯片及传导线迹接触，其中该芯片包括一衬垫，传导线迹包括一通孔，衬垫对准通孔，一底层接触且遮盖传导线迹于芯片对侧顶面且遮盖通孔，以及底层与传导线迹为不同金属材料；

由传导线迹去除至少部分底层，因而暴露出通孔；

设置一毛细管附有导线球由毛细管伸出至通孔，其中该导线球系连结至被进给通过该毛细管的一导线；

移动毛细管朝向通孔，故导线球进入通孔且接触传导线迹与衬垫的接触区；

进一步移动毛细管朝向通孔，故导线球变形成为球形接合，其实质上填补通孔且维持连结至导线；以及

移动毛细管远离通孔，解除球形接合与导线的连结，以及冷却球形接合，故球形接合形成球形接合接头于通孔内部，且接触且电连接传导线迹与衬垫的接触区。

62、如权利要求61所述的方法，其特征在于，毛细管系使用热压导线接合而形成球形接合。

63、如权利要求61所述的方法，其特征在于，毛细管系使用热音振处理导线接合而形成球形接合。

64、如权利要求61所述的方法，其特征在于，导线球接触衬垫及然后接触传导线迹的接触区。

65、如权利要求61所述的方法，其特征在于，导线球接触传导线迹接触区及然后接触衬垫。

66、如权利要求61所述的方法，其特征在于，导线球变形成为可填补通孔及黏着层位于通孔下方的开口的形状。

67、如权利要求61所述的方法，其特征在于，球形接合接头呈蕈菇形，其包括一茎及一盖，茎系接触传导线迹的接触区及衬垫且填补通孔，而盖系接触传导线迹接触区且位于通孔上方。

68、如权利要求61所述的方法，其特征在于，球形接合接头仅接触芯片、黏着层及传导线迹。

69、如权利要求61所述的方法，其特征在于，包括于水平回路移动毛细管而形成球形接合接头。

70、如权利要求61所述的方法，其特征在于，包括当毛细管移向通孔以及移离通孔时，打开夹具释放出导线，以及当球形接合接头由导线解除连结时关闭夹具因而持有导线。

Images