CN1331220C - 制造电子器件的方法和电子器件 - Google Patents
制造电子器件的方法和电子器件 Download PDFInfo
- Publication number
- CN1331220C CN1331220C CNB038081121A CN03808112A CN1331220C CN 1331220 C CN1331220 C CN 1331220C CN B038081121 A CNB038081121 A CN B038081121A CN 03808112 A CN03808112 A CN 03808112A CN 1331220 C CN1331220 C CN 1331220C
- Authority
- CN
- China
- Prior art keywords
- patterned layer
- substrate
- carrier
- layer
- inductance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000001465 metallisation Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims 1
- 239000011888 foil Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 91
- 230000005540 biological transmission Effects 0.000 description 12
- 238000004804 winding Methods 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 235000011121 sodium hydroxide Nutrition 0.000 description 2
- 230000002889 sympathetic effect Effects 0.000 description 2
- VAJVDSVGBWFCLW-UHFFFAOYSA-N 3-Phenyl-1-propanol Chemical compound OCCCC1=CC=CC=C1 VAJVDSVGBWFCLW-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- PMPVIKIVABFJJI-UHFFFAOYSA-N Cyclobutane Chemical compound C1CCC1 PMPVIKIVABFJJI-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- DYUQAZSOFZSPHD-UHFFFAOYSA-N Phenylpropyl alcohol Natural products CCC(O)C1=CC=CC=C1 DYUQAZSOFZSPHD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 125000003545 alkoxy group Chemical group 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002959 polymer blend Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000000547 substituted alkyl group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供了半导体器件(100)，包括半导体衬底(20)和诸如微带、感应器、耦合器等的功能性元件(31)。在此，功能性元件(31)至少部分地位于机械地嵌入于隔离材料(40)的导电构图层中，并且其通过连接装置连接至衬底(20)。这样，大大减少了通过衬底(20)的电损耗。提供了器件(100)，其中包括构图层和载体层的箔施加至衬底(20)，之后用隔离材料(40)填充它们之间的空间，以及去除载体层。
Description
技术领域
本发明涉及包括在其第一侧面上带有电气元件的衬底的电子器件的制造方法，电气元件包括由金属化图形连接至电接触以及连接至另外电气元件的电极的第一和第二电极，电子器件还包括功能性元件。
本发明涉及包括在其第一侧面上带有电气元件的衬底的电子器件，电气元件包括由金属化图形连接至电接触以及连接至另外电气元件的电极的第一和第二电极，电子器件还包括电感元件。
背景技术
这样的器件由US 5,635,762已知。已知的器件包括带有半导体元件的半导体衬底。在衬底的第一侧面上配置有共面型传输线，以及在从第一侧面翻转的第二侧面上配置有微带型传输线。第二侧面的传输线一同形成耦合器，并且由穿过衬底(通孔)通过金属化图形链接线路连接至第一侧面上的传输线。
尽管第二侧面上存在的耦合器限制了空间的利用，解决方案是不理想的。首先，金属化图形链接线路为设计强加了边际条件。例如，对第一侧面施加接地，导致引起相邻传输线之间应考虑在内的电压差异。其次，第二侧面仅适用于简单元件。配置在第二侧面上的线圈受到例如半导体衬底的电感耦合所限制。第三，第一及第二侧面上带有功能性元件的衬底在用户运输和装配期间对损坏非常敏感。
发明内容
因此，本发明的首要目的是提供开头段落中所定义类型的方法，其可以获得小型化及可管理的器件。
为了获得上述目的，本发明提供了一种制造电子器件的方法，所述电子器件包括在其第一侧面上带有电气元件的衬底，该电气元件包括经金属化图形连接至电接触以及连接至另外电气元件的电极的第一和第二电极，所述电子器件还包括电感元件，特征在于该方法包括以下步骤：提供具有所述电感元件的载体，所述载体在第一侧面上包括导电构图层，以及在面对第一侧面的第二侧面上包括载体层，其中电感元件限制在所述导电构图中；组装衬底和载体，该第一侧面彼此面对且所述构图层中的电感元件通过金属或焊料球电连接至所述金属化图形，以及在衬底与载体之间施加隔离材料。
本方法具有另外的优点在于，由于载体可以独立于衬底制造，因此是简单的。这也允许了在载体中或载体上使用在制造电子器件尤其是半导体器件所必需的情况下不能应用的材料。
另一个优点是最终的载体与衬底隔离。如果功能性元件位于衬底本身上将会发生的穿过衬底的寄生交感可以由此大大地减少，或者甚至基本上消失。在这方面，可以考虑例如半导体衬底上由于串扰而产生问题的线圈；显示出与所有其它种类的线及表面产生电容交感的传输线；材料开始粘附于其上的生物传感器，其可以扰乱电子器件的功能；与衬底上的光电二极管分离的发光二极管。
在有利的实施例中，构图子层位于构图层与载体层之间的载体中。构图层和此子层具有第一和第二图形，这些图形由凹槽相互区分开。该凹槽在子层的表面中具有比在构图层表面中更大的直径。由于该非恒定的直径，当施加该隔离材料时，载体的构图层嵌入到隔离层材料中。这提供了足以耐受压力的可靠的接合。
位于载体中的功能性元件包括一层或多层。单层元件例如是诸如线圈、波导、单层耦合器等的电感元件。多层元件例如是，微带或带状线，以及传感器，发光二极管或配置在构图层上的另外元件。功能性元件不必至少部分地位于构图层中。构图层也可以作为互连层施加。例如，当功能性元件是具有多个绕组的线圈，且绕组位于单层中时是有利的。然后线圈的第一端位于中间，第二端位于边缘。依靠到达构图层的通孔，该末端可被接触。当功能性器件是电容器时，采用构图层作为互连层更加有利。载体和衬底组装之后，附加层可由薄膜工艺施加。另一方面，这些附加层也可在载体制造期间已经被施加。
构图层优选包含Cu，但也可以包含诸如Au，Ag，Fe-Ni的一些其它材料。载体层优选包含Al，但也可以包含诸如Fe-Ni或适宜的聚合物等一些其它材料。当使用导电载体层时，唯一的条件是载体层可以相对于构图层选择性地去除。尽管也可以实施其它技术，但去除优选的是借助蚀刻进行。
隔离材料例如是环氧树脂材料，但另一方面，也可以是诸如丙烯酸脂或聚酰亚胺、聚亚苯基硫化物的另外的聚合物材料。由采用烷氧基硅酸盐及烷基取代烷基硅酸盐的溶胶-凝胶工艺得到的聚硅酸盐是适宜的。优选使用可以以液相施加并且从而填充载体与衬底之间的腔体的隔离材料来制造。另一方面，可以使用箔，其作为提高的温度及在连接装置的压力下的结果从衬底流出。
在有利的实施例中，施加隔离材料之后去除载体层。载体层因此作为随后可被去除的临时载体。包含例如铝或其它有机层或聚合物的载体层可以作为保护层。对以光刻方式限定在载体层中的孔也是可能的，这些孔可以被填充以导电材料。然而，这种去除提供的优点在于，当选择载体层时，不需要考虑层的所需要功能特性。进而，附加层可以接着更容易地施加至腔体的顶部。依靠通孔，其内的金属图形优选地连接至构图层。例如通过蚀刻、抛光或分层进行去除。
在另外的实施例中，合适材料的凸块诸如焊料或金属，诸如Cu，Ag，Au或Al用来连接金属化图形和构图层。采用这些凸块本身是公知的。凸块的使用也适合于依照本发明方法的组装，并且还关于尺寸和材料。另外，载体层中的载体具有足够的稳定性，这对于具有良好的凸块接合来说是必要的。另外，可以应用各向异性导电胶。
当构图层具有1与20μm之间的厚度时，对发明有利。这样的尺寸提供了在隔离材料中非常强的嵌入。另外，以这样的尺寸，施加电感元件及其它图形至相对小的器件也是可能的。同时，以这样的厚度实现了上等品质因数的电感元件。
在优选的实施例中，构图层在组装之前弯曲，由此在组装之后，在第一点处的金属化图形与构图层之间存在接触，以及功能性元件位于以预先限定的距离基本上平行于第一侧面的平面中。在传输线层与衬底之间设定距离是非常有利的，这是因为电感和电容耦合可以非常精确地设定。弯曲传输线层可以由引入作为参考的未预先公开申请EP 02078208.2(PHNL020719)中描述的技术实现。
在进一步的实施例中，衬底包括多个相互独立的金属化图形，且多个传输线限定在传输线层中。然后把衬底、隔离材料及载体的组合分离成单独的电子器件。如果去除载体层，则分离将在去除之后才发生。该实施例的优点是器件在平板级上制造。这节省了大量的组装成本。对于此的需求显然是，衬底和载体在横向方向上的容差在很大程度上且最好是基本相等的。这样的尺寸精度最好通过保持导电构图层的厚度很小来实现，最好小于30μm。
本发明还提供了一种电子器件，包括在其第一侧面上带有电气元件的衬底，该元件包括通过金属化图形连接至电接触及另外电气元件的电极的第一和第二电极，所述电子器件还包括电感元件，特征在于，电感元件限定在导电构图层中，该导电构图层位于所述衬底的第一侧面上并且该电感元件通过金属或焊料球电连接至所述金属化图形，隔离材料位于所述衬底与构图层之间，构图层机械地嵌入于该隔离材料中。
因此按照本发明，其中的线圈及其它传输线可以很容易地与器件集成在一起，而不必利用衬底的第二侧面。
根据本发明，电感元件限定在位于衬底第一侧面上的导电构图层中，并且导电地连接至金属化图形，在该衬底与构图层之间存在有隔离材料，构图层机械地嵌入该隔离材料中。
在依据本发明的器件中，隔离材料不仅是接合剂，而且是电感元件的衬底。以此方式，对另外元件的电感耦合及寄生电容大大减少。同时相对现有方案，衬底表面至少保持相同。另外，可以很好地处理器件，因为衬底的第二侧面不需提供有图形，并且不需制作穿过衬底的连接。与此相反，隔离材料不仅充当接合剂及电感元件的衬底，而且充当半导体元件及衬底第一侧面上其它可能元件的保护层。电感元件的实例是，例如，线圈、波导、耦合器、带状线等。无需说的是，多于一个的电感元件可以限定在构图层中。
本发明的优点是构图层可以与任何衬底组合而施加。例子是诸如GaAs及InP的III-V材料的半导体衬底；不能蚀刻或回接地(groundback)的硅SiC及SiGe衬底；其上限定了薄膜晶体管或组装了电气元件的聚合物或陶瓷衬底。电气元件优选诸如晶体管、二极管及集成电路的半导体元件，也可以是微机电系统元件(MEMS)、谐振器和电容器。使用具有诸如HBT及PHEMT作为电气元件的半导体元件的III-V材料半导体衬底，是特别有利的。
在有利的实施例中，构图层从衬底在平行于第一侧面的平面中延伸，并且具有用于外部接触电子器件的接触垫，隔离材料实际上完全包封了衬底。尽管隔离材料也是包封，但这里的构图层履行了另外的功能即引线框的功能。如果接触垫实质上以环形位在电感元件周围，则此功能可以很好地实现。
在另一个实施例中，构图层位在隔离材料与附加层之间，例如，垂直互连区域(通孔)限定在其内。在此实施例中，构图层与延伸的互连结构集成。假如构图层具有几微米数量级的小厚度，则用薄膜技术可以容易地实现介电及导电层。除通孔之外，以此方式也可以限定电容器，以及在传输线层中容纳的一个电极。通过施加位在一个电极边缘内的隔离层，保证了此电容器的电场均匀性。在未预先公开申请EP 01203071.4(PHNL010579)中进一步描述了此点。
在进一步的实施例中，构图层被弯曲，由此在第一点处，在金属化图形与构图层之间存在接触，并且电感元件位于以预定距离基本平行于第一侧面延伸的平面中。由于电感及电容耦合可以很好地设定，因此在电感元件与衬底之间设定距离是非常有利的。弯曲构图层可以由在此引入作为参考的未预先公开申请EP 02078208.2(PHNL020719)中描述的技术实现。
在变形中，其与后面的实施例结合是非常有利的，金属化图形具有在带有隔离材料的边界面上的电感元件。此电感元件基本上相对于构图层中的电感元件，该电感元件一起形成带状线。带状线的实例是，例如，两个绕组线圈、变压器、谐振器及耦合器。位在两个衬底上的这样的带状线从US-A 6,060,968中本身是公知的。在那里所描述的情形中，衬底之一是诸如印刷电路板的隔离衬底。其缺点是带状线包括由不同制造者制造的两个部分：印刷电路板制造者和电气元件制造者。这种缺点是对于在此引入作为参考的WO-A 02/01631中可公知的共平面波导结构。然而，依据本发明器件中的带状线，可以由器件制造者作为一个整体来制造。
本发明这些及其它方面从下文描述的实施例是显而易见的，并且参考下文描述的实施例来阐明。
附图说明
图1给出了适合应用于本方法中的载体的概略性横截面图；
图2示出了图1的载体的鸟瞰图；
图3给出了其中应用了图1所示载体的器件的第一实施例的概略性横截面图；
图4给出了器件的第二实施例的概略性横截面图；
图5给出了器件的第三实施例的概略性横截面图；
为了清楚，附图未按比例示出，并且以夸大的形式示出几个尺寸。类似的区域或部分尽可能地带有同样类似的参考符号。
具体实施方式
图1概略性示出了应用在依据本发明的方法中的载体10的横截面。图2概略性示出图1的载体的鸟瞰图。在此实例中，载体10具有第一侧面1及第二侧面2，但这不是必需的，构图层3在第一侧面1上并且载体层4在第二侧面上。在此实施例中作为载体层4一部分的子层5与构图层3接触。构图层3及子层5包含多个由凹槽6分隔开的图形。凹槽6在子层5的平面中具有比在构图层3的平面中更大的直径。载体层4在这里是具有约60μm厚度的铝层。构图层3包含铜并且具有约10μm的厚度。接触垫41和绕组31限定在构图层3中。在图中仅存在两个接触垫41，专业人员将理解，通常存在大量的接触垫，即对晶体管来说至少三个，以及对集成电路来说是多个。
载体制造如下：通过光刻，形成缰绳状二氧化硅掩模，此后在该掩模的外部，利用氯化铁的水溶液来蚀刻，从构图层3中去除铜。在此工艺中，凹槽6形成在载体10中。然后用另一选择性蚀刻剂去除载体层4的一部分。接着，当子层5形成的同时，发生相对于构图层3的载体层4的底蚀(underetching)。例如苛性钠溶液可以作为对铝的选择性蚀刻剂。
在带有衬底20的载体10的组装及几个随后步骤之后，图3中所示的最终器件100产生。组装之前，焊料凸块43提供在接触面42上及衬底20的金属化图形侧面21上的轨迹22上。也可以施加例如Au凸块来代替焊料凸块43。在那种情形中有利的是，为接触面41，42提供粘附层，例如Ag。载体10也可提供具有流体层以保持焊料凸块43成型。在此引入作为参考的未预先公开申请EP 02077228.1(PHNL020471)中描述了这种液体层的使用。组装期间，焊料凸块43开始与接触垫41及线圈31接触。借助于在载体10的构图层3和衬底20的金属化图形中提供的机械对准方式，实现载体与衬底的对准。可选地，例如用光来对准。
在组装之后，隔离材料40插入载体10与衬底20之间并围绕衬底20。在此实例中，环氧树脂用作隔离材料。可以补充以真空处理的毛细管力提供了环氧树脂填充间隔以及凹槽6。填充操作之后，施加附加的加热步骤以硬化隔离材料40。
随后，通过苛性钠溶液蚀刻实现去除载体层4。然后施加最好是同样隔离材料的保护层45。图中的器件100也包括焊料凸块46，并且从而合适地设置在衬底上。代替去除铝并由隔离材料替换相同的，例如表面上具有相当厚的SiO2层的硅衬底可以用作载体层。然后仅需部分去除载体层——即仅是Si衬底——由此SiO2留下作为保护层45。此后不仅可在其内提供孔，而且可以在载体组装之前已经存在。
图3中所示的器件包括在金属化图形侧面21上具有线圈32的衬底20。绕组32处在距离绕组31的距离33的位置处。两个绕组31，32可以互连，由此形成两个绕组线圈。然而，绕组也可以是变压器的一部分。两个绕组线圈具有较高的电感。显然，代替两个绕组线圈，另一个功能性的两层部件可以以相似方式限定。同样地对隔离材料40来说，可以选择填充有磁性材料的隔离材料。然而，有利的是，在衬底20周围提供不同于在衬底20与载体10之间之外的隔离材料。
图4示出了器件100的第二实施例。接着，在组装之前，载体10形变，并且包括单层功能性元件31，该情形中是线圈。形变的一个优点是，功能性元件31位于距离衬底20非常明确的预定距离的位置处。形变的另一个优点是，功能性元件31距离衬底20比距离接触垫41更远。结果，在衬底20与功能性元件31之间存在更小的寄生互感。于是功能性元件提供有保护层45，此时保护层的材料选择苯丙环丁烯。
可选地，有利的是将功能性元件31定位于距离衬底20较小的距离处。此优点是不需要附加的保护层45。这特别适用于接触垫41具有比功能性元件31大得多的宽度的情况。通过设定底蚀的程度，可以实现隔离材料40大部分地包封功能性元件。具有更大尺寸的接触垫41仍然处在从衬底20翻转的侧面上，但很大程度保持了脱离隔离材料40。
在构图层3中已经提供了凹槽6之后，以及已经施加蚀刻剂来部分蚀刻载体层4之后，发生了形变，同时形成子层5。具有所期望图形存在的模具，例如Si衬底上的Ni/Au凸块，为了形变而与载体10接触，而此载体10位于硬底层上。模具可以位于载体10的第二侧面2上以及第一侧面1上。
图5示出了依据本发明的器件100的第三实施例。所示器件100在衬底20与载体10为了对单独的器件进行衬底20或载体10分离而组装的平板级上制造。这样的结果是，例如，隔离材料40仅施加在衬底20与载体10之间。优选地，孔位于载体中以便加速隔离材料40的供应。去除载体层之后，在此实施例的实例中，除了第一保护层45之外，还淀积第二保护层47。如所期望的那样构图两个层45，47，并且借助电镀填充铜。在此工艺中，实施了微米级的镶嵌技术，其对互连领域的专业人员是公知的。最终的器件适于安装，而且可以施加附加介电及导电层，其中存在有另外的元件、接地面、薄膜电容器等。
总之，提供具有半导体衬底20及诸如微带、线圈、耦合器的功能性元件31的半导体器件。接着，功能性元件31存在于机械地嵌入在衬底20与元件31之间的隔离材料中的导电层中。功能性元件通过连接件随后电连接至衬底20。在此方式中，衬底20中的电损耗大大地减少。通过将具有导电层及载体层的箔施加至衬底，就有利地制造了器件100，之后用隔离材料40填充衬底与箔之间的空间，并且优选地，去除载体层。
Claims (11)
1.一种制造电子器件的方法，所述电子器件包括在其第一侧面上带有电气元件的衬底，该电气元件包括经金属化图形连接至电接触以及连接至另外电气元件的电极的第一和第二电极，所述电子器件还包括电感元件，特征在于该方法包括以下步骤：
-提供具有所述电感元件的载体，所述载体在第一侧面上包括导电构图层，以及在面对第一侧面的第二侧面上包括载体层，其中电感元件限制在所述导电构图层中；
-组装衬底和载体，该第一侧面彼此面对且所述构图层中的电感元件通过金属或焊料球电连接至所述金属化图形，以及
-在衬底与载体之间施加隔离材料。
2.如权利要求1中要求的方法，特征在于，在载体内部，构图的子层存在于构图层与载体层之间，该构图层和该子层包括第一和第二图形，该图形通过凹槽相互区分，该凹槽具有在子层平面中比在构图层平面中更大的直径，由于该载体，在施加隔离材料后构图层嵌入在隔离材料中。
3.如权利要求1中要求的方法，特征在于，所述电感元件限定在构图层中，并且施加隔离材料之后去除载体层。
4.如权利要求1中要求的方法，特征在于，在施加所述隔离材料之后在所述构图层设置附加层。
5.如权利要求1，2或3中要求的方法，特征在于，构图层具有1与20μm之间的厚度。
6.如权利要求1，2或3中要求的方法，特征在于，在组装之前构图层弯曲，由此在组装之后，在第一点处的构图层与金属化图形之间存在接触，并且所述电感元件位于以预定距离基本平行于第一侧面的平面中。
7.一种电子器件，包括在其第一侧面上带有电气元件的衬底，该元件包括通过金属化图形连接至电接触及另外电气元件的电极的第一和第二电极，所述电子器件还包括电感元件，特征在于，电感元件限定在导电构图层中，该导电构图层位于所述衬底的第一侧面上并且该电感元件通过金属或焊料球电连接至所述金属化图形，隔离材料位于所述衬底与构图层之间，构图层机械地嵌入于该隔离材料中。
8.如权利要求7中要求的电子器件，特征在于，构图层超过衬底在平行于第一侧面的平面中延伸，以及接触垫用于电子器件的外部接触，且隔离材料基本上完全包封衬底。
9.如权利要求7中要求的电子器件，特征在于，构图层位于隔离材料与附加层之间，其中限定了垂直互连区域，即通孔。
10.如权利要求7中要求的电子器件，特征在于，沿具有隔离材料的边界面的金属化图形包括基本上位于与构图层中的电感元件相对位置处的电感元件，该电感元件一同形成带状线。
11.如权利要求7中要求的电子器件，特征在于，衬底包括选自III-V及II-VI的半导体材料连接件，并且电气元件是半导体元件。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02076425.4 | 2002-04-11 | ||
| EP02076425 | 2002-04-11 | ||
| EP02079546 | 2002-10-30 | ||
| EP02079546.4 | 2002-10-30 | ||
| PCT/IB2003/001302 WO2003085729A1 (en) | 2002-04-11 | 2003-04-10 | Method of manufacturing an electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1647269A CN1647269A (zh) | 2005-07-27 |
| CN1331220C true CN1331220C (zh) | 2007-08-08 |
Family
ID=28793207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038081121A Expired - Fee Related CN1331220C (zh) | 2002-04-11 | 2003-04-10 | 制造电子器件的方法和电子器件 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7414858B2 (zh) |
| EP (1) | EP1500134A1 (zh) |
| JP (1) | JP2005522861A (zh) |
| KR (1) | KR20040101416A (zh) |
| CN (1) | CN1331220C (zh) |
| AU (1) | AU2003214524A1 (zh) |
| TW (1) | TWI267954B (zh) |
| WO (1) | WO2003085729A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005045059B4 (de) * | 2005-09-21 | 2011-05-19 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung |
| WO2007131967A1 (en) * | 2006-05-15 | 2007-11-22 | Koninklijke Philips Electronics N.V. | Integrated low-loss capacitor-arrray structure |
| WO2008007257A2 (en) | 2006-06-20 | 2008-01-17 | Nxp B.V. | Integrated circuit and assembly therewith |
| JP2010503986A (ja) | 2006-09-18 | 2010-02-04 | エヌエックスピー ビー ヴィ | 半導体基板に垂直方向接点を製造する方法 |
| US20090151992A1 (en) * | 2007-12-18 | 2009-06-18 | Broadcom Corporation | Formation and integration of passive structures using silicon and package substrate |
| WO2009119166A1 (ja) * | 2008-03-24 | 2009-10-01 | 日本電気株式会社 | 半導体光配線装置及び半導体光配線方法 |
| US8237269B2 (en) * | 2008-08-01 | 2012-08-07 | Qualcomm Incorporated | High Q transformer disposed at least partly in a non-semiconductor substrate |
| DE102008042106A1 (de) | 2008-09-15 | 2010-03-18 | Robert Bosch Gmbh | Verkapselung, MEMS sowie Verfahren zum Verkapseln |
| US8058934B2 (en) | 2009-06-03 | 2011-11-15 | Qualcomm Incorporated | Apparatus and method for frequency generation |
| FR2964810B1 (fr) * | 2010-09-10 | 2012-09-21 | St Microelectronics Tours Sas | Coupleur en boitier |
| KR101503144B1 (ko) * | 2013-07-29 | 2015-03-16 | 삼성전기주식회사 | 박막 인덕터 소자 및 이의 제조방법 |
| US10455308B2 (en) | 2014-09-17 | 2019-10-22 | Intel Corporation | Die with integrated microphone device using through-silicon vias (TSVs) |
| US11810785B2 (en) | 2017-05-10 | 2023-11-07 | Lux Semiconductors | Thin film crystallization process |
| EP3799539B1 (de) * | 2019-09-27 | 2022-03-16 | Siemens Aktiengesellschaft | Schaltungsträger, package und verfahren zu ihrer herstellung |
| JP2022551115A (ja) * | 2019-10-03 | 2022-12-07 | ラックス セミコンダクターズ インコーポレイテッド | システム・オン・フォイル式デバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1323064A (zh) * | 2000-05-09 | 2001-11-21 | 三洋电机株式会社 | 板状体及半导体装置的制造方法 |
| CN1341963A (zh) * | 2000-09-06 | 2002-03-27 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992764A (en) * | 1989-02-21 | 1991-02-12 | Hittite Microwave Corporation | High-power FET circuit |
| FR2685588A1 (fr) * | 1991-12-23 | 1993-06-25 | Trt Telecom Radio Electr | Systeme de transmission radioelectrique comportant au moins une station centrale et une pluralite de stations satellites. |
| US5635762A (en) * | 1993-05-18 | 1997-06-03 | U.S. Philips Corporation | Flip chip semiconductor device with dual purpose metallized ground conductor |
| JPH0714876A (ja) * | 1993-06-17 | 1995-01-17 | Matsushita Electron Corp | 集積回路装置及びその製造方法 |
| JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
| DE69721217T2 (de) * | 1996-09-27 | 2003-12-11 | Koninklijke Philips Electronics N.V., Eindhoven | Gerät mit schaltungselement und übertragungsleitung |
| JPH1145976A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | 高周波マルチチップモジュール及びその製造方法 |
| JPH11163024A (ja) * | 1997-11-28 | 1999-06-18 | Sumitomo Metal Mining Co Ltd | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 |
| JP2003506524A (ja) | 1999-08-03 | 2003-02-18 | ザ、プロクター、エンド、ギャンブル、カンパニー | 添加剤を有する洗剤組成物の製法 |
| JP3503133B2 (ja) * | 1999-12-10 | 2004-03-02 | 日本電気株式会社 | 電子デバイス集合体と電子デバイスの接続方法 |
| EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
| DE10031657A1 (de) | 2000-06-29 | 2002-01-24 | Siemens Ag | Hochfrequenz-Bauelement |
| JP4547781B2 (ja) * | 2000-07-28 | 2010-09-22 | パナソニック株式会社 | 多連チップ抵抗器の製造方法 |
| US6847066B2 (en) * | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2002092566A (ja) * | 2000-09-13 | 2002-03-29 | Dainippon Printing Co Ltd | コイルオンチップモジュールとその製造方法、および非接触型ｉｃカード |
| US6801438B1 (en) * | 2000-10-24 | 2004-10-05 | Touch Future Technolocy Ltd. | Electrical circuit and method of formation |
| JP2002299496A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| ATE485627T1 (de) | 2001-08-14 | 2010-11-15 | Nxp Bv | Elektronisches bauelement und verfahren zur herstellung |
| US6608757B1 (en) * | 2002-03-18 | 2003-08-19 | International Business Machines Corporation | Method for making a printed wiring board |
| KR20040105855A (ko) | 2002-04-11 | 2004-12-16 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 전자 장치 및 전자 장치의 제조 방법 |
| AU2003233029A1 (en) | 2002-06-07 | 2003-12-22 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device |
| JP3711343B2 (ja) * | 2002-06-26 | 2005-11-02 | 株式会社トッパンＮｅｃサーキットソリューションズ | 印刷配線板及びその製造方法並びに半導体装置 |
| US7760086B2 (en) | 2006-11-03 | 2010-07-20 | Gore Enterprise Holdings, Inc | Tamper respondent sensor and enclosure |
| JP2009156095A (ja) | 2007-12-25 | 2009-07-16 | Yamaha Motor Co Ltd | 船外機の冷却装置 |
-
2003
- 2003-04-10 CN CNB038081121A patent/CN1331220C/zh not_active Expired - Fee Related
- 2003-04-10 WO PCT/IB2003/001302 patent/WO2003085729A1/en active Application Filing
- 2003-04-10 JP JP2003582813A patent/JP2005522861A/ja active Pending
- 2003-04-10 KR KR10-2004-7016073A patent/KR20040101416A/ko not_active Application Discontinuation
- 2003-04-10 AU AU2003214524A patent/AU2003214524A1/en not_active Abandoned
- 2003-04-10 US US10/510,298 patent/US7414858B2/en not_active Expired - Fee Related
- 2003-04-10 EP EP03710103A patent/EP1500134A1/en not_active Withdrawn
- 2003-04-11 TW TW092108377A patent/TWI267954B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1323064A (zh) * | 2000-05-09 | 2001-11-21 | 三洋电机株式会社 | 板状体及半导体装置的制造方法 |
| CN1341963A (zh) * | 2000-09-06 | 2002-03-27 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003085729A1 (en) | 2003-10-16 |
| TW200406891A (en) | 2004-05-01 |
| AU2003214524A1 (en) | 2003-10-20 |
| US7414858B2 (en) | 2008-08-19 |
| EP1500134A1 (en) | 2005-01-26 |
| JP2005522861A (ja) | 2005-07-28 |
| TWI267954B (en) | 2006-12-01 |
| CN1647269A (zh) | 2005-07-27 |
| KR20040101416A (ko) | 2004-12-02 |
| US20050117315A1 (en) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1331220C (zh) | 制造电子器件的方法和电子器件 | |
| US6399892B1 (en) | CTE compensated chip interposer | |
| CN101480116B (zh) | 电路基板、电子器件配置及用于电路基板的制造工艺 | |
| US8581114B2 (en) | Packaged structure having magnetic component and method thereof | |
| US7247938B2 (en) | Carrier, method of manufacturing a carrier and an electronic device | |
| KR100687976B1 (ko) | 전자 모듈 및 그의 제조 방법 | |
| EP1143509A2 (en) | Method of manufacturing the circuit device and circuit device | |
| US20050056916A1 (en) | Circuit device and manufacturing method of circuit device | |
| CN102771200A (zh) | 多层印刷电路板及其制造方法 | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| US20050167794A1 (en) | Semiconductor device and method of manufacturing same | |
| CN100415634C (zh) | 在腔体中具有覆盖层的电子器件及其制造方法 | |
| US20120146199A1 (en) | Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof | |
| CN102214628B (zh) | 封装基板及其制造方法 | |
| US7678612B2 (en) | Method of manufacturing semiconductor device | |
| CN103377949A (zh) | 具有内建加强层的凹穴基板及其制造方法 | |
| CN101683003B (zh) | 薄膜陶瓷多层衬底的制造方法 | |
| JP2004128230A (ja) | 電子部品実装装置とその製造方法 | |
| TW200830498A (en) | Manufacturing method for integrating passive component within substrate | |
| KR100726239B1 (ko) | 전자소자 내장형 다층 인쇄회로기판 제조방법 | |
| CN1957465B (zh) | 半导体器件及配线基板 | |
| US10103079B2 (en) | Electronic device provided with an integral conductive wire and method of manufacture | |
| KR100601467B1 (ko) | 소자를 실장한 인쇄회로기판 및 그 제조방법 | |
| CN107046772A (zh) | 一种裸芯片埋入式电路板的制造方法 | |
| KR101526581B1 (ko) | 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070808 Termination date: 20100410 |