CN1324384C - 液晶显示器及其内部的取样电路 - Google Patents

Abstract

一种取样电路，用以根据一时钟信号而对一模拟信号进行取样，包括：一薄膜晶体管，其第一电极耦接模拟信号，其控制电极耦接时钟信号，当时钟信号位于一第一逻辑电平时，对模拟信号进行取样而由其第二电极输出；一抵消装置，耦接薄膜晶体管的第二电极；当时钟信号由第一逻辑电平转换为一第二逻辑电平时，降低薄膜晶体管的第二电极及控制电极间的寄生电容所造成的馈通电压降，其中，抵消装置包括一反向装置，其输入端耦接控制电极，以及一电容器耦接于设置于第二电极与反向装置的输出端之间。本发明还公开了一种使用上述取样电路的液晶显示器。

Description

液晶显示器及其内部的取样电路

技术领域

本发明涉及一种取样电路，特别涉及一种降低寄生电容所造成的馈通电压降(feed-through voltage drop)的取样电路，以及运用上述取样电路的液晶显示装置。

背景技术

图1表示传统液晶显示面板(liquid crystal display panel，以下简称LCD面板)及其外围驱动电路的等效电路示意图。如图所示，LCD面板20上是由纵横交错的数据电极(以D1、D2、D3、...Dm表示)以与栅极电极(以G1、G2、...Gn表示)交织而成，每一组交错的数据电极和栅极电极可以用来控制一个显示单元(display unit)，例如数据电极D1和栅极电极G1可以用来控制显示单元200。

当栅极电极G1上载有扫描信号时，会使得同一列所有显示单元内的晶体管呈导通状态，并且当栅极电极G1被选择时，数据驱动器10内部的取样电路11根据待显示的视频数据VS(Video Signal)，经由数据电极D1、D2、...Dm，送出对应的视频信号(灰阶值)到该列的m个显示单元上。

而取样电路11根据晶体管QASW1-QASWm的开闭状态而对待显示的视频数据取样，送出对应的视频信号；其中，晶体管QASW1-QASWm的开闭状态根据时钟信号CLK1-CLKm的电平而定；举例而言，当时钟信号CLK1为高电平时，第一级取样单元的晶体管QASW1会被导通而送出对应的视频信号(灰阶值)，当时钟信号CLK1由高电平至低电平时，经由数据电极D1所送出的灰阶值将被改变，这是因为晶体管QASW1的寄生电容Cgd1所造成的馈通电压降；当寄生电容Cgd1第一端的电平改变时，其另一端的电平也会被改变，所以，当时钟信号CLK1由高电平至低电平时，数据电极D1所送出的灰阶值会变小，进而改变存储电容C11-Cn1所存储的灰阶值。

图2显示运用传统取样电路的电压曲线图。虚线标示处为寄生电容Cgd1所造成的馈通电压降；当时钟信号CLK1为高电平时，A点的灰阶值约为5V，但当时钟信号CLK1由高电平至低电平时，A点电压降至4.8V，A点变化0.2V，但在显示单元中，20mV便代表一灰阶值，故寄生电容Cgd所造成的馈通电压降现象将使得显示单元存储错误的灰阶值。

发明内容

有鉴于此，本发明的主要目的是提供一种取样电路，具有降低寄生电容所造成的馈通电压降现象。

另外，本发明之另一目的是提供一种液晶显示器，具有抵消寄生电容所造成的馈通电压降现象，使得液晶显示器显示正确的画面。

为达到上述目的，本发明提出一种取样电路，用以根据一时钟信号而对一模拟信号进行取样，包括：一薄膜晶体管，其第一电极耦接模拟信号，其控制电极耦接时钟信号，当时钟信号位于一第一逻辑电平时，对模拟信号进行取样而由其第二电极输出；一抵消装置，耦接薄膜晶体管的第二电极；当时钟信号由第一逻辑电平转换为一第二逻辑电平时，降低薄膜晶体管的第二电极及控制电极间的寄生电容所造成的馈通电压降(feed-through voltagedrop)，其中，抵消装置是一反向装置，其输入端耦接控制电极，以及一电容器耦接于设置于第二电极与反向装置的输出端之间。

其中，电容器可由一场效薄膜晶体管所构成，场效薄膜晶体管的栅极耦接反向装置的输出端，场效薄膜晶体管的源极和漏极均耦接上述薄膜晶体管的第二电极。

为达到上述另一目的，本发明提出一种液晶显示装置，包括：多个显示单元，以矩阵形态配置；多个数据信号线，分别对应显示单元的每一行而设置，每一数据信号线提供数据信号给对应行中的上述显示单元；以及，一数据驱动电路，至少包括一取样电路，用以根据一时钟信号而对一视频信号进行取样以作为数据信号；其中，取样电路包括：一薄膜晶体管，其第一电极耦接上述模拟信号，其控制电极耦接时钟信号，当时钟信号位于一第一逻辑电平时，对模拟信号进行取样而由其第二电极输出；以及，一抵消装置，耦接薄膜晶体管的第二电极；当时钟信号由第一逻辑电平转换为一第二逻辑电平时，降低薄膜晶体管的第二电极及控制电极间的寄生电容所造成的馈通电压降(feed-through voltage drop)。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例并配合附图作详细说明如下：

附图说明

图1表示传统液晶显示面板及其外围驱动电路的等效电路示意图。

图2显示运用传统取样电路的电压曲线图。

图3表示本发明的液晶显示面板及其外围驱动电路的等效电路示意图。

图4a显示本发明的取样单元(一)。

图4b显示本发明的取样单元第一实施例。

图4c显示本发明取样单元(一)的电压曲线图。

图5a显示本发明的取样单元(二)。

图5b显示本发明的取样电路第二实施例。

图5c显示本发明的取样电路第三实施例。

图6显示本发明取样单元(二)的电压曲线图。

图7显示反相装置。

具体实施方式

首先说明本发明中的附图标记：10-数据驱动器；20-LCD面板；30-栅极驱动器；100-消除馈通电压降的取样电路；200-显示单元；22-抵消装置；40-取样单元；41-反相装置。

图3表示本发明的液晶显示面板(liquid crystal display panel，以下简称LCD面板)及其外围驱动电路的等效电路示意图，其中与传统技术相同的零件均以相同符号标示。如图所示，LCD面板20上是由纵横交错的数据电极(以D1、D2、D3、...Dm表示)以与栅极电极(以G1、G2、...Gn表示)交织而成，每一组交错的数据电极和栅极电极可以用来控制一个显示单元(display unit)，例如数据电极D1和栅极电极G1可以用来控制显示单元200。

如图所示，每个显示单元的等效电路主要包括控制数据进入用的晶体管(Q11-Q1m、Q21-Q2m、...、Qn1-Qnm)以及存储电容(C11-C1m、C21-C2m、...、Cn1-Cnm)。晶体管的栅极和漏极分别连接栅极电极(G1-Gn)和数据电极(D1-Dm)，透过栅极电极(G1-Gn)上的扫描信号，可以导通/关闭同一列(亦即同一扫描线)上的所有薄膜晶体管，由此控制数据电极(D1-Dm)上的视频信号(video signal)是否可以写入到对应的显示单元中。

必须说明的是，每个显示单元用以控制LCD面板上的单一亮点。即，对于单色LCD而言，每个显示单元对应于单一像素(pixel)；对于彩色LCD而言，每个显示单元则是对应单一次像素(subpixel)，分别可以是红色(以R表示)、蓝色(以B表示)或绿色(以G表示)，换言之，一组RGB的次像素(三个显示单元)可以构成单一像素。

除此之外，在图3中同时表示出LCD面板20的驱动电路部分。栅极驱动器(gate driver)30是根据预定的扫描顺序，送出各栅极电极G1、G2、...、Gn上的扫描信号(或称扫描脉波)。当某一栅极电极上载有扫描信号时，会使得同一列上或同一扫描在线所有显示单元内的晶体管呈导通状态，而其它列上显示单元的晶体管则呈关闭状态。

当某一扫描线被选择时，数据驱动器10根据待显示的视频数据，经由数据电极D1、D2、...Dm，送出对应的视频信号(灰阶值)到该列的m个显示单元上。当栅极驱动器30完成一次所有n列扫描在线的扫描动作后，即表示完成单一帧(frame)的显示动作。因此，重复扫描各扫描线并且送出视频信号，便可以达到连续显示视频的目的。其中，信号CTR则表示栅极驱动器30所接收的扫描控制讯息；信号LD表示数据驱动器10的数据锁存(latch)信号，信号VS(Video Signal)则表示输入视频讯息。

其中，数据驱动器10至少包括：一消除馈通电压降的取样电路100，用以根据时钟信号CLK[1...m]而对一视频信号VS进行取样，经由数据电极(D1-Dm)送出对应的视频信号(灰阶值)；而消除馈通电压降的取样电路100由m个取样单元构成，每一取样单元用以控制所对应的数据电极。以下将针对单一取样单元加以说明。

图4a显示本发明的取样单元(一)。如图所示，取样单元40包括：一薄膜晶体管QASW，其第一电极耦接模拟信号(即视频信号VS)，其控制电极耦接时钟信号CLK，当时钟信号CLK位于一第一逻辑时，对视频信号VS进行取样而由其第二电极输出；一抵消装置22，耦接薄膜晶体管QASW的第二电极；当时钟信号CLK由第一逻辑转换为一第二逻辑时，降低薄膜晶体管QASW的第二电极及控制电极间的寄生电容Cgd所造成的馈通电压降；其中，data为数据电极，gate为栅极电极。

其中，本发明的取样单元运用于由单一型态晶体管所组成的液晶显示面板中，为方便说明起见，本说明书将以NMOS晶体管所组成的液晶显示面板为例，加以说明本发明的取样单元的工作原理。

图4b显示本发明的取样单元第一实施例。如图所示，抵消装置22是一电容器Cadd，设置于薄膜晶体管QASW的第二电极与一参考电平节点VCOM之间；其中，馈通电压降公式如下所述：

$\mathrm{\ΔV}=\frac{\mathrm{Cgd}}{\mathrm{Ctot}}\mathrm{\Δ}{V}_{\mathrm{DL}}=\frac{\mathrm{Cgd}}{\mathrm{Cadd}+C_{\mathrm{DL}}+C_{\mathrm{PIX}}}\×({\left|V_{\mathrm{DL}}\right|}_{\mathrm{high}}-V_{\mathrm{DL}}{|}_{\mathrm{low}}|)$

其中，Cgd为薄膜晶体管QASW的寄生电容；

Cadd为抵消装置22的电容值；

C_DL为数据电极的等效容值；

C_PIX为显示单元200的存储电容；

V_DL|high为时钟信号CLK的第一逻辑电压电平值；

V_DL|low为时钟信号CLK的第二逻辑电压电平值；

由上式可知，当加入电容Cadd时，则可降低馈通电压降。

图4c显示本发明取样单元(一)的电压曲线图。其中，Cadd为8pF，则当时钟信号CLK为高电平时，A点的灰阶值为5V，但当时钟信号CLK由高电平至低电平时，A点电压趋近于5V；由图4c可知，本发明的取样单元的馈通电压降较现有技术小。

图5a显示本发明的取样单元(二)。如图所示，抵消电路22包括：一反向装置41，其输入端耦接控制电极，以及一电容器Ccom耦接于设置于第二电极与反向装置41的输出端之间。

图5b显示本发明的取样电路第二实施例。如图所示，反相装置41为一反相器42；当时钟信号CLK由高电平转换为低电平时，A点电平会因为薄膜晶体管QASW的寄生电容Cgd而被往下拉，但反相器42会将低电平反相成高电平，通过电容器Ccom将A点电平提升，进而解决寄生电容Cgd所造成的馈通电压降。

图5c显示本发明的取样电路第三实施例。如图所示，在图5b的电容器Ccom以薄膜晶体管Qcom取代，将场效薄膜晶体管Qcom的栅极耦接反向器42的输出端，场效薄膜晶体管Qcom的源极和漏极均耦接薄膜晶体管QASW的第二电极。

图6显示本发明取样单元(二)的电压曲线图。如虚线标示处，当时钟信号CLK由高电平转换为低电平时，A点电平会短暂地往下降，但随即又回到5V；由图可知，本发明的取样单元(二)可完全解决寄生电容Cgd所造成的馈通电压降。

图7显示反相装置。如图所示，反相装置41可由两相同型态的晶体管所组成；其中，第一晶体管Q1的栅极与漏极均耦接至一高电平VDD，其源极为反相装置41的输出端，第二晶体管Q2的栅极为反相装置41的输入端，其漏极为反相装置41的输出端，其源极耦接至一低电平VSS。

综上所述，本发明可有效地解决取样单元中，薄膜晶体管QASW的寄生电容Cgd所造成的馈通电压降现象，使得液晶显示面板能够更加准确地显示视频数据。

虽然本发明已以较佳实施例公开如上，但是其并非用以限定本发明，本领域的普通技术人员在不脱离本发明的精神和范围的情况下，可作更动与润饰，因此本发明的保护范围应当以后附的权利要求书所限定为准。

Claims (4)

1.一种取样电路，用以根据一时钟信号而对一模拟信号进行取样，包括：

一薄膜晶体管，其第一电极耦接上述模拟信号，其控制电极耦接上述时钟信号，当上述时钟信号位于一第一逻辑电平时，对上述模拟信号进行取样而由其第二电极输出；

一抵消装置，耦接上述薄膜晶体管的第二电极；当上述时钟信号由上述第一逻辑电平转换为一第二逻辑电平时，降低上述薄膜晶体管的第二电极及控制电极间的寄生电容所造成的馈通电压降，

其中，上述抵消装置包括一反向装置，其输入端耦接上述控制电极，以及一电容器耦接于设置于上述第二电极与上述反向装置的输出端之间。

2.如权利要求1所述的取样电路，其中上述电容器由一场效薄膜晶体管所构成，上述场效薄膜晶体管的栅极耦接上述反向装置的输出端，上述场效薄膜晶体管的源极和漏极均耦接上述薄膜晶体管的第二电极。

3.一种液晶显示装置，包括：

多个显示单元，以矩阵形态配置；

多个数据信号线，分别对应上述显示单元的每一行而设置，每一上述数据信号线提供视频信号给上述对应行中的上述显示单元；以及

一数据驱动电路，至少包括一取样电路，用以根据一时钟信号而对一视频信号进行取样以作为上述视频信号；

其中，上述取样电路包括：一薄膜晶体管，其第一电极耦接上述模拟信号，其控制电极耦接上述时钟信号，当上述时钟信号位于一第一逻辑电平时，对上述模拟信号进行取样而由其第二电极输出；以及

一抵消装置，耦接上述薄膜晶体管的第二电极；当上述时钟信号由上述第一逻辑电平转换为一第二逻辑电平时，降低上述薄膜晶体管的第二电极及控制电极间的寄生电容所造成的馈通电压降，

其中，上述抵消装置包括一反向装置，其输入端耦接上述控制电极，以及一电容器耦接于设置于上述第二电极与上述反向装置的输出端之间。

4.如权利要求3所述的液晶显示装置，其中上述电容器由一场效薄膜晶体管构成，上述场效薄膜晶体管的栅极耦接上述反向装置的输出端，上述场效薄膜晶体管的源极和漏极均耦接上述薄膜晶体管的第二电极。

Images