CN1319177C - 薄膜晶体管、其制造方法以及使用它的液晶装置和衬底 - Google Patents
薄膜晶体管、其制造方法以及使用它的液晶装置和衬底 Download PDFInfo
- Publication number
- CN1319177C CN1319177C CNB008144281A CN00814428A CN1319177C CN 1319177 C CN1319177 C CN 1319177C CN B008144281 A CNB008144281 A CN B008144281A CN 00814428 A CN00814428 A CN 00814428A CN 1319177 C CN1319177 C CN 1319177C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- insulating film
- gate insulating
- district
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 245
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 124
- 238000000034 method Methods 0.000 description 23
- 238000000059 patterning Methods 0.000 description 12
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007952 growth promoter Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
在液晶显示装置用的大型衬底中，防止栅绝缘膜的微裂纹的产生，抑制衬底的翘曲。为此，使在玻璃衬底上配置的多个薄膜晶体管的栅绝缘膜的位于栅线层正下部的部分比其它部分厚1.5nm～4nm。
Description
技术领域
本发明涉及薄膜晶体管，更具体地，涉及顶栅型的薄膜晶体管的结构，以及用该薄膜晶体管作为开关元件的液晶装置。
背景技术
(本发明的一般背景技术)
迄今，在半导体装置尤其是液晶显示装置的开关元件中一般使用以多晶硅作为半导体的顶栅型的薄膜晶体管(TFT)。
图1是现在使用的半导体装置用的顶栅型的薄膜晶体管的剖面图。下面，参照该图对虽然是公知技术，但与本发明有关的薄膜晶体管进行简单地说明。
在该图中，1是玻璃衬底。2是在它上面形成的底涂(undercoat)层。3是在它上面的预定位置上形成的、以后成为半导体层的沟道区的多晶硅层。4是同样的形成源区的多晶硅层。5是同样的形成漏区的多晶硅层。34和35是同样的形成LDD(轻搀杂漏)区的多晶硅层。6是栅绝缘膜。7是夹着栅绝缘膜位于多晶硅层上部的栅线层。8是层间绝缘膜。94和95是通过分别在与各源区和漏区对应的部分上形成的接触孔与两区域连接的源布线层和漏布线层。
这样结构的使用多晶硅的薄膜晶体管的迁移率高达数十到数百cm2/Vs。因此，被作为有源矩阵型的液晶显示装置的开关元件和驱动电路部分的元件广泛使用。
另外，在象素部的开关元件上一般使用n型多晶硅膜晶体管，但是如果这样泄露电流会增加，所以通常构造成在沟道区的多晶硅层和其两侧的源区、漏区之间夹有杂质浓度极小的LDD区34、35，由此缓和源区和漏区的端部的电场，减小泄露电流。
其次，多晶硅膜的形成方法已公知有或被广泛使用以下方法，即，对在底涂层上形成的非晶态硅层根据衬底上的晶体管元件的排列孤立化(构图)后(或前)，照射激态激光，一旦熔融即进行固化而多晶化的激光退火法；或预先在非晶态硅中混入固相生长促进剂，加热进行固相生长的方法。
而且，作为源区和漏区的形成方法，已公知有打入磷杂质离子然后用激光活性化的方法或加热活性化的方法；在打入其它离子时利用作为稀释同时注入的氢的效果的自活性化的方法。
在此，在形成最初的多晶硅层和对源区和漏区活性化时采用激光的方法是低温下的处理，且可以采用廉价的衬底，所以，在批量生产液晶显示装置时，是非常有利的方法。
另外，采用在形成源区和漏区时不进行质量分离的离子搀杂和产生这样的优点的自活性化法的方法，适合采用大型衬底的工艺，所以适合其批量生产。
下面，参照图2说明采用激光退火法和自活性化法的在衬底上形成顶栅型的多晶硅薄膜晶体管时的处理的状态。
图2展示了图1所示的半导体装置尤其是薄膜晶体管的伴随其制造工艺进展的状态的剖面图。
(1)在玻璃衬底1的上面形成600nm厚的SiO2膜的底涂层2。再在其上面形成50nm厚的非晶态Si膜，用激光退火法使该非晶态Si膜多晶化成为多晶硅膜，并对该多晶硅膜构图，成为所谓的岛状(孤立化)。(此时，也可以在对该多晶硅膜构图后进行激光退火。而且，不仅限于硅，构图一般可通过光刻或蚀刻法进行。)
(2)在岛状的多晶硅膜的上部形成100nm厚的SiO2膜6作为栅绝缘膜。并在其上部形成250nm厚的栅绝缘层。构图时，只在多晶硅膜构成的半导体层的作为沟道区的部分的上部残留栅线层。然后，以残留的栅线层作为注入(搀杂)掩模，从衬底的上部方向进行低剂量的磷的搀杂(n-搀杂)，除了多晶硅膜的栅线层6正下部的区域以外，与LDD区具有相同的杂质浓度。
(3)在栅线层的沟道方向两侧各蚀刻出其宽度的15％，用光刻胶形成注入掩模10，从衬底的上部方向进行高剂量的磷的搀杂(n+搀杂)，多晶硅膜的光刻胶掩模正下部的区域作为LDD区，以其两侧的进行高剂量的磷搀杂的区域作为源区和漏区。
(4)除去光刻胶掩模，在全体上形成层间绝缘膜8，然后进行500℃×1小时的活性化。
(5)形成贯通与源区4和漏区5对应的部分的层间绝缘膜和栅绝缘膜的接触孔，在其内部填充金属，形成源布线层94和漏布线层95。
通过上述工艺，完成使用多晶硅的薄膜晶体管(TFT)。
另外，实际上，图中所示的薄膜晶体管在衬底上，与其显示部的象素和驱动电路相对应地，纵横几行几列或根据外壳排列成几段，还为此形成用于连接多个薄膜晶体管的信号线等，但是由于这些都是公知技术，在该图中省略了说明。
(从本发明要解决的问题看的背景技术)
虽然作为由此制造的半导体装置或其重要部分是多晶硅制薄膜晶体管，但其栅绝缘膜采用SiO2膜时，为了在栅绝缘膜和源区、漏区之间确保晶体管动作必需的耐压，其膜厚必须充分厚。但是，由于SiO2膜的应力增大，在其形成后的退火或排出氢的热处理时，容易产生微裂纹。而且，在一边为30cm以上的大型衬底的场合，因该SiO2膜产生的应力，衬底会翘曲，容易发生制造装置内的搬送、用来确定搬送位置的吸附等的不吻合。
另外，栅绝缘膜采用SiN膜、或含SiN膜的多层膜时，为了确保晶体管动作必需的耐压的栅绝缘膜的膜厚比SiO2膜薄，但是，由于SiN膜中产生的应力比SiO2膜大，也会产生同样的问题。(作为参考，SiN的热膨胀率为约2.8-3.2×10-6/℃，玻璃为约3.8×10-6/℃.)
尤其是近年来，显示装置的显示面积大型化，衬底的面积也日益大型化，所以急需解决这些问题。
除上述外，玻璃衬底上部的底层绝缘膜也存在着同样的问题。但是，由于在日本专利特开平11-163353中对这些有详细记载，所以其说明省略。
另外，如果衬底大型化，底栅型的薄膜晶体管也存在同样的问题。
发明内容
本发明正是为了解决上述问题而提出的，是只对一部分的栅绝缘膜和底层绝缘膜的厚度象通常那样地形成。具体地说，
在一个发明中，栅线层(包含栅电极和与它连接的线)正下部的栅绝缘膜的厚度比其他部分的厚度大。
另外，对与其他部分的厚度差进行了认真研究。
另外，对与其他部分的厚度差的形成方法进行了认真研究。
另外，在底层绝缘膜中，为了确实地防止加热时来自气体的磷的侵入，直到比半导体层少的伸出部分的底层绝缘膜为止都形成防止磷侵入的足够的厚度。
另外，对底栅型薄膜晶体管也进行了同样的认真研究。
1.一种薄膜晶体管，在衬底上具有：区分沟道区和源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其特征在于，上述栅绝缘膜具有：上述栅线层下部的膜厚大的第一区；以及上述第一区以外的、半导体层上部的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
2.一种薄膜晶体管，在衬底上具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其特征在于，上述栅绝缘膜具有：在上述栅线层下部、或上述栅线层下部和上述LDD区上部存在的膜厚大的第一区；以及上述第一区以外的、半导体层上部的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
3.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区和源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：上述栅线层下部的膜厚大的第一区；以及上述第一区以外的、半导体层上部的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
4.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：上述栅线层下部的膜厚大的第一区；以及上述第一区以外的、半导体层上部的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
5.一种薄膜晶体管的制造方法，该薄膜晶体管在衬底上具有：至少具有沟道区和源区和漏区且区分这些区域而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，且上述栅绝缘膜具有：至少在上述栅线层下部存在的膜厚大的区域、以及至少在上述源区和漏区的半导体层上部存在的膜厚小的区域，其特征在于包括下列步骤：栅金属膜形成步骤，在上述栅绝缘膜上形成金属膜，以形成上述栅线层；和栅金属膜和栅绝缘膜兼用的构图步骤，对上述形成的栅金属膜构图，同时对栅线层下部之外的区域的栅绝缘膜减薄除去，且上述栅金属膜和栅绝缘膜兼用的构图步骤是以上述栅绝缘膜的膜厚小的区域比上述膜厚大的区域薄1.5nm-4nm的方式除去预定厚度的除去型的构图步骤。
6.一种薄膜晶体管的制造方法，该薄膜晶体管在衬底上具有：至少具有沟道区和源区和漏区且区分这些区域而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，且上述栅绝缘膜具有：至少在上述栅线层下部存在的膜厚大的区域、以及至少在上述源区和漏区的半导体层上部存在的膜厚小的区域，其特征在于包括下列步骤：栅金属膜形成步骤，在上述栅绝缘膜上形成金属膜，以形成上述栅线层；栅线层形成步骤，对上述形成的栅金属膜构图，形成栅线层；和栅线层利用型栅绝缘膜构图步骤，以上述形成的栅线层为掩模，对它下部之外的区域的栅绝缘膜除去预定的厚度，且上述栅金属膜和栅绝缘膜兼用的构图步骤和栅线层利用型栅绝缘膜构图步骤，是以上述栅绝缘膜的膜厚小的区域比上述膜厚大的区域薄1.5nm-4nm的方式除去预定厚度的除去型的构图步骤。
7.一种液晶装置用的衬底，包括：薄膜晶体管，具有：区分沟道区和源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及由上述栅电极和向该栅电极传送信号的线构成的栅线层，其特征在于，上述栅绝缘膜具有：只在上述栅线层下部形成的膜厚大的第一区；以及上述第一区以外的、包含上述半导体层上部、在衬底上形成的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
8.一种液晶装置用的衬底，包括：薄膜晶体管，具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及由上述栅电极和向该栅电极传送信号的线构成的栅线层，其特征在于，上述栅绝缘膜具有：只在上述栅线层下部形成的膜厚大的第一区；以及上述第一区以外的、包含上述半导体层上部、在衬底上形成的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
9.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区和源区和漏区而形成的半导体层、在包含半导体层的上部的衬底的整个表面上形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：上述栅线层下部的膜厚大的第一区；以及上述第一区以外的、半导体层上部的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
10.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、在包含半导体层的上部的衬底的整个表面上形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：上述栅线层下部的膜厚大的第一区；以及上述第一区以外的、半导体层上部的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
11.一种液晶装置用的衬底，包括：薄膜晶体管，具有：区分沟道区和源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及由上述栅电极和向该栅电极传送信号的线构成的栅线层，其特征在于，上述栅绝缘膜具有：只在上述栅线层下部形成的膜厚大的第一区；以及上述第一区以外的、在包含上述半导体层上部的衬底的整个表面上形成的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
12.一种液晶装置用的衬底，包括：薄膜晶体管，具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及由上述栅电极和向该栅电极传送信号的线构成的栅线层，其特征在于，上述栅绝缘膜具有：只在上述栅线层下部形成的膜厚大的第一区；以及上述第一区以外的、在包含上述半导体层上部的衬底的整个表面上形成的膜厚小的第二区，且与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
附图说明
图1是现有的半导体装置，尤其是薄膜晶体管的剖面图；
图2展示了上述薄膜晶体管的制造工艺；
图3是根据本发明的实施方案1的薄膜晶体管的剖面图；
图4展示了上述薄膜晶体管的制造工艺；
图5展示了栅绝缘膜的栅线层正下部和其他区域的膜厚差与微裂纹产生率的关系；
图6是根据本发明的实施方案2的薄膜晶体管的剖面图；
图7是根据本发明的实施方案3的EL显示装置的剖面图；
图8是根据本发明的实施方案4的底栅型薄膜晶体管的剖面图；
图9是根据本发明的实施方案5的薄膜晶体管的剖面图。
(附图标号说明)
1，玻璃衬底；2，底涂(底层绝缘膜)层；3，沟道区的多晶硅层，全部的多晶硅层；30，岛状的多晶硅层；34，源侧LDD区的多晶硅层；35，漏侧LDD区的多晶硅层；4，源区的多晶硅层；5，漏区的多晶硅层；6，栅绝缘膜；7，栅线层(电极)；8，层间绝缘膜；94，源布线层；95，漏布线层；10，光刻胶掩模；33，保护膜；34，对置电极；35，对置衬底；36，液晶材料；42，引出电极；43，发光材料。
具体实施方式
下面，基于其实施方案说明本发明。
(实施方案1)
本实施方案涉及薄膜晶体管。图3展示了本实施方案的薄膜晶体管的剖面。下面，参照本图说明该顶栅型的多晶硅制成的薄膜晶体管。在本图中，对与图1所示的作用、效果相同的部分赋予相同的标号。
本图所示的薄膜晶体管基本上与图1所示的现有技术相同。但是，不同之处在于，栅绝缘膜5的栅线层7正下部的部分的厚度比其他部分的厚度大。
图4展示了图3所示的薄膜晶体管的制造工艺。本图基本上与图2所示的制造工艺相同。但是，(2)的栅绝缘膜的形成、处理不同。下面，仅对该不同之处进行说明。
(2)在多晶硅膜的上部的全部区域上形成100nm厚的由SiO2构成的栅绝缘膜6，在其上形成作为栅线层的250nm厚的金属膜。然后，在对金属膜按栅线层7进行构图时或此后，通过蚀刻只去除3nm的SiO2制成的栅绝缘膜。此时，栅线层作为蚀刻掩模或蚀刻阻止层，其下部的SiO2制成的栅绝缘膜仍是原来的厚度。接着，进行低剂量的磷的搀杂(n-搀杂)，留下多晶硅膜的栅线层6正下部的区域(作为沟道区的部分)，与DLL结构的区域具有相同的杂质浓度。
虽然是对栅金属层构图，但对应于钽(Ta)、钼(Mo)、钨(W)之外的MoW等的金属材料，如果适当调节蚀刻气中的SF6和O2等的组成和它们的比例，在与栅金属一起对其本来的金属的构图结束后，可以以残余的栅线层为掩模除去绝缘膜的一部分。(事实上，同时进行。)
通过以上的工艺，可以完成本发明的半导体装置，即多晶硅薄膜晶体管。
于是，即使栅绝缘膜产生了微裂纹，在栅线层正下部的栅绝缘膜的厚度为anm，除此之外的区域的厚度为bnm的场合下，在本实施方案中(a-b＝)3nm，前者的膜厚大。这是防止微裂纹产生的重要因素。下面，对此进行说明。
图5展示了采用320mm×400mm的大型衬底时，膜厚差(a-b)与微裂纹发生率的关系。该图中，例如，膜厚差(a-b)为0nm时以80％左右的概率产生的微裂纹，在膜厚差(a-b)大于2nm时几乎为0％，可见，膜厚差(a-b)大时，微裂纹的产生剧减。
另外，在该图中，在大的衬底上即使产生一个微裂纹，也认为是产生。
(实施方案2)
本实施方案涉及衬底。
图6展示了形成前面的实施方案的顶栅型的多晶硅薄膜晶体管的液晶显示装置用的衬底的剖面。
该图中，35是上部衬底，34是对置电极，30是上部衬底，33是保护膜，32是象素电极。36是液晶层。其它的符号与图3相同。
另外，在本实施方案中，预先只对栅电极部的绝缘膜进行两阶段的处理，形成得较厚。
(实施方案3)
本实施方案涉及衬底。
图7展示了形成前面的实施方案的顶栅型的多晶硅薄膜晶体管的EL显示装置用的衬底的结构的剖面。
用图7说明本实施方案即EL显示装置用的衬底的结构及其制造工艺。
首先，在玻璃衬底1上用图2说明的工艺形成薄膜晶体管。然后，以与象素部晶体管的漏侧电极相连的方式形成引出电极42，完成薄膜晶体管。然后，在引出电极42上堆积发光材料43，完成EL显示装置。
从图7可以清楚看出，在玻璃衬底形成的薄膜晶体管中，栅线层正下部的栅绝缘膜的膜厚大。结果，可以既防止微裂纹，又构成大型的EL显示装置。
(实施方案4)
本实施方案涉及底栅型的多晶硅制成的薄膜晶体管。
在图8中，半导体层3正下部的栅绝缘膜的厚度比其他部分的厚度大。
另外，底层绝缘膜2也是只有半导体层部附近是普通的厚度。
(实施方案5)
本实施方案涉及底层绝缘膜。
在图9中，半导体层3正下部和从其伸出2μm的部分的下面的栅绝缘膜2的厚度比其他部分的厚度大。
尽管在上面基于其实施方案说明了本发明，但很显然，本发明并不爱它们的限制。即，例如以下的情况也是可以的。
(1)在实施时，对SiO2层的厚度和各区域的厚度差等，根据玻璃衬底的形状、尺寸或其他制造内容如何，选择各种合适的值。
(2)半导体层不是多晶硅膜，而是单晶硅、非晶态硅、或GaAs、SiGe、SiGeC等的半导体化合物。
(3)栅绝缘膜不是SiO2膜的一层，而是包含SiN膜、或SiO2膜和SiN膜的多层膜。另外，在制造中组成的多少可以与权利要求书的情况不同。
(4)液晶装置是光闪烁器或光逻辑元件。
(5)绝缘膜的差不是例如图4的(2)所示那样的台阶差，而是曲面状。
(6)在LDD区或缓冲区中，根据衬底或元件的尺寸、元件的材料等，针对各案进行实施。
工业上的可利用性
从以上的说明可知，根据本发明，尤其是形成顶栅型的多晶硅薄膜晶体管的大型阵列衬底中，形成为栅线层正下部的栅绝缘膜的厚度比其他部分的厚度大，等等，抑制微裂纹的产生，且抑制衬底的翘曲。由此，使用液晶的装置的性能稳定，且制造工艺的稳定性提高。
Claims (17)
1.一种薄膜晶体管，在衬底上具有：区分沟道区和源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其特征在于，上述栅绝缘膜具有：
上述栅线层下部的膜厚大的第一区；以及
上述第一区以外的、半导体层上部的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
2.一种薄膜晶体管，在衬底上具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其特征在于，上述栅绝缘膜具有：
在上述栅线层下部、或上述栅线层下部和上述LDD区上部存在的膜厚大的第一区；以及
上述第一区以外的、半导体层上部的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
3.如权利要求1或2所述的薄膜晶体管，其特征在于：上述半导体层是由多晶硅构成的多晶硅半导体层。
4.如权利要求1或2所述的薄膜晶体管，其特征在于：上述栅绝缘膜是由二氧化硅构成的二氧化硅栅绝缘膜。
5.如权利要求3所述的薄膜晶体管，其特征在于：上述栅绝缘膜是由二氧化硅构成的二氧化硅栅绝缘膜。
6.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区和源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：
上述栅线层下部的膜厚大的第一区；以及
上述第一区以外的、半导体层上部的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
7.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：
上述栅线层下部的膜厚大的第一区；以及
上述第一区以外的、半导体层上部的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
8.如权利要求6或7所述的液晶装置，其特征在于：作为上述开关元件使用的薄膜晶体管，是上述栅绝缘膜由二氧化硅构成的二氧化硅使用型的薄膜晶体管。
9.一种薄膜晶体管的制造方法，该薄膜晶体管在衬底上具有：至少具有沟道区和源区和漏区且区分这些区域而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，且上述栅绝缘膜具有：至少在上述栅线层下部存在的膜厚大的区域、以及至少在上述源区和漏区的半导体层上部存在的膜厚小的区域，其特征在于包括下列步骤：
栅金属膜形成步骤，在上述栅绝缘膜上形成金属膜，以形成上述栅线层；和
栅金属膜和栅绝缘膜兼用的构图步骤，对上述形成的栅金属膜构图，同时对栅线层下部之外的区域的栅绝缘膜减薄除去，且
上述栅金属膜和栅绝缘膜兼用的构图步骤是以上述栅绝缘膜的膜厚小的区域比上述膜厚大的区域薄1.5nm-4nm的方式除去预定厚度的除去型的构图步骤。
10.一种薄膜晶体管的制造方法，该薄膜晶体管在衬底上具有：至少具有沟道区和源区和漏区且区分这些区域而形成的半导体层、在半导体层的上部形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，且上述栅绝缘膜具有：至少在上述栅线层下部存在的膜厚大的区域、以及至少在上述源区和漏区的半导体层上部存在的膜厚小的区域，其特征在于包括下列步骤：
栅金属膜形成步骤，在上述栅绝缘膜上形成金属膜，以形成上述栅线层；
栅线层形成步骤，对上述形成的栅金属膜构图，形成栅线层；和
栅线层利用型栅绝缘膜构图步骤，以上述形成的栅线层为掩模，对它下部之外的区域的栅绝缘膜除去预定的厚度，且
上述栅金属膜和栅绝缘膜兼用的构图步骤和栅线层利用型栅绝缘膜构图步骤，是以上述栅绝缘膜的膜厚小的区域比上述膜厚大的区域薄1.5nm-4nm的方式除去预定厚度的除去型的构图步骤。
11.一种液晶装置用的衬底，包括：
薄膜晶体管，具有：区分沟道区和源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及
由上述栅电极和向该栅电极传送信号的线构成的栅线层，
其特征在于，上述栅绝缘膜具有：
只在上述栅线层下部形成的膜厚大的第一区；以及
上述第一区以外的、包含上述半导体层上部、在衬底上形成的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
12.一种液晶装置用的衬底，包括：
薄膜晶体管，具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及
由上述栅电极和向该栅电极传送信号的线构成的栅线层，
其特征在于，上述栅绝缘膜具有：
只在上述栅线层下部形成的膜厚大的第一区；以及
上述第一区以外的、包含上述半导体层上部、在衬底上形成的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
13.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区和源区和漏区而形成的半导体层、在包含半导体层的上部的衬底的整个表面上形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：
上述栅线层下部的膜厚大的第一区；以及
上述第一区以外的、半导体层上部的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
14.一种液晶装置，其特征在于：采用下述薄膜晶体管作为开关元件，即，该薄膜晶体管，在衬底上具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、在包含半导体层的上部的衬底的整个表面上形成的栅绝缘膜、和在沟道区的上部的栅绝缘膜上形成的栅线层，其中上述栅绝缘膜具有：
上述栅线层下部的膜厚大的第一区；以及
上述第一区以外的、半导体层上部的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
15.如权利要求13或14所述的液晶装置，其特征在于：作为上述开关元件使用的薄膜晶体管，是上述栅绝缘膜由二氧化硅构成的二氧化硅使用型的薄膜晶体管。
16.一种液晶装置用的衬底，包括：
薄膜晶体管，具有：区分沟道区和源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及
由上述栅电极和向该栅电极传送信号的线构成的栅线层，
其特征在于，上述栅绝缘膜具有：
只在上述栅线层下部形成的膜厚大的第一区；以及
上述第一区以外的、在包含上述半导体层上部的衬底的整个表面上形成的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
17.一种液晶装置用的衬底，包括：
薄膜晶体管，具有：区分沟道区、其两侧的LDD区、源区和漏区而形成的半导体层、以覆盖该半导体层的上部的方式形成的栅绝缘膜、和在上述半导体层的沟道区的上部的栅绝缘膜上形成的栅电极；以及
由上述栅电极和向该栅电极传送信号的线构成的栅线层，
其特征在于，上述栅绝缘膜具有：
只在上述栅线层下部形成的膜厚大的第一区；以及
上述第一区以外的、在包含上述半导体层上部的衬底的整个表面上形成的膜厚小的第二区，且
与上述第二区相比，上述第一区是栅绝缘膜增加了1.5nm-4nm的预定增厚的膜厚区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29965699 | 1999-10-21 | ||
| JP299656/99 | 1999-10-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1379914A CN1379914A (zh) | 2002-11-13 |
| CN1319177C true CN1319177C (zh) | 2007-05-30 |
Family
ID=17875399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008144281A Expired - Lifetime CN1319177C (zh) | 1999-10-21 | 2000-10-19 | 薄膜晶体管、其制造方法以及使用它的液晶装置和衬底 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6974972B1 (zh) |
| KR (1) | KR100675168B1 (zh) |
| CN (1) | CN1319177C (zh) |
| WO (1) | WO2001029898A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI256732B (en) * | 2002-08-30 | 2006-06-11 | Sharp Kk | Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus |
| KR100579188B1 (ko) * | 2004-02-12 | 2006-05-11 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 박막트랜지스터 |
| US7221039B2 (en) * | 2004-06-24 | 2007-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer |
| CN104218093B (zh) * | 2014-08-13 | 2018-03-30 | 上海和辉光电有限公司 | 薄膜晶体管结构 |
| KR20170080996A (ko) * | 2015-12-31 | 2017-07-11 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| CN105870199A (zh) * | 2016-05-26 | 2016-08-17 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及cmos器件 |
| CN107359203A (zh) * | 2017-05-12 | 2017-11-17 | 惠科股份有限公司 | 显示面板和显示装置 |
| CN107393953B (zh) * | 2017-07-27 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器 |
| CN111564109B (zh) * | 2020-05-07 | 2022-08-05 | 武汉华星光电半导体显示技术有限公司 | 盖板玻璃及具有该盖板玻璃的显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039531A (ja) * | 1989-06-07 | 1991-01-17 | Toshiba Corp | 薄膜半導体装置 |
| JPH0320046A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH06291314A (ja) * | 1993-04-06 | 1994-10-18 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH06342808A (ja) * | 1993-05-31 | 1994-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0982973A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 薄膜トランジスタ |
| JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
| JPH11121757A (ja) * | 1997-10-20 | 1999-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5905286A (en) * | 1994-11-02 | 1999-05-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH11163353A (ja) * | 1997-11-25 | 1999-06-18 | Toshiba Corp | ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196470A (ja) * | 1989-01-25 | 1990-08-03 | Seiko Instr Inc | 薄膜トランジスタとその製造方法 |
| JPH0320048A (ja) | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| US5604139A (en) * | 1994-02-10 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP3548237B2 (ja) * | 1994-08-29 | 2004-07-28 | シャープ株式会社 | 薄膜トランジスタ |
| JPH1070267A (ja) | 1996-08-26 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| JP3765194B2 (ja) | 1998-01-19 | 2006-04-12 | 株式会社日立製作所 | 液晶表示装置 |
| JP4234363B2 (ja) * | 2002-07-05 | 2009-03-04 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
-
2000
- 2000-10-19 CN CNB008144281A patent/CN1319177C/zh not_active Expired - Lifetime
- 2000-10-19 US US10/111,005 patent/US6974972B1/en not_active Expired - Lifetime
- 2000-10-19 WO PCT/JP2000/007306 patent/WO2001029898A1/ja active IP Right Grant
- 2000-10-19 KR KR1020027004887A patent/KR100675168B1/ko not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039531A (ja) * | 1989-06-07 | 1991-01-17 | Toshiba Corp | 薄膜半導体装置 |
| JPH0320046A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH06291314A (ja) * | 1993-04-06 | 1994-10-18 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH06342808A (ja) * | 1993-05-31 | 1994-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| US5905286A (en) * | 1994-11-02 | 1999-05-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JPH0982973A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 薄膜トランジスタ |
| JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
| JPH11121757A (ja) * | 1997-10-20 | 1999-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11163353A (ja) * | 1997-11-25 | 1999-06-18 | Toshiba Corp | ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100675168B1 (ko) | 2007-01-29 |
| US6974972B1 (en) | 2005-12-13 |
| KR20020065484A (ko) | 2002-08-13 |
| WO2001029898A1 (en) | 2001-04-26 |
| CN1379914A (zh) | 2002-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398453B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN107533981B (zh) | 半导体装置以及其制造方法 | |
| JP3991883B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US7572685B2 (en) | Method of manufacturing thin film transistor | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| CN1319177C (zh) | 薄膜晶体管、其制造方法以及使用它的液晶装置和衬底 | |
| US7071040B2 (en) | Method of fabricating thin film transistor | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
| JP2002185008A (ja) | 薄膜トランジスタ | |
| CN100388507C (zh) | 薄膜晶体管及制造方法、使用该薄膜晶体管的平板显示器 | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| JPH11214696A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JP2001189461A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11163353A (ja) | ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP2001177107A (ja) | 薄膜トランジスタ製造方法 | |
| JP2004336073A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JP2000332258A (ja) | 薄膜トランジスタの製造方法 | |
| CN101960607B (zh) | 半导体装置、其制造方法以及显示装置 | |
| JP2004056025A (ja) | 薄膜トランジスタ装置およびその製造方法 | |
| JP2007157986A (ja) | トランジスタを備えた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TOSHIBA PANASONIC DISPLAY TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. Effective date: 20070803 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070803 Address after: Tokyo, Japan Patentee after: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY Co.,Ltd. Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: JAPAN DISPLAY MIDDLE INC. Free format text: FORMER NAME: TOSHIBA MOBILE DISPLAY CO., LTD. Owner name: TOSHIBA MOBILE DISPLAY CO., LTD. Free format text: FORMER NAME: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Saitama Prefecture, Japan Patentee after: JAPAN DISPLAY Inc. Address before: Saitama Prefecture, Japan Patentee before: Toshiba Mobile Display Co.,Ltd. |
|
| CP03 | Change of name, title or address |
Address after: Saitama Prefecture, Japan Patentee after: Toshiba Mobile Display Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY Co.,Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20070530 |
|
| CX01 | Expiry of patent term |