CN1300703C - 调节电路及其具有它的功能处理电路 - Google Patents

Abstract

有复数个功能块排他性地使用内存等的共有电路的调节电路中，取消一度许可了的存取要求，不使优先顺序高的存取要求等待，有效地调节复数个存取要求。步骤503中来自功能块的存取预约要求被发行，在步骤S504中这个存取要求被预约。其后，步骤505中，来自其他功能块的存取要求被发行，在步骤506中，判断来自上述两个功能块的存取预约要求和存取要求的其中一个优先，例如，来自上述其他功能块的存取要求是优先顺序低的情况下，在步骤508中使存取预约要求优先，而让进行了这个存取预约要求的功能块的存取要求等待。

Description

调节电路及其具有它的功能处理电路

技术领域

本发明，是涉及将复数功能块存储器等的共有电路作为每次排他使用的数码电路等的电路中，调节各功能块之间这个共有电路的使用的调节电路。

背景技术

在处理各种数据的数码电路中，为了临时保存数据使用内存(memory)的情况很多。必须要有内存的电路(以下称功能块)多的情况，由为每个功能块准备内存的方法，但是，在实现相同容量的情况下，与实际安装多个小内存相比，实际安装少数大容量的内存，即便是在大规模集成电路(LSI)内实际安装的情况，或者是在衬底上实际安装的情况下，从成本、实际安装面积、安装工时等观点考虑是有利的。因此，若各功能块是必要的话只安装最小限度数量，共有的方法是一般的。

但是，为存/取(以后称存取)内存内的数据的输出入，一般只有少数个(一到两个)，为将从复数个的功能块对内存不同的数据用独立的时机存取，对这些存取要求做一些调整，既不相互冲突也不相互交错的存取编排(以下称调节)是必要的。实现这些的电路称为调节电路。

可是，近年半导体的进步显著，内部电路的速度从数百MHz进入了GHz调配(GHz Order)的世界。还有，半导体的系统大规模集成电路化(LSI化)的进展，共有内存的电路也增加了。

另一方面，内存也随着发展，但是，与上述的半导体的进展相比较为缓慢。还有，从半导体内的各功能中心(core)需要内存的很多而言，在内存周围有成为系统的功能难关(neck)的倾向。因此，有效地使用内存在提高系统性能上是不可缺少的，这个数码电路等的调节电路的作用是重大的。

在考虑了内存的性能的基础上，有两个观点。一个是频带(band)宽度，再一个是迟延(latency)。前者是通常作用时的平均的数据存取可能量的上限。在理论上是由内存的数据宽、动作时钟频率、内存存取的overhead而定。各功能块所必须的存取量的合计，有必要设计为不超过这个频带宽度的形式。后者，因为复数的存取要求而加重时，到实际能够存取为止需要等待时间。迟延，如果平均时小于频带宽度数据量时存取要求集中的情况，就会发生让优先度低的存取要求等待。进行实时处理的系统的情况，这个迟延具有致命的情况(case)，为保证它充分的研讨是必要的。

由这些观点为满足功能装备调节电路是必要的。调节中，附加优先顺序，一般采取称为循环(Round Robin)的手法。在此所称作的优先顺序，是在同时存取要求发生的情况下，决定优先其中一个存取要求的指标，从优先顺序高的项目起按顺序进行处理。但是，经常采用这种方法，优先顺序低的存取要求，有可能长期得不到处理。因此，即便是优先顺序高的存取要求被处理时，由于什么理由一旦优先顺序下降，优先顺序低的存取要求的处理在一定期间内被接受的也很多。这就是循环的考虑方法。

这样，复数存取要求同时发生的情况，基于过去存取处理的实际业绩决定的优先顺序调节是以前的技术(参照专利文件1)。

(专利文献1)

特开平1-124051号公报

(发明所要解决的课题)

为此，要使用共有内存的各功能块，通常，因为它们是相互独立动作的，具有从各功能块向共有内存的存取要求重叠的可能性。即便是其概率极少，只要有可能性，系统就有必要不出现破绽。

然而，上述以前的技术中，因为是不经过预告而发行存取要求的，调节电路每次都有必要进行判断，例如如果有优先顺序并不高而期间长的存取要求，而在刚刚允许了之后优先顺序高的(存取)要求来了的情况下，消去或者是中止刚刚允许了的(存取)要求，或者是，不得已采用让后来的优先顺序高的(存取)要求等待等的对应。前者具有overhead或者是性能劣化生成的担心，后者有可能是系统出现破绽。

将这些用以前的技术回避的话更会有取消或者是迟延，对此就要准备电路。在这个技术中，就会增加大规模集成电路或者是内存的成本。

发明内容

本发明的目的，消除曾经允许了的存取要求，或者是，让优先顺序高的存取要求等待，有效地调节复数个存取要求。

(为解决课题的电路)

为了达成上述目的，本发明中，在从功能块的存取要求上增加新导入存取预约要求的手法。当有不管什幺样的存取要求时，只要判断是否有下一个存取要求，就可以进行最有效的调节·判定。

再有，由组合使用预约有效期间的导入、区间计时器的自动定期预约、存取频率监视的优先顺序的变更控制等，降低高峰时的存取要求性能，用最小的计算机(hardware)资源满足存取要求。

具体地讲，权利要求1所涉及的发明的调节电路，其特征为：复数功能处理电路排他性地共有一个共有电路使用的电路中，包括：上述复数个功能处理电路、共有电路使用调节电路，上述复数个功能处理电路，发行上述共有电路的使用要求，在这个使用要求的发行的前阶段发行使用预约要求，上述共有电路使用调节电路，接受来自上述复数个功能处理电路的上述使用要求和上述使用预约要求，调节来自其中一个功能处理电路的使用要求，和来自发行这个使用要求的功能处理电路以外的其它功能处理电路的使用预约要求的优先顺序。

权利要求2所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述共有电路使用调节电路，是具有保持使用要求及使用预约要求信息的保持电路。

权利要求3所涉及的发明，是在权利要求2所涉及的调节电路中，其特征为：上述信息保持电路，保持来自上述功能处理电路的使用要求及使用预约要求、调节的履历。

权利要求4所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：发行了上述使用预约要求的功能处理电路，使用预约不再需要的情况下，具有对上述共有电路使用调节电路发行使用预约要求的取消的功能。

权利要求5所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述共有电路使用调节电路，具有测定接受使用预约要求后的经过时间的计时器(time)。

权利要求6所涉及的发明，是在权利要求5所涉及的调节电路中，其特征为：上述共有电路使用调节电路，在接受了上述使用预约要求后所经过的时间超过设定时间的情况下，取消这个使用预约要求。

权利要求7所涉及的发明，是在权利要求6所涉及的调节电路中，其特征为：上述使用预约要求的自发行到取消的设定时间，是可变的。

权利要求8所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：发行上述使用预约要求的功能处理电路，在发行这个使用预约要求的时候，将上述共有电路的使用预定时刻、使用预定期间、使用方法及使用量中的至少一个信息，对上述共有电路使用调节电路发行，上述共有电路使用调节电路，基于从上述发行使用预约要求的功能处理电路的上述信息进行调节。

权利要求9所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述共有电路使用调节电路，在其中一个功能处理电路突然发行了使用要求的情况下，对于发行了这个突然的使用要求的功能处理电路，在对使用功能、使用方法及使用期间中至少一个附加限制后，提供共有电路的使用许可。

权利要求10所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述共有电路使用调节电路，具有为了定期使用上述共有电路的功能处理电路在所定的每个时间自动发行使用预约的自动预约发行电路。

权利要求11所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述共有电路使用调节电路，具有允许共有电路的使用的对应于时间的经过改变调节顺序的调节顺序变更电路。

权利要求12所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述复数个功能处理电路，紧急需要上述共有电路的使用时对上述共有电路使用调节电路发行紧急使用要求，上述共有电路使用调节电路，接受了上述复数个功能处理电路的其中一个的紧急使用要求时，不拘泥于通常的调节标准，对发行了上述紧急使用要求的功能处理电路，通知决定使用共有电路的顺序、期间及功能。

权利要求13所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述共有电路为内存。

权利要求14所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述各功能处理电路，内部所具有的状态设备(state machine)，当成为提出使用要求之前的状态(status)时发行上述使用预约要求。

权利要求15所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述各功能处理电路中的至少一个，内部有数据缓冲器并具有输出来自这个数据缓冲器的数据的功能，具有上述数据输出功能的功能处理电路，当到达上述数据缓冲器收存的数据充满之前发行上述使用预约要求。

权利要求16所涉及的发明，是在权利要求1所涉及的调节电路中，其特征为：上述各功能处理电路中的至少一个，内部有数据缓冲器并具有输入来自外部的数据的功能，具有上述数据输入功能的功能处理电路，当到达上述数据缓冲器收存的数据腾空之前发行上述使用预约要求。

权利要求17所涉及的发明的功能处理电路，复数个功能处理电路排他共有一个共有电路的电路中，上述复数个功能处理电路中的一个功能处理电路中，上述一个功能处理电路，发行上述共有电路的使用要求，并在这个使用要求发行的前一阶段发行使用预约要求，上述功能处理电路，内部有数据缓冲器并具有输出来自这个数据缓冲器的数据的功能，上述具有数据输出功能的功能处理电路，当上述数据缓冲器收存的数据即将充满之前发行上述使用预约要求。

权利要求18所涉及的发明的功能处理电路，复数个功能处理电路排他共有一个共有电路的电路中，上述复数个功能处理电路中的一个功能处理电路中，上述一个功能处理电路，发行上述共有电路的使用要求，并在这个使用要求发行的前一阶段发行使用预约要求，上述功能处理电路，内部有数据缓冲器并具有输入来自外部的数据的功能，上述具有数据输入功能的功能处理电路，当上述数据缓冲器收存的数据即将腾空之前发行上述使用预约要求。

由上述权利要求1～18所涉及的发明，包括复数个功能块的调节电路中，例如从第1功能块发行了存取预约要求，这个存取要求就被预约。其后，例如从第2功能块发行了存取预约要求，这个第1及第2的两个功能块的存取预约要求和存取要求其中一个优先在共有电路使用调节电路中判断，例如，来自上述第2功能块的存取要求，是优先顺序低的，是对上述第1功能块的存取要求起到阻碍的长时间占有存取时间的存取要求的情况下等，来自第1功能块的存取预约要求优先，而让来自上述第2功能块的存取要求等待。因此，效果好的存取要求的调节是可能的。

(发明效果)

正如以上的说明那样，根据权利要求1～18所涉及的发明，当复数个功能块对共有内存等的共有电路重迭发行了存取要求的情况下，可以有效地调节来自这些复数个功能块的存取要求。其结果，与内存等的共有电路的接口、内存等的共有电路的要求样式缓和，可以有效地削减成本。

附图说明

图1，是表示本发明的第1实施方式的调节电路的构成的图。

图2，是表示具有同调节电路的共有电路使用调节电路的操作处理流程的图。

图3，是表示具有本发明的第2实施方式的调节电路的共有电路使用调节电路的构成图。

图4，是表示本发明的第3实施方式的调节电路的构成图。

图5，是表示本发明的第4实施方式的调节电路的构成图。

图6，是表示本发明的第5实施方式的调节电路的构成图。

(符号说明)

11、21、31、41、51     共有电路使用调节电路

12、22、32、42、52     存取管理桌面(信息保持电路)

23                     计时钟

43                     区间计时器(自动预约发行电路)

54                     存取频度监视电路(调节顺序变更电路)

100                    存取要求群

101、102、103、

111、112、113、121     功能块(功能处理电路)

具体实施方式

以下，基于图面说明本发明的实施方式。

(第1实施方式)

图1，是表示本发明的第1实施方式的数码电路的调节电路。同图中，101、102、103是向共有内存(共有电路)10的存取必须的三个功能块(功能处理电路)。在此，将它们总称为存取要求群100。

上述三个功能块101、102、103，各自均为，对上述共有内存10所规定的存取要求事项发生时作为使用要求发行存取要求的同时，在这个存取要求的所规定的之前，预先对上述共有内存10发行作为使用预约要求的存取预约要求。这个存取预约要求，在存取要求的所规定之前以下表示的四个条件中的任何一个成立时被发行。

1.自己的功能块内的状况设备，成为发行使用要求之前的状况时。

2.在有数据输出功能的功能块中，内部具备的数据缓冲器成为接近full状态时。

3.在有数据输出功能的功能块中，内部具备的数据缓冲器成为接近empty状态时。

4.一个使用要求的发行条件的三个以上的条件除去任何一个条件的所有条件都齐备时。

因此，上述各功能块101、102、103，各自均为，上述四个条件的其中一个成立时发行存取预约要求，其后，发行通常的存取要求。上述存取预约要求中，从这个预约要求时到其后的通常存取要求时为止的期间预先可以判定的情况下，附加上作为通常存取要求的发行时的使用预约要求。

再有，各功能块101、102、103，各自均为，上述四个条件的其中一个都不成立，而且所规定的存取要求事项发生了时，不发行上述存取预约要求，而是发行作为使用要求的存取要求。这个存取要求，与上述存取预约要求发行后的通常存取要求不同，以下称其为突发存取要求。

在图1中，11是调节来自这些存取要求群100的存取要求，发行对与存取要求群100对应的功能块的存取许可的共有电路使用调节电路。12是设置在上述共有电路使用调节电路11内的存取管理桌面(信息保持电路)。这个存取管理桌面12，收存了来自各功能块101、102、103的存取要求及存取预约要求(后述)的接受状态、调节履历信息。上述各功能块101、102、103和共有电路使用调节电路11，各自均为，三种要求信号线REQ-a、REQ-b、US，由允许信号线ACK连接。

接下来，关于这个共有电路使用调节电路11的动作例，以本发明相关的动作为中心，用图2加以说明。

现在，假设发生了来自功能块101的存取要求事项。这种情况下，功能块101，介于信号线REQ-a对共有电路使用调节电路11发行作为共有内存10的使用要求的通常或者是突发的存取要求(步骤S501)。共有电路使用调节电路11，参照这个时刻的其他功能块102、103的要求信号线REQ-a、REQ-b和存取管理桌面12，没有什么特别的障碍时接受功能块101的存取要求，介于允许信号线ACK对功能块101的存取要求给予许可(步骤S502)。

接下来，功能块102，还没有发生存取要求事项，但是，上述四个条件中的一个成立，预计在这个很近的时间内存取要求事项会发生。这种情况下，功能块102，介于信号线REQ-b发行作为共有内存10的使用预约要求(步骤S503)。共有电路使用调节电路11，接受功能块102的存取预约要求，当使用预定时刻符合这个存取预约要求的情况下，与这个使用预定时刻一起将上述存取预约要求记录在存取管理桌面12上进行登录(步骤S504)。但是，因为实际上没有发行存取要求，所以也不发行存取许可。

这种状态下，另一个功能块103发生存取要求事项，介于信号线REQ-a发行通常或者是突发的存取要求(步骤S505)。共有电路使用调节电路11，与先前的来自功能块101的存取要求时相同，参照其他功能块101、102的要求信号线REQ-a、REQ-b和存取管理桌面12，但是，这时在存取管理桌面12中，已经存入了先前的功能块102的存取预约要求。为此，共有电路使用调节电路11，首先，即便是接受了来自功能块103的存取要求，到来自上述功能块102的存取预约要求后的通常存取要求时为止判定有来自这个功能块103的存取要求且已处理完的情况下，接受来自上述功能块103的存取要求并许可。另一方面，当来自功能块102的存取预约要求和来自功能块103的存取要求竞争的情况下，确认来自功能块103的通常或者是突发的存取要求和来自功能块102的存取预约要求的优先顺序(步骤S506)，只在判断为不会对即将发行的功能块102的存取要求有障碍的情况下，接受来自功能块103的存取要求并许可(步骤507)。因此，例如，来自功能块103的存取要求的优先顺序低，或者是允许了一次存取，判断对紧跟其后发生预计的来自功能块102的存取要求产生障碍的占有内存存取的情况下，不接受来自功能块103的存取要求，等待来自功能块102的存取要求(步骤508)。象这样做，由进行调节后发行的存取要求，更合适的存取调节是可能的。

且，尽管没有图示，来自其中一个功能块对共有内存10进行通常存取要求的状况下，当来自其他功能块突发的存取要求发行的情况下，共有电路使用调节电路11，对提出突发的存取要求的功能块给予优先存取许可的情况下，这个存取许可，对共有内存10的使用功能、使用方法、使用期间等附加一个以上限制而进行。共有电路使用调节电路11，更新存取管理桌面12，将这个突发的存取要求作为存取预约要求插入预约也是可能的。

还有，上述各功能块101、102、103，对共有内存10提出通常的或者是突发的存取要求后，若发生不马上接受存取要求系统全体就会破坏的事态的情况下，介于信号线US发行紧急的存取要求。这个紧急的存取要求，是优先于其他的存取要求及存取预约要求的非常用存取要求，强制一时保留基于其他的存取要求或存取预约要求的处理，最优先进行进行基于这个紧急存取要求的紧急度高的处理。作为上述一时保留了的处理，由这个保留系统功能性异常状态，但是由个人计算机等恢复可能的处理。通常，大规模集成电路的设计，是想定最坏的情况进行的，但是，这个最坏的情况的发生率极小的情况下，不进行复原可能的处理，由一时的保留的做法救济系统故障是必要的。来自功能块101、102、103的紧急的存取要求的发行，提供这样的系统故障的救济的解决方法。这个紧急的存取要求，因为是非常用的，来自功能块101、102、103的发行机会是被限定的，还有，在被发行的时候，对其他功能块的影像保持在最小限度，共有内存10的使用期间限制在最小期间。

共有电路使用调节电路11，在来自其中一个功能块的上述紧急的存取要求被发行时，即便是有来自其他的功能块的存取要求被发行的情况，不拘泥于通常的调节标准，对发行了这个紧急的存取要求的功能块给予存取许可。这个存取许可，决定使用共有内存10的顺序、使用期间及使用功能而进行。

(第2实施方式)

接下来，说明包括在本发明第2实施方式的调节电路的共有电路使用调节电路。

由调节电路就会有取消存取预约要求的必要的情况。作为这个方法，由存取要求群自身发行取消信号取消的方法、共有电路使用调节电路接受存取预约要求后，在一定期间内存取要求没有发生的情况下自动取消的方法。

前者的情况，从有可能发行取消的功能块对共有电路使用调节电路，通过发行存取预约要求的取消信号可以实现。

后者的情况，如图3所示，具有共有电路使用调节电路21内的计时器(time)23，记录在存取管理桌面22的接受存取预约要求的时刻。也包括来自其他功能块的存取要求参照存取管理桌面时，确认这个时刻计时器23所表示的时刻与存取预约要求同时记录的存取预约要求接受时刻的差，若在设定时间以上，就认为是没有这个存取预约要求。

且，各存取要求之间的优先顺序，对于要求的式样，既可以决定为固定地式样，也可以是由程序设定的式样。还有，使用循环方式。若也将存取预约要求的有效期间等制成可由程序设定，可以得到具有更柔软性的共有电路使用调节电路。

(第3实施方式)

接下来，说明本发明的第3实施方式的调节电路。

图4，表示本实施方式的调节电路。同图的调节电路，与图1的调节电路相比，在存取要求群和共有电路使用调节电路31之间，追加与存取要求群的存取预约要求同时由存取要求群发行的要求存取尺寸信号和从共有电路使用调节电路31向存取要求群的许可存取尺寸信号。

本实施方式中，进行与图2相同的处理的情况下，在步骤S506中，共有电路使用调节电路31在进行存取要求的调节判断时，由参考存取尺寸(使用量)，例如从功能块113存取在最短期间结束的情况下，不拘泥于优先顺序或者是从功能块112的存取预约要求，可以许可从功能块113的存取。由此，在进一步提高共有内存10的使用效率的同时，高精度调节是可能的。

以上，说明了在存取预约要求上追加存取尺寸的情况，但是，取代存取尺寸，追加占有共用内存10的使用的时间的情况亦可。这个共有内存10的使用时间，一般是由共有内存10的动作时钟数计算。在存取预约要求上追加的内存时间长的情况下，对这个存取要求许可存取的话，其他的存取要求就会长期等待。因此，共有电路使用调节电路31，在进行存取要求的调节判断时，参考内存使用期间，例如追加在存取预约要求上的内存使用期间长，而追加在其后接受的通常的或者是突发的存取要求上的内存使用时间短的情况下，即便是前者的优先顺序高，也优先许可接受后者。内存使用期间，只要在一定的功能时钟下是固定期间，将这个固定的信息预先保存在共有电路使用调节电路11中。

还有，作为追加到存取预约要求上的要素，取代上述内存的使用时间，使用共有内存10的使用方法亦可。这个共有内存10的使用方法，是特定“存”或者是“取”的其中一个的。因此，共有电路使用调节电路31，从其中一个功能块接受了存取预约要求的情况下，比较追加在这个存取预约要求上的内存使用方法和追加在来自其他功能块的通常或者是突发的存取要求上的内存使用方法，其双方为“存”或者是“取”时，调节这个存取预约要求发行后发行的通常的存取要求和来自其他功能块的通常的或者是突发的存取要求使其连续。根据这样的调节，对共有内存10“存”或者是“取”是连续的，与“存”或者是“取”之间交替进行的情况相比，共有内存10的使用率变高。

(第4实施方式)

接下来，说明本发明的第4实施方式的调节电路。

如图5所示，存在一定程度决定了存取频率或者是存取间隔的功能块121的情况下，来自这个功能块121的每一次，即便是不发行存取预约要求，共有电路使用调节电路41内具有自动预约发行时钟(自动预约发行电路)43，通过定期送入存取预约要求，来自功能块121发行的存取预约要求就变得不再必要。即便是共有电路使用调节电路41，也因为存取频率或者是存取间隔变得明确，实际存取后，降低到下一次存取要求为止的期间的优先顺序，可以让其他的存取优先。由自动预约发行电路43预约存取要求的话，提高优先顺序，具备实际的存取要求。

(第5实施方式)

再下来，说明本发明的第5实施方式的调节电路。

即便不是定期的存取要求，在一定期限内的平均存取次数或者是存取量也决定了。这样的情况下，存取频率越低有下一次的存取要求的情况下其优先顺序越高，而存取频率高时多少降低一些优先顺序优先其他的存取而没有问题。在这样的用途中，以前的技术中，考虑优先顺序高时的设计是必要的。

对于这个课题，本实施方式中，如图6所示，共有电路使用调节电路51内，导入监视存取频率的存取频度监视电路(调节顺序变更电路)54，在一定时间内没有存取的情况下，对应于时间进过变更优先顺序，使其渐渐具有提高优先顺序的功能。

根据这个构成，存取频度高、顺利处理的情况下，变更为优先顺序下降。也就是，即便是重合了其他存取要求，到其为止顺利地进行了存取，让其他存取要求优先亦可。另一方面，在一定期间没有存取的情况，下一个存取要求通过提高优先顺序处理，可以确保存取次数。

(产业上的利用可能性)

如以上说明的那样，本发明，在复数功能块存取共有内存等的共有电路的调节电路中，可以有效地调节来自这些复数的功能块的重合存取要求，这样的调节电路等是有用的。

Claims (18)

1.一种调节电路，是复数功能处理电路排他性地共有并使用一个共有电路的电路，其特征为：

包括：上述复数个功能处理电路、共有电路使用调节电路，

上述复数个功能处理电路，发行上述共有电路的使用要求，在这个使用要求发行的之前发行使用预约要求，

上述共有电路使用调节电路，接受来自上述复数个功能处理电路的上述使用要求和上述使用预约要求，调节来自其中一个功能处理电路的使用要求，和来自发行这个使用要求的功能处理电路以外的其他功能处理电路的使用预约要求的优先顺序。

2.根据权利要求1所述的调节电路，其特征为：

上述共有电路使用调节电路，

是具有保持使用要求及使用预约要求的信息保持电路。

3.根据权利要求2所述的调节电路，其特征为：

上述信息保持电路，

保持来自上述功能处理电路的使用要求及使用预约要求、调节的履历。

4.根据权利要求1所述的调节电路，其特征为：

发行了上述使用预约要求的功能处理电路，

在不再需要使用预约的情况下，具有对上述共有电路使用调节电路发行取消使用预约要求的功能。

5.根据权利要求1所述的调节电路，其特征为：

上述共有电路使用调节电路，

具有测定接受使用预约要求后的经过时间的计时器。

6.根据权利要求5所述的调节电路，其特征为：

上述共有电路使用调节电路，

在接受了上述使用预约要求后所经过的时间超过设定时间的情况下，取消这个使用预约要求。

7.根据权利要求6所述的调节电路，其特征为：

从上述使用预约要求的发行到取消的设定时间，是可变的。

8.根据权利要求1所述的调节电路，其特征为：

发行上述使用预约要求的功能处理电路，

在发行这个使用预约要求的时候，对上述共有电路使用调节电路发行上述共有电路的使用预定时刻、使用预定期间、使用方法及使用量中的至少一个信息，

上述共有电路使用调节电路，

基于来自上述发行使用预约要求的功能处理电路的上述信息进行调节。

9.根据权利要求1所述的调节电路，其特征为：

上述共有电路使用调节电路，

在其中一个功能处理电路突然发行了使用要求的情况下，对于发行了这个突然的使用要求的功能处理电路，在对使用功能、使用方法及使用期间中至少一个附加限制后，提供共有电路的使用许可。

10.根据权利要求1所述的调节电路，其特征为：

上述共有电路使用调节电路，

具有为了定期使用上述共有电路的功能处理电路每隔一个所规定的时间自动发行使用预约的自动预约发行电路。

11.根据权利要求1所述的调节电路，其特征为：

上述共有电路使用调节电路，

具有对应于时间的经过改变允许共有电路的使用的调节顺序的调节顺序变更电路。

12.根据权利要求1所述的调节电路，其特征为：

上述复数个功能处理电路，

紧急需要使用上述共有电路时对上述共有电路使用调节电路发行紧急使用要求，

上述共有电路使用调节电路，自上述复数个功能处理电路的其中一个接受了紧急使用要求时，不拘泥于通常的调节标准，对发行了上述紧急使用要求的功能处理电路，决定并通知使用共有电路的顺序、期间及功能。

13.根据权利要求1所述的调节电路，其特征为：

上述共有电路为内存。

14.根据权利要求1所述的调节电路，其特征为：

上述各功能处理电路，

在内部所具有的状态设备，当成为提出使用要求之前的状态时发行上述使用预约要求。

15.根据权利要求1所述的调节电路，其特征为：

上述各功能处理电路中的至少一个，内部有数据缓冲器并具有输出来自这个数据缓冲器的数据的功能，

上述具有数据输出功能的功能处理电路，当上述数据缓冲器收存的数据即将充满之前发行上述使用预约要求。

16.根据权利要求1所述的调节电路，其特征为：

上述各功能处理电路中的至少一个，内部有数据缓冲器并具有输入来自外部的数据的功能，

上述具有数据输入功能的功能处理电路，当上述数据缓冲器收存的数据即将腾空之前发行上述使用预约要求。

17.一种功能处理电路，其为复数个功能处理电路排他地共有并使用一个共有电路的电路中的上述复数个功能处理电路中的一个功能处理电路，其特征为：

上述一个功能处理电路，发行上述共有电路的使用要求，并在这个使用要求发行的前一阶段发行使用预约要求，

上述功能处理电路，内部有数据缓冲器并具有输出来自这个数据缓冲器的数据的功能，

上述具有数据输出功能的功能处理电路，当上述数据缓冲器收存的数据即将充满之前发行上述使用预约要求。

18.一种功能处理电路，其为复数个功能处理电路排他地共有并使用一个共有电路的电路中的上述复数个功能处理电路中的一个功能处理电路，其特征为：

上述一个功能处理电路，发行上述共有电路的使用要求，并在这个使用要求发行的前一阶段发行使用预约要求，

上述功能处理电路，内部有数据缓冲器并具有输入来自外部的数据的功能，

上述具有数据输入功能的功能处理电路，当上述数据缓冲器收存的数据即将腾空之前发行上述使用预约要求。

Images